專利名稱：非易失性存儲器件及其制造方法
技術(shù)領(lǐng)域：
本申請涉及非易失性存儲器件和該器件的制造方法，尤其涉及結(jié)合電荷儲存節(jié)點的非易失性存儲器件和該器件的制造方法。
背景技術(shù)：
為了寫入或擦除數(shù)據(jù)，非易失性存儲器件可以使用晶體管的閾值電壓轉(zhuǎn)換、電荷轉(zhuǎn)移和/或電阻變化。由于存在用于儲存電荷的儲存節(jié)點，使用閾值電壓轉(zhuǎn)換來寫入或擦除數(shù)據(jù)的存儲器件可以稱為電荷儲存存儲器件。例如，電荷儲存存儲器件的實施例包括將浮置柵極用作儲存節(jié)點的浮置柵極存儲器件和將電荷俘獲層用作儲存節(jié)點的硅-氧化物-氮化物-氧化物-硅(SONOS)存儲器件。
圖1圖示了電荷儲存非易失性存儲器件100的截面示意圖，該器件結(jié)合了在儲存節(jié)點中使用氮化膜作為電荷俘獲層的傳統(tǒng)SONOS結(jié)構(gòu)。在氮化膜120和半導(dǎo)體襯底105之間提供用于隧穿電荷或注入熱載流子的隧穿絕緣膜，例如氧化膜115。在氮化膜120和控制柵電極130之間提供阻擋絕緣膜，例如氧化膜125。在傳統(tǒng)SONOS結(jié)構(gòu)中，半導(dǎo)體襯底105為硅，控制柵電極130為多晶硅，然而本領(lǐng)域技術(shù)人員清楚在類似結(jié)構(gòu)的制造中可以使用其它半導(dǎo)體和導(dǎo)電材料。
通過向控制柵電極130施加正電壓，可以在存儲器件100上執(zhí)行寫入操作。響應(yīng)控制柵130上的正電壓，從源/漏區(qū)110加速的電子可以被注入到氮化膜120中，或者半導(dǎo)體襯底105中的電子可以通過隧穿被注入到氮化膜120中。反之，通過向柵電極130施加負(fù)電壓或者向半導(dǎo)體襯底105施加正電壓，由此氮化膜120中儲存的電子通過隧穿進入半導(dǎo)體襯底105被擦除，在存儲器件100上執(zhí)行擦除操作。
圖2圖示了分別對應(yīng)于半導(dǎo)體襯底105、氧化膜115、氮化膜120、氧化膜125和控制柵電極130的能帶105a、115a、120a、125a和130a。如圖1和2所示，當(dāng)在擦除操作中施加在控制柵電極130上的電壓增大時，對應(yīng)于氧化膜115和125的能帶115a和125a的彎曲增大。在存儲器件100中形成該條件既允許電子從氮化膜120經(jīng)氧化膜115隧穿進入半導(dǎo)體襯底105，又允許控制柵電極130中的自由電子經(jīng)氧化膜125逆隧穿進入氮化膜120。
圖3是相對于施加到具有圖1所示結(jié)構(gòu)的存儲器件100上的擦除電壓，閾值電壓隨時間變化的曲線圖。如圖3所示，當(dāng)擦除電壓的絕對值增大時，閾值電壓減小，然而飽和閾值電壓增大。該結(jié)果反映出，當(dāng)擦除電壓的絕對值增大時，逆隧穿也增大，由此減小了擦除操作的效率。
再參看圖1，例如，相對于經(jīng)其發(fā)生逆隧穿的氧化膜125的厚度，減小經(jīng)其發(fā)生隧穿的氧化膜115的厚度，能夠抑制與擦除電壓的絕對值增大相關(guān)的效應(yīng)。然而，當(dāng)氧化膜115的厚度減小時，即使不向控制柵電極130施加擦除電壓，經(jīng)過氧化膜115發(fā)生隧穿的可能性也會增大。這種受控隧穿可能會使存儲器件100的保持特性退化或減弱。
圖4是存儲器件100在保持狀態(tài)的閾值電壓變化和在擦除狀態(tài)的閾值電壓變化之間的關(guān)系曲線圖。如圖4所示，擦除狀態(tài)的飽和閾值電壓Vth和相關(guān)存儲器件的保持特性互相成反比。因此，改善該存儲器件擦除效率的努力可能會引起保持特性的退化或退步。

發(fā)明內(nèi)容
本發(fā)明的示范性實施例提供表現(xiàn)出改善的擦除效率并也能保持或改善保持特性的非易失性存儲器件。
本發(fā)明的示范性實施例提供非易失性存儲器件的制造方法。該器件包括形成在半導(dǎo)體襯底上的柵極結(jié)構(gòu)，其中柵極結(jié)構(gòu)包括形成在半導(dǎo)體襯底上的第一絕緣膜、形成在第一絕緣膜上用于儲存電荷的儲存節(jié)點、形成在儲存節(jié)點上的第二絕緣膜、形成在第二絕緣膜上的第三絕緣膜、和形成在第三絕緣膜上的柵電極，其中至少第二和第三絕緣膜之一的介電常數(shù)大于第一絕緣膜。
本發(fā)明的示范性實施例提供非易失性存儲器件的制造方法。該器件包括形成在半導(dǎo)體襯底上的柵極結(jié)構(gòu)，其中柵極結(jié)構(gòu)中至少第二絕緣膜和第三絕緣膜之一的能帶間隙大于儲存節(jié)點的能帶間隙。
本發(fā)明的示范性實施例還提供在半導(dǎo)體襯底上的非易失性存儲器件的制造方法，該方法包括在半導(dǎo)體襯底中間隔地形成源極區(qū)和漏極區(qū)；在源極和漏極之間的半導(dǎo)體襯底上形成第一絕緣膜；在第一絕緣膜上形成用于儲存電荷的儲存節(jié)點；在儲存節(jié)點上形成例如氧化膜的第二絕緣膜；在第二絕緣膜上形成例如氮化膜的第三絕緣膜；和在第三絕緣膜上形成控制柵電極。
本發(fā)明的示范性實施例提供在半導(dǎo)體襯底上的非易失性存儲器件的制造方法，該方法包括在半導(dǎo)體襯底上形成第一絕緣層；在第一絕緣層上形成儲存節(jié)點層；在儲存節(jié)點層上形成第二絕緣層；在第二絕緣層上形成第三絕緣層；在第三絕緣層上形成控制柵電極；在控制柵電極層上形成暴露出控制柵電極層預(yù)定部分的光刻膠圖案；和以光刻膠層作為蝕刻保護掩模蝕刻控制柵電極層、第三絕緣層、第二絕緣層、儲存節(jié)點層和第一絕緣層來形成柵極結(jié)構(gòu)。


參照下面的具體描述和附圖將更易于理解本發(fā)明的示范性實施例，其中相同的參考數(shù)字用于表征相同和/或相應(yīng)元件，其中圖1是傳統(tǒng)SONOS型存儲器件的截面圖；圖2是示例對應(yīng)于與圖1對應(yīng)的傳統(tǒng)SONOS型存儲器件的能帶的示意圖；圖3是相對于施加到對應(yīng)于圖1的傳統(tǒng)SONOS型存儲器件上的擦除電壓，閾值電壓隨時間變化的曲線圖；圖4是對應(yīng)于圖1的傳統(tǒng)SONOS型存儲器件在保持狀態(tài)的閾值電壓變化和在擦除狀態(tài)的閾值電壓變化之間的關(guān)系曲線圖；圖5是根據(jù)本發(fā)明的第一示范性實施例的非易失性存儲器件的截面示意圖；圖6是示例對應(yīng)于具有對應(yīng)于圖5結(jié)構(gòu)的非易失性存儲器件的能帶的示意圖；圖7是對應(yīng)于圖1的傳統(tǒng)SONOS型存儲器件和對應(yīng)于圖5的非易失性存儲器件在保持狀態(tài)的閾值電壓和擦除狀態(tài)的平帶電壓之間的關(guān)系曲線圖；圖8-10是示例在根據(jù)本發(fā)明的示范性實施例的非易失性存儲器件的制造方法期間執(zhí)行的特定步驟和中間制造結(jié)構(gòu)的截面圖；這些附圖僅供示例性目的，而未按比例繪制。可以減小、擴展或重新布置各個實施例中示出的元件的空間關(guān)系和相對尺寸，例如構(gòu)成柵極結(jié)構(gòu)的各個膜，以提高相對于相應(yīng)描述的附圖的清晰度。因此，不應(yīng)當(dāng)將附圖解釋為精確反映相應(yīng)結(jié)構(gòu)元件的相對尺寸、數(shù)值或位置，該結(jié)構(gòu)元件包含在通過根據(jù)本發(fā)明的示范性實施例制造的實際非易失性存儲器件中。
具體實施例方式
現(xiàn)在將參照示出本發(fā)明示范性實施例的附圖更詳細的描述本發(fā)明。然而，本領(lǐng)域技術(shù)人員清楚，本發(fā)明可以以許多不同形式實施，因此不應(yīng)當(dāng)解釋為限制于示范性的實施例。實際上，提供這些示范性實施例是為了確保該公開是完全和完整的，并將本發(fā)明的概念充分地傳達給本領(lǐng)域的技術(shù)人員。
圖5是圖示根據(jù)本發(fā)明的示范性實施例的非易失性存儲器件200的截面圖。如圖5所示，非易失性存儲器件200包括形成在源210和漏215之間的半導(dǎo)體襯底205上的柵極結(jié)構(gòu)265。柵極結(jié)構(gòu)265包括用于儲存電荷的儲存節(jié)點230和用于控制儲存節(jié)點230的操作的柵電極260。如圖5所示，柵極結(jié)構(gòu)265還可以包括形成在柵極結(jié)構(gòu)265側(cè)表面上的間隙壁絕緣膜270，也簡稱為間隙壁。
柵極結(jié)構(gòu)265包括第一絕緣膜220、儲存節(jié)點230、第二絕緣膜240、第三絕緣膜250和控制柵電極260。在柵極結(jié)構(gòu)265的制造期間，第一絕緣膜220形成在半導(dǎo)體襯底205上，儲存節(jié)點230形成在第一絕緣膜220上。第二絕緣膜240、第三絕緣膜250和控制柵電極260依次形成在儲存節(jié)點230上。
在非易失性存儲器件200上執(zhí)行寫入操作，在此期間通過向控制柵電極260施加寫入電壓，例如正電壓，電子被累加到儲存節(jié)點230。反之，通過向控制柵電極260施加擦除電壓，例如負(fù)電壓，將儲存電子從儲存節(jié)點層230移除至半導(dǎo)體襯底205，在非易失性存儲器件200上執(zhí)行擦除操作。
根據(jù)用于制造非易失性存儲器件200的特殊結(jié)構(gòu)和材料，可以把儲存節(jié)點230構(gòu)造為浮置柵極或電荷俘獲層。例如，儲存節(jié)點230可以由能夠利用電子陷阱、化學(xué)鍵、量子或能量阱、納米晶體、納米簇或納米點來儲存或俘獲足夠量電子的各種材料形成。滿意的儲存節(jié)點230可以由例如氮化硅、多晶硅、納米晶體、納米簇或納米點制造。
這里用到的納米晶體、納米簇或納米點指典型包含包括不超過約500nm的特征尺寸的半導(dǎo)體或介電材料的“納米結(jié)構(gòu)”。典型地，沿著該結(jié)構(gòu)的最小軸得出該特征尺寸。納米結(jié)構(gòu)可以表征為，例如基本上晶體、基本上單晶、多晶、非晶或其組合。
這里相對于納米結(jié)構(gòu)用到的術(shù)語“晶體”或“基本上晶體”反映為該納米結(jié)構(gòu)典型呈現(xiàn)出沿一個或多個方向的長程有序。在一些情形中，納米結(jié)構(gòu)可以包括氧化物或其它涂層，并包含核心和至少一個外殼。在該情形中，應(yīng)當(dāng)清楚外殼或其它涂層不必呈現(xiàn)出該有序，以及術(shù)語“晶體”、“基本上晶體”、“基本上單晶”或“單晶”僅意欲反映核心材料的微結(jié)構(gòu)。
這里用到的術(shù)語“晶體”或“基本上晶體”意欲包含在晶體結(jié)構(gòu)表現(xiàn)為只要長程有序，可以呈現(xiàn)出各種缺陷的結(jié)構(gòu)，該缺陷包括例如堆垛層錯、原子替位等。這里用到的關(guān)于納米結(jié)構(gòu)的術(shù)語“單晶”指的是納米結(jié)構(gòu)基本上是晶體并且基本上包含單晶體。當(dāng)關(guān)于包括核心和一個或多個層或外殼的納米結(jié)構(gòu)用到的“單晶”時，“單晶”指的是核心材料基本上是晶體并基本上包含單晶體，例如納米晶體。
第一絕緣膜220由絕緣材料形成，熱載流子經(jīng)其注入，或電子經(jīng)其隧穿進入儲存節(jié)點230。第一絕緣膜220可以由例如氧化硅膜形成。當(dāng)?shù)谝唤^緣膜220由氧化硅形成時，該氧化硅膜具有典型為20-60范圍的厚度。這是由于如果第一絕緣膜220是20以下的氧化硅膜，即使不向控制柵電極260施加控制電壓，電荷也會經(jīng)過第一絕緣膜220發(fā)生隧穿。反之，如果第一絕緣膜220是60以上的氧化硅膜，誘發(fā)期望的電荷隧穿所需要的控制電壓增大，由此減小了非易失性存儲器件200的效率。
提供第二絕緣膜240和第三絕緣膜250，用于在非易失性存儲器件200上進行擦除操作時，抑制電荷從控制電極260向儲存節(jié)點230的逆向隧穿。此外，第二絕緣膜240把第三絕緣膜250從儲存節(jié)點230隔開，并在控制柵電極260和儲存節(jié)點230之間提供耦合電壓比率的附加控制。
這里將參照圖6中示出的關(guān)于非易失性存儲器件200的能帶圖，更具體地描述第二絕緣膜240和第三絕緣膜250。如圖5和6所示，能帶205a、220a、230a、240a和250a的平衡態(tài)分別對應(yīng)于非易失性存儲器件200的半導(dǎo)體襯底205、第一絕緣膜220、儲存節(jié)點230、第二絕緣膜240、第三絕緣膜250和控制柵電極260。如圖6的能帶205a、220a、230a、240a和250a所示，當(dāng)向控制柵電極260施加擦除電壓時，第二絕緣膜240的能帶240a遷移，但通過插入第三絕緣膜250抑制了從控制柵電極260到儲存節(jié)點230的逆向隧穿。
然而，本領(lǐng)域技術(shù)人員清楚，第三絕緣膜250的存在會使控制柵電極260和半導(dǎo)體襯底205之間的電容發(fā)生變化。因此，儲存節(jié)點230和半導(dǎo)體襯底205之間的電場量值也會發(fā)生變化。由增加第三絕緣膜250引起的電容和電場變化會改變一個或多個操作特性，例如非易失性存儲器件200的寫入操作、擦除操作和/或操作效率。
因此，應(yīng)當(dāng)考慮增加層所導(dǎo)致的逆向隧穿被抑制的程度和電容變化的程度來選擇第二絕緣膜240和第三絕緣膜250的相應(yīng)能帶間隙、介電常數(shù)和厚度。更具體，至少第二和第三絕緣膜240、250之一的介電常數(shù)可以大于第一絕緣膜220的介電常數(shù)。
通過選擇介電常數(shù)大于第一絕緣膜的第二和/或第三絕緣膜的材料，至少可以部分補償由與第二和第三絕緣膜240和250相關(guān)的物理厚度變化引起的控制柵電極260和半導(dǎo)體襯底205之間電容變化的數(shù)量變化結(jié)果。另外，非易失性存儲器件200的半導(dǎo)體襯底205和控制柵電極260之間的電勢V2(見圖2)能夠保持在與傳統(tǒng)非易失性存儲器件100的半導(dǎo)體襯底105和控制柵電極130之間的電勢V1(見圖1)相似的量級。即，控制柵電極260和半導(dǎo)體襯底205之間顯示出的有效或電氧化物厚度(EOT)也可保持在與不包括第三絕緣膜的傳統(tǒng)器件(見圖1)顯示出的EOT相對應(yīng)的水平。
可以通過選擇一種或多種介電材料，借以使第二絕緣膜240和/或第三絕緣膜250的能帶間隙大于儲存節(jié)點230的能帶間隙，來進一步抑制電荷從儲存節(jié)點230到控制柵電極260的逆向隧穿。例如，第一和第二絕緣膜220、240可以使氧化硅膜，第三絕緣膜250可以是氮化硅膜。因此，通過結(jié)合傳統(tǒng)氧化物和氮化物絕緣膜能夠提高非易失性存儲器件200的擦除特性，從而不必使用一個或多個不尋常的、苛求的和/或昂貴的高介電常數(shù)絕緣膜。
例如，通過減小氧化硅膜240的厚度以補償?shù)?guī)模250增大的厚度，可以獲得和/或保持可接受的電場分布和逆隧穿抑制特性的結(jié)合。例如，氮化硅膜250可以具有40-100的厚度，氧化硅膜240可以具有20-60的厚度，絕緣膜240、250的組合厚度可以為例如100-120。
此外，如上所述，氧化硅膜220典型具有20的厚度，以抑制在非易失性存儲器件200保持狀態(tài)期間(該期間存儲器件不被寫入或擦除)電荷的自然隧穿。然而，氧化硅膜220典型具有不超過60的厚度，從而在記錄操作期間提供可接受程度的隧穿效率。
圖7是示出圖1的傳統(tǒng)存儲器件100(方形)和對應(yīng)圖5的非易失性存儲器件200(圓形)在保持狀態(tài)的閾值電壓變化ΔVth和在擦除狀態(tài)的平帶電壓Vfb之間的關(guān)系的曲線圖。在圖中，傳統(tǒng)存儲器件指代為SONOS型存儲器件，根據(jù)本示范性實施例的存儲器件指代為SNONOS型存儲器件。
如圖7所示，對應(yīng)于圖5的示范性實施例的SNONOS型存儲器件200相對于傳統(tǒng)SONOS型存儲器件100(見圖1)表現(xiàn)出改善的擦除效率和保持特性。特別，SNONOS型存儲器件200既在同樣的擦除效率下具有改善的保持特性，又在同樣的保持特性下具有改善的擦除效率。圖7圖示出較低的平帶電壓Vfb對應(yīng)于較高的擦除效率，而較低水平的閾值電壓變化ΔVth對應(yīng)于較高的保持特性。因此，當(dāng)使用根據(jù)本示范性實施例的非易失性存儲器件200時，相對于傳統(tǒng)存儲器件100改善了擦除效率和保持特性，并保持了類似的寫入速度。
圖8-10是示例根據(jù)本發(fā)明的示范性實施例中的非易失性存儲器件制造方法步驟的截面圖。因為圖8中示出的非易失性存儲器件的元件與結(jié)合在圖5示出的存儲器件200中的元件大致相同，不再重復(fù)該描述。在圖5和8-10中，最后兩位數(shù)字相同的參考數(shù)字，例如205和305，表示相應(yīng)的材料、元件和/或結(jié)構(gòu)。
如圖8所示，在半導(dǎo)體襯底305上依次形成第一絕緣層320a、儲存節(jié)點層330a、第二絕緣層340a、第三絕緣層350a和控制柵電極層360a。第一絕緣層320a可以是使用化學(xué)氣相沉積(CVD)或通過氧化半導(dǎo)體襯底305的表面部分形成的氧化硅膜。
儲存節(jié)點層330a可由氮化硅、多晶硅、納米晶體、納米簇或納米點材料形成。如果儲存節(jié)點層330a由氮化硅形成，該氮化硅膜可以使用二氯硅烷(DCS)和NH3氣體的混合物采用LPCVD法形成。NH3與DCS氣體的混合比率可以保持在1.5-2.5的范圍，以提供對于結(jié)果的介電常數(shù)和陷阱密度的控制程度。因此，儲存節(jié)點層330a的陷阱密度可以大于按照化學(xué)計量組成的Si3N4膜中示出的陷阱密度。
第二絕緣膜340a可以是采用LPCVD法形成的氧化硅膜，第三絕緣膜350a可以是使用DCS和NH3氣體的混合物采用另一LPCVD法形成的氮化硅膜。隨著儲存節(jié)點330a的形成，NH3與DCS氣體的混合比率可以保持在0.65-1.0，以產(chǎn)生表現(xiàn)出低于儲存節(jié)點層330a的陷阱密度的氮化硅第三絕緣膜350a。
在示范性實施例中，如上所述，第二絕緣層340a和第三絕緣層350a分別由氧化硅和氮化硅形成。因此，可以采用傳統(tǒng)技術(shù)和設(shè)備制造第二絕緣層340a和第三絕緣層350a，從而不必要生成更不尋常的高-κ材料所需的新設(shè)備和/或技術(shù)。因此，由于根據(jù)示范性實施例的非易失性存儲器件的制造不需要新設(shè)備或技術(shù)，因此是經(jīng)濟的。而且，長期使用的氧化硅和氮化硅確保了它們被證明為是不會相互反應(yīng)或污染工藝線的材料。
通過沉積多晶硅層在第三絕緣層350a上形成控制柵電極層360a。因此，非易失性存儲器件可以結(jié)合傳統(tǒng)多晶硅柵極結(jié)構(gòu)，并不必形成金屬柵電極結(jié)構(gòu)。
接著，形成光刻膠圖案362以暴露出控制柵電極層360a的預(yù)定區(qū)域并保護其它區(qū)域。使用本領(lǐng)域公知的傳統(tǒng)光刻技術(shù)形成光刻膠圖案362從而得到必需的圖案尺寸并為后續(xù)蝕刻工藝提供充足的抵抗性。
如圖9中所示，然后以光刻膠圖案362作為蝕刻保護掩模蝕刻控制柵電極層360a、第三絕緣層350a、第二絕緣層340a、儲存節(jié)點層330a和第一絕緣層320a未被保護的區(qū)域形成柵極結(jié)構(gòu)365。得到的柵極結(jié)構(gòu)365包括第一絕緣膜320、儲存節(jié)點層330、第二絕緣膜340、第三絕緣膜350和控制柵電極360。
如圖10中所示，然后使用傳統(tǒng)沉積和回蝕刻工藝在柵極結(jié)構(gòu)365的側(cè)壁上形成絕緣間隙壁370。在一些情形中，也可以利用CMP工藝提供對于所得到的結(jié)構(gòu)和/或表面形態(tài)的附加控制。接著，通過在半導(dǎo)體襯底305的摻雜部分摻入一種或多種類雜質(zhì)形成源極310和漏極315。柵極結(jié)構(gòu)365可以用作注入掩模以在半導(dǎo)體襯底305中提供與柵極結(jié)構(gòu)365的相對兩側(cè)相鄰的自對準(zhǔn)的源極區(qū)和漏極區(qū)。隨后使用本領(lǐng)域技術(shù)人員公知的傳統(tǒng)布線工藝和導(dǎo)電材料形成至源極區(qū)和漏極區(qū)310、315和控制柵極360的電連接(未示出)。
參照本說明書中以上詳述的特定示范性實施例公開并在附圖中示例出本發(fā)明。提供這些公開內(nèi)容僅用于示例性目的，而不是限制目的，并且不應(yīng)當(dāng)認(rèn)為是不恰當(dāng)?shù)叵拗屏吮景l(fā)明的范圍。本領(lǐng)域技術(shù)人員將理解和清楚，可以在不脫離本發(fā)明精神的范圍內(nèi)對上述具體示范性實施例和/或示范性實施例的材料和元件做出各種改變、修改和組合。
本申請要求2005年2月21日于韓國知識產(chǎn)權(quán)局申請的韓國專利申請No.10-2005-0014087的優(yōu)先權(quán)，在此并入其全部內(nèi)容作為參考。
權(quán)利要求
1.一種非易失性存儲器件，具有形成在襯底上的柵極結(jié)構(gòu)，該柵極結(jié)構(gòu)包含形成在所述半導(dǎo)體襯底上的第一絕緣膜，具有第一介電常數(shù)κ1和能帶間隙Dbg1；形成在所述第一絕緣膜上的儲存節(jié)點膜，具有帶隙Sbg；形成在所述儲存節(jié)點膜上的第二絕緣膜，具有第二介電常數(shù)κ2和能帶間隙Dbg2；形成在所述第二絕緣膜上的第三絕緣膜，具有第三介電常數(shù)κ3和能帶間隙Dbg3；和形成在所述第三絕緣膜上的柵電極，其中至少滿足表達式κ2＞κ1和κ3＞κ1之一。
2.根據(jù)權(quán)利要求1的非易失性存儲器件，其中至少滿足表達式Dbg2＞Sbg和Dbg3＞Sbg之一。
3.根據(jù)權(quán)利要求1的非易失性存儲器件，其中滿足表達式κ3＞κ1。
4.根據(jù)權(quán)利要求3的非易失性存儲器件，其中所述第三絕緣膜是氮化硅膜。
5.根據(jù)權(quán)利要求4的非易失性存儲器件，其中所述第三絕緣膜具有40-100范圍的厚度T3。
6.根據(jù)權(quán)利要求4的非易失性存儲器件，其中所述第二絕緣膜是氧化硅膜。
7.根據(jù)權(quán)利要求6的非易失性存儲器件，其中所述第二絕緣膜具有20-60范圍的厚度T2。
8.根據(jù)權(quán)利要求1的非易失性存儲器件，其中所述第一絕緣膜是氧化硅膜。
9.根據(jù)權(quán)利要求8的非易失性存儲器件，其中所述第一絕緣膜具有20-60范圍的厚度T1。
10.根據(jù)權(quán)利要求1的非易失性存儲器件，其中所述儲存節(jié)點膜由選自氮化硅、多晶硅、納米晶體、納米簇和納米點構(gòu)成的組的材料形成。
11.一種非易失性存儲器件，包含半導(dǎo)體襯底，形成在半導(dǎo)體襯底上并具有側(cè)壁的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括形成在半導(dǎo)體襯底上的第一絕緣圖案、形成在所述第一絕緣圖案上的儲存節(jié)點圖案；形成在所述儲存節(jié)點層上的第二絕緣圖案、形成在所述第二絕緣圖案的第三絕緣圖案；和形成在所述第三絕緣圖案上的控制柵電極；和形成在半導(dǎo)體襯底中鄰接所述柵極結(jié)構(gòu)的側(cè)壁的源極區(qū)和漏極區(qū)。
12.根據(jù)權(quán)利要求11的非易失性存儲器件，其中所述第三絕緣膜由氮化硅膜形成。
13.根據(jù)權(quán)利要求12的非易失性存儲器件，其中所述第二絕緣膜由氧化硅膜形成。
14.根據(jù)權(quán)利要求13的非易失性存儲器件，其中所述氧化硅膜具有20-60范圍的厚度，所述氮化硅膜具有40-100范圍的厚度。
15.根據(jù)權(quán)利要求11的非易失性存儲器件，其中所述儲存節(jié)點圖案由選自氮化硅、多晶硅、納米晶體、納米簇和納米點構(gòu)成的組中的至少一種材料形成。
16.一種非易失性存儲器件的制造方法，包含在半導(dǎo)體襯底上形成第一絕緣層；在所述第一絕緣層上形成儲存節(jié)點層；在所述儲存節(jié)點層上形成第二絕緣層；在所述第二絕緣層上形成第三絕緣膜；在所述第三絕緣膜上形成控制柵電極層；形成暴露所述控制柵電極層表面預(yù)定部分的光刻膠圖案；和通過將所述光刻膠圖案作為蝕刻掩模，蝕刻所述控制柵電極層、第三絕緣層、第二絕緣層、儲存節(jié)點層和第一絕緣層來形成柵極結(jié)構(gòu)。
17.根據(jù)權(quán)利要求16的非易失性存儲器件的制造方法，其中形成第三絕緣層還包含使用二氯硅烷和NH3的混合氣體進行低壓化學(xué)氣相沉積工藝形成氮化硅層，二氯硅烷和NH3以混合比率0.65-1.0存在。
18.根據(jù)權(quán)利要求16的非易失性存儲器件的制造方法，其中形成儲存節(jié)點層還包含使用二氯硅烷和NH3的混合氣體進行低壓化學(xué)氣相沉積工藝形成氮化硅層，二氯硅烷和NH3以混合比率1.5-2.5存在。
19.根據(jù)權(quán)利要求17的非易失性存儲器件的制造方法，其中形成儲存節(jié)點層還包含使用二氯硅烷和NH3的混合氣體進行低壓化學(xué)氣相沉積工藝形成氮化硅層，二氯硅烷和NH3以混合比率1.5-2.5存在。
20.根據(jù)權(quán)利要求16的非易失性存儲器件的制造方法，其中形成儲存節(jié)點層和形成第三絕緣膜還包含使用具有第一混合比率的二氯硅烷和NH3的第一混合氣體進行第一低壓化學(xué)氣相沉積工藝，以形成具有第一陷阱密度DT1的氮化硅儲存節(jié)點層，使用具有第二混合比率的二氯硅烷和NH3的第二混合氣體進行第二低壓化學(xué)氣相沉積工藝，以形成具有第二缺陷密度DT2的氮化硅第三絕緣層，其中所述第一陷阱密度和所述第二陷阱密度滿足表達式DT1＞DT2。
全文摘要
本發(fā)明提供了一種適用于形成在半導(dǎo)體襯底上的非易失性存儲器件的制造方法和所得到的結(jié)構(gòu)的示范性實施例。柵極結(jié)構(gòu)的示范性實施例包括形成在半導(dǎo)體襯底上的第一絕緣膜，形成在第一絕緣膜上用于儲存電荷的儲存節(jié)點，形成在儲存節(jié)點上的第二絕緣膜，形成在第二絕緣膜上的第三絕緣膜，和形成在第三絕緣膜上的柵電極。選擇絕緣膜使得第二和第三絕緣膜之一或兩者的介電常數(shù)大于第一絕緣膜的介電常數(shù)。
文檔編號H01L21/70GK1841774SQ20061006735
公開日2006年10月4日 申請日期2006年2月21日 優(yōu)先權(quán)日2005年2月21日
發(fā)明者韓禎希, 金柱亨, 金楨雨, 田尚勛, 鄭淵碩, 李承鉉 申請人:三星電子株式會社