專利名稱：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件。
背景技術(shù)：
近年來，具有層疊型MCP(多芯片封裝)結(jié)構(gòu)和SIP(系統(tǒng)級封裝)結(jié)構(gòu)的半導(dǎo)體器件已經(jīng)有先進(jìn)的發(fā)展，其中MCP結(jié)構(gòu)和SIP結(jié)構(gòu)包括層疊在單個(gè)封裝中的多個(gè)半導(dǎo)體芯片。作為這樣的半導(dǎo)體器件，例如有日本特開專利公開NO.2001-7278中描述的半導(dǎo)體器件。圖7A示出了在同一文獻(xiàn)中描述的半導(dǎo)體器件的示意截面圖。該半導(dǎo)體器件100具有如下結(jié)構(gòu)，其包括以下述順序?qū)盈B在襯底102上的第一半導(dǎo)體芯片104、互連片106和第二半導(dǎo)體芯片108，其中在襯底102上具有互連。襯底102在其一側(cè)的表面上包括焊球110，焊球110是用于把襯底102貼裝到印刷電路板上的連接部件。此外，在作為相對表面的襯底102的貼裝表面102a上，第一半導(dǎo)體芯片104通過凸點(diǎn)被倒裝，使得器件形成表面104a面向襯底102。
互連片106貼裝在第一半導(dǎo)體芯片104的背表面104b上?；ミB片106在其上表面包括互連表面106a，互連表面106a包括用于建立與第二半導(dǎo)體芯片108的電連接的焊盤(未示出)、用于建立與襯底102上的互連的電連接的焊盤(未示出)、以及用于使這些焊盤彼此連接的互連圖形。在互連表面106a上，貼裝第二半導(dǎo)體芯片108，使得其器件形成表面108a面向上。
第二半導(dǎo)體芯片108在其器件形成表面108a上具有焊盤(未示出)。互連片106在其互連表面106a上具有焊盤(未示出)。這些焊盤通過焊線112電連接。類似地，互連片106和襯底102上的互連通過焊線113電連接。因此，第二半導(dǎo)體芯片108和襯底102上的互連通過互連片106電連接。此外，如圖7B所示，第二半導(dǎo)體芯片108可以倒裝在互連片106的互連表面106a上。已經(jīng)層疊在襯底102上的第一半導(dǎo)體芯片104、互連片106和第二半導(dǎo)體芯片108用封裝樹脂114進(jìn)行模制(mold)。

發(fā)明內(nèi)容
利用日本特開專利公開NO.2001-7278中描述的半導(dǎo)體器件100，能夠消除如現(xiàn)有半導(dǎo)體器件中通過焊線對第二半導(dǎo)體芯片108與襯底102上的互連進(jìn)行直接電連接的需要。這能夠減小焊線的長度，由此減輕了在用封裝樹脂來模制層疊的半導(dǎo)體芯片時(shí)發(fā)生的引線偏移。然而，在專利文獻(xiàn)1中描述的半導(dǎo)體器件的情況中，需要在第一半導(dǎo)體芯片104和第二半導(dǎo)體芯片108之間提供互連片106。因此，對于互連片本身，為了提供足以承受切割和連接的強(qiáng)度，需要使互連片的厚度大，這導(dǎo)致了半導(dǎo)體封裝的厚度增加。因此，在具有層疊型MCP結(jié)構(gòu)或SIP結(jié)構(gòu)的半導(dǎo)體器件中，存在對具有減小的半導(dǎo)體封裝的厚度的半導(dǎo)體器件的需求。
為了克服上述問題，根據(jù)本發(fā)明，提供一種半導(dǎo)體器件，包括襯底，在其上具有互連；第一半導(dǎo)體芯片，其貼裝在襯底上使得其器件形成表面面向襯底；以及第二半導(dǎo)體芯片，其貼裝在第一半導(dǎo)體芯片上；其中所述第一半導(dǎo)體芯片在面向所述第二半導(dǎo)體芯片的背表面上具有互連層，該互連層電連接到襯底的互連。
利用上述半導(dǎo)體器件，能夠通過互連層把第二半導(dǎo)體芯片電連接到襯底上的互連，這可以消除提供互連片需要，從而使整個(gè)封裝的厚度減小。
根據(jù)本發(fā)明，由于電連接到襯底上的互連的互連層位于第一半導(dǎo)體芯片的背表面上，其中第一半導(dǎo)體芯片貼裝在其上具有互連的襯底上，從而其器件形成表面面向襯底，所以實(shí)現(xiàn)了減小了整個(gè)半導(dǎo)體封裝的厚度的半導(dǎo)體器件。


本發(fā)明的上述和其他目的、優(yōu)點(diǎn)和特征將會在結(jié)合附圖的如下描述中更加顯而易見，其中圖1A和1B是示出了根據(jù)本發(fā)明的第一實(shí)施例的半導(dǎo)體器件的示意性剖面圖；圖2A是根據(jù)本發(fā)明的第一實(shí)施例的半導(dǎo)體器件中的電連接層的示意性頂視圖，圖2B是沿圖2A中的線a-a的示意性剖面圖；圖3A到3E是示意性地示出了用于形成第一半導(dǎo)體芯片的工藝的示意性剖面圖；圖4是示出了從其背表面觀察的、具有在其上形成的多個(gè)第一半導(dǎo)體芯片的基本上圓形的晶片的示意圖；圖5A是根據(jù)本發(fā)明的第二實(shí)施例的半導(dǎo)體器件中的第一半導(dǎo)體芯片的示意性頂視圖，圖5B是沿圖5A中的線b-b的示意性剖面圖；圖6A是根據(jù)本發(fā)明的第三實(shí)施例的半導(dǎo)體器件中的第一半導(dǎo)體芯片的示意性頂視圖，圖6B是沿圖6A中的線c-c的示意性剖面圖；以及圖7A和7B是現(xiàn)有半導(dǎo)體器件的示意性剖面圖。
具體實(shí)施例方式
現(xiàn)在將參考說明性實(shí)施例在此描述本發(fā)明。本領(lǐng)域技術(shù)人員將會認(rèn)識到使用本發(fā)明的講述可以完成許多可選實(shí)施例，并且本發(fā)明不局限于為解釋性目的而說明的實(shí)施例。
在下文中，將通過附圖來描述本發(fā)明的實(shí)施例。在所有的附圖中，用相同的符號表示相同的組成部件，并且不對其進(jìn)行完全描述。
圖1是示出了根據(jù)本發(fā)明的第一實(shí)施例的半導(dǎo)體器件的示意性剖面圖。
如圖1A中所示，半導(dǎo)體器件1包括以下述順序?qū)盈B在襯底2上的第一半導(dǎo)體芯片4和第二半導(dǎo)體芯片6，其中在襯底2上具有互連。電連接層8位于第一半導(dǎo)體芯片4的背表面4b上，其中背表面4b面向第二半導(dǎo)體芯片6；并且電連接層8包括電連接到襯底2上的互連的互連層。
襯底2在其一側(cè)的表面上包括焊球10，其中焊球10是用于將襯底2貼裝到印刷電路板上的連接部件。此外，在作為相對表面的襯底2的貼裝表面2a上形成互連，并且第一半導(dǎo)體芯片4通過凸點(diǎn)(未示出)倒裝在貼裝表面2a上，從而其器件形成表面4a面向襯底2。電連接層8形成在第一半導(dǎo)體芯片4的背表面4b上，并且第二半導(dǎo)體芯片6貼裝在電連接層8上，使得其器件形成表面6a是面向上的。電連接層8包括互連層，從而第二半導(dǎo)體芯片6和襯底2上的互連能夠通過互連層彼此電連接。
如上所述，第一半導(dǎo)體芯片4倒裝在襯底2的貼裝表面2a上。這能夠在第一半導(dǎo)體芯片4和襯底2上的互連之間容易地建立電連接而不使用焊線。另一方面，如果第一半導(dǎo)體芯片僅如現(xiàn)有半導(dǎo)體器件中那樣倒裝，將需要使貼裝在第一半導(dǎo)體芯片上的第二半導(dǎo)體芯片直接電連接到襯底上的互連。這將會需要較長的焊線，由此在使用封裝樹脂模制半導(dǎo)體芯片時(shí)會引起引線偏移，因此導(dǎo)致與其他焊線接觸以及導(dǎo)線斷裂的危險(xiǎn)。然而，在本實(shí)施例中，包括互連層的電連接層8形成在第一半導(dǎo)體芯片4的背表面4b上，從而第二半導(dǎo)體芯片6能夠通過互連層電連接到襯底2上的互連。這能夠避免與其他焊線的接觸以及導(dǎo)線的斷裂。
圖2示出了形成在第一半導(dǎo)體芯片4上的電連接層8。圖2A是電連接層8的示意性頂視圖，圖2B是沿圖2A的線a-a的示意性剖面圖。如圖2B所示，電連接層8由層疊成期望結(jié)構(gòu)的互連層19和絕緣層22組成。如圖2A所示，互連層19由向上開口的第一互連盤部分24a和第二互連盤部分24b以及電連接這些盤部分24a和24b的互連20組成的，它們位于絕緣層22中的預(yù)定位置。如圖2所示，通過互連20，能夠在電連接到第二半導(dǎo)體芯片6的第一互連盤部分24a和期望的第二互連盤部分24b之間建立電連接。因此，這使得第二半導(dǎo)體芯片6電連接到襯底2的貼裝表面2a的期望位置。
利用互連層19的上述結(jié)構(gòu)，能夠減少襯底2上的互連層的數(shù)目并且還減小貼裝表面2a的面積。在現(xiàn)有半導(dǎo)體器件中層疊多個(gè)芯片的情況中，需要在襯底2上提供互連來使具有相同功能(GND和電源)的盤彼此之間盡可能靠近。也就是說，當(dāng)具有相同功能的盤彼此分開時(shí)，它們被連接到襯底2的不同位置(分開的位置)，這必需在襯底2上形成將它們?nèi)娴匾酵獠?印刷電路板)的互連。這種結(jié)構(gòu)導(dǎo)致了襯底2上的互連層的數(shù)量增多和貼裝表面2a的面積的增加。相反，利用根據(jù)本申請的半導(dǎo)體器件1，能夠通過互連層19連線互連，由此使具有相同功能的多個(gè)盤彼此靠近。這能夠減少將這些盤全面地引到外部的襯底2上的互連的數(shù)量，從而減少了互連層的數(shù)量并且還減小了襯底2的貼裝表面2a的面積。
電連接層8的結(jié)構(gòu)及其制作方法將會在下文中描述。
能夠通過如下方式來建立第二半導(dǎo)體芯片6和互連層19之間的電連接通過焊線12，連接位于第二半導(dǎo)體芯片6的器件形成表面6a上的焊盤(未示出)和位于互連層19的第一互連盤部分24a上的焊盤(未示出)。
另一方面，能夠通過如下方式來建立互連層19和第二襯底2上的互連之間的電連接通過焊線13，連接形成在互連層19的第二互連盤部分24b上的焊盤(未示出)和形成在襯底2上的貼裝表面2a上的焊盤(未示出)。
如上所述，在互連層19中，第一互連盤部分24a和第二互連盤部分24b通過互連20電連接。因此，第二半導(dǎo)體芯片6電連接到襯底2上的互連。
如上所述，在第一半導(dǎo)體芯片4和第二半導(dǎo)體芯片6貼裝在襯底2之后，芯片被封裝樹脂14模制，從而完成了根據(jù)本實(shí)施例的半導(dǎo)體器件1的形成。
此外，如圖1B所示，凸點(diǎn)可以形成在第二半導(dǎo)體芯片6的器件形成表面6a上，并且凸點(diǎn)可以連接到第一互連盤部分24a以使第二半導(dǎo)體芯片6和互連層19彼此電連接。通過如下方式來建立互連層19和襯底2上的互連之間的電連接通過焊線13，連接形成在互連層19的第二互連盤部分24b上的焊盤(未示出)和形成在襯底2的貼裝表面2a上的焊盤(未示出)。
在上述第一實(shí)施例中，具有在其上形成的電連接層8的第一半導(dǎo)體芯片4可以制作如下。
圖3是示意性地示出了用于形成第一半導(dǎo)體芯片4的工藝的示意剖面圖。在圖3中，雖然只示出了單個(gè)第一半導(dǎo)體芯片4，但實(shí)際上，在晶片狀態(tài)下同時(shí)形成有多個(gè)第一半導(dǎo)體芯片4，并然后通過切割從晶片分離多個(gè)第一半導(dǎo)體芯片4，以提供單個(gè)的第一半導(dǎo)體芯片4。也就是說，如圖4的示意性頂視圖所示(從背表面看)，在晶片30的表面處，也就是說在其器件形成表面處，基本上圓形的晶片30粘貼在支撐片34上。然后，在晶片狀態(tài)下在晶片30的背表面上形成互連層，半導(dǎo)體芯片30的背表面對應(yīng)于要形成各半導(dǎo)體芯片4的器件形成表面的區(qū)域。如上所述，包括形成在背表面上的互連層的多個(gè)第一半導(dǎo)體芯片4被同時(shí)形成，然后通過切割被彼此分離，以提供各第一半導(dǎo)體芯片4。在下文中，將按順序說明這些工藝。
如圖3A描述的，包括在其上形成的半導(dǎo)體器件的晶片30通過粘合劑等粘附到支撐片34，使得其器件形成表面4a面向支撐片34，然后使用現(xiàn)有的方法，對與器件形成表面相對的表面，也就是背表面4b，進(jìn)行拋光。晶片30是基本上圓形的硅襯底。支撐片34具有出色的黏附性，用于在拋光背表面4b的工藝和后面將描述的形成背表面互連的工藝期間保護(hù)器件形成表面4a，而且還在形成背表面互連的工藝期間具有出色的耐化學(xué)性和耐熱性。
接下來，如圖3B述，用現(xiàn)有的CVD方法，在晶片30的背表面4b上形成具有大約幾微米的膜厚度的絕緣層36。絕緣層36可以通過使用硅石(silica)等制成的涂布液體來形成。絕緣層36由SiO2、SiN等制成。
在晶片30的背表面4b上形成絕緣層36之后，如圖3C所示，通過金屬濺射方法、鍍的方法等，在絕緣層36的表面上形成具有大約幾微米的膜厚度的金屬膜38。金屬膜38可以是由Al、Cu等制成的金屬膜，或者是TiN/Al-Cu等制成的復(fù)合膜。此外，金屬膜38可以由任何其他的導(dǎo)電材料制成。
接著，如圖3D所示，利用現(xiàn)有方法對金屬膜38進(jìn)行構(gòu)圖，以在絕緣層36的表面上形成具有預(yù)定形狀的互連層19。互連層19形成在背表面的區(qū)域上，該區(qū)域?qū)?yīng)于要形成第一半導(dǎo)體芯片4的區(qū)域。通過構(gòu)圖，提供了如圖2所示的互連層19，使得期望的第一互連盤部分24a和期望的第二互連盤部分24b能夠通過互連20電連接。如上所述，這能夠減少襯底2上的互連層的數(shù)量，并且還能夠減小襯底2的貼裝表面2a的面積。
雖然在本實(shí)施例中，描述了在形成金屬膜之后對其進(jìn)行構(gòu)圖，作為形成流程的一個(gè)例子，但是也能夠在絕緣層36中形成互連溝槽，然后形成金屬膜，使其與前述實(shí)施例類似地覆蓋整個(gè)背表面4b，然后再次對背表面進(jìn)行拋光以形成嵌入型互連。
在形成互連層19之后，在整個(gè)背表面4b上形成具有幾微米的厚度的第二絕緣膜，使其覆蓋互連層19。然后，蝕刻第二絕緣膜。通過蝕刻，預(yù)定的位置被打開，從而形成第一互連盤部分24a和第二互連盤部分24b。如圖3E所示，利用該工藝，在晶片30的背表面4b上形成互連層19。互連層19包括第一互連盤部分24a、第二互連盤部分24b和使它們彼此電連接的互連20。
隨后，支撐片34被分離，并且使用現(xiàn)有方法對晶片30進(jìn)行切割，使各芯片分離，從而提供了在其背表面上具有互連層的第一半導(dǎo)體芯片4。
隨后，將描述根據(jù)本實(shí)施例的半導(dǎo)體器件1的效果。
在根據(jù)本實(shí)施例的半導(dǎo)體器件1中，第一半導(dǎo)體芯片4被貼裝在其上具有互連的襯底2上，使得器件形成表面4a面向襯底2，并且電連接到襯底2上的互連的互連層19位于第一半導(dǎo)體芯片4的背表面4b上。因此，第二半導(dǎo)體芯片6能夠通過互連層19電連接到襯底2上的互連。另一方面，在日本特開專利公開NO.2001-7278中描述的半導(dǎo)體器件的情況中，需要通過互連片對第二半導(dǎo)體芯片和襯底進(jìn)行電連接。在該情況中，為了保持互連片的強(qiáng)度，需要使其膜厚度大。相反，在根據(jù)本實(shí)施例的半導(dǎo)體器件1中，電連接層8直接形成在已經(jīng)經(jīng)過拋光的背表面4b上，這能夠保持第一半導(dǎo)體芯片4自身的強(qiáng)度。與上述互連片相比，這能夠減小電連接層8的層厚。這能夠降低整個(gè)半導(dǎo)體封裝的厚度。因此，根據(jù)本實(shí)施例的半導(dǎo)體器件能夠被適當(dāng)?shù)赜迷诰哂袑盈B型MCP結(jié)構(gòu)或者SIP結(jié)構(gòu)的半導(dǎo)體器件中。此外，在根據(jù)本實(shí)施例的半導(dǎo)體器件1中，電連接層8形成在第一半導(dǎo)體芯片4的背表面4b上，這使器件形成表面4a和電連接層之間的線性膨脹系數(shù)能夠平衡，由此緩解了晶片和半導(dǎo)體芯片的翹曲。
此外，在根據(jù)本實(shí)施例的半導(dǎo)體器件1中，互連層19位于第一半導(dǎo)體芯片4的背表面4a上，并且第二半導(dǎo)體芯片6通過互連層19電連接到襯底2上的互連。因此，在圖1A所示的根據(jù)本實(shí)施例的半導(dǎo)體器件1中，無需提供焊線來直接電連接第二半導(dǎo)體芯片6和襯底2上的互連。
另一方面，在現(xiàn)有半導(dǎo)體器件中，需要通過焊線來直接電連接第二半導(dǎo)體芯片和襯底上的互連。因此，在第一半導(dǎo)體芯片和第二半導(dǎo)體芯片之間存在大面積差異的情況中，需要使用很長的焊線來把第二半導(dǎo)體芯片電連接到襯底上的互連。當(dāng)如上所述使用較長的焊線時(shí)，當(dāng)通過封裝樹脂對半導(dǎo)體器件進(jìn)行模制時(shí)，會產(chǎn)生引線偏移。這導(dǎo)致了與其他焊線的接觸和導(dǎo)線斷裂的危險(xiǎn)。此外，為了使焊線跨越大距離，焊線需要具有向上的高度，因而導(dǎo)致封裝的厚度的增加。因此，需要具有減小的封裝厚度的半導(dǎo)體器件。
另一方面，在根據(jù)本實(shí)施例的半導(dǎo)體器件1中，互連層19位于第一半導(dǎo)體芯片4的背表面4b上。也就是說，在圖1A所示的根據(jù)本實(shí)施例的半導(dǎo)體器件1中，為了電連接第二半導(dǎo)體芯片6和襯底2，第二半導(dǎo)體芯片6和互連層19能夠通過焊線彼此電連接，此外，互連層19和襯底2上的互連能夠通過焊線電連接。在圖1B所示的根據(jù)本實(shí)施例的半導(dǎo)體器件1中，無需提供焊線來電連接第二半導(dǎo)體芯片6和互連層19。甚至在第一半導(dǎo)體芯片4和第二半導(dǎo)體芯片6之間具有大面積差異時(shí)，這也能消除增加焊線的長度的需要(或者不需要焊線)，這樣能夠防止發(fā)生引線偏移，并且還能夠減小封裝的厚度。
如上所述，通過使用包括位于其背表面4b上的互連層19的半導(dǎo)體芯片，能夠消除對芯片大小的限制，由此增加了具有MCP或者SIP結(jié)構(gòu)的半導(dǎo)體器件中的半導(dǎo)體芯片的組合的靈活性。
在下文中，將描述根據(jù)本實(shí)施例的半導(dǎo)體器件1的其他實(shí)施。這些實(shí)施例與第一實(shí)施例的不同之處在于電連接層8的結(jié)構(gòu)。因此，將不描述其他部分的說明，而描述電連接層8的結(jié)構(gòu)。
圖5示出了根據(jù)本實(shí)施例的第二實(shí)施例的半導(dǎo)體器件1。
圖5A是包括電連接層8的第一半導(dǎo)體芯片4的示意性頂視圖，圖5B示出了沿圖5A中的線b-b的示意性剖面圖。如圖5B所示，電連接層8由層疊成期望的結(jié)構(gòu)的互連層19和絕緣層22構(gòu)成?；ミB層19具有由第一互連層19a和第二互連層19b構(gòu)成的兩層結(jié)構(gòu)，圖5B所示。
第二互連層19b由向上開口的第一互連盤部分24a和第二互連盤部分24b、以及使這些盤部分24a和24b彼此電連接的互連20構(gòu)成。另一方面，第一互連層19a由互連20構(gòu)成。第一互連層19a和第二互連層19b通過通路栓塞21彼此電連接。這增加了背表面互連的組合的靈活性，由此與第一實(shí)施例相比，容易選擇第一互連盤部分24a和第二互連盤部分24b之間的電連接。
通過適當(dāng)?shù)剡x擇上述方法，來形成互連層19、互連20、絕緣層22、第一互連盤部分24a和第二互連盤部分24b，并使用現(xiàn)有大馬士革工藝形成通路栓塞21。
雖然在第二實(shí)施例中，作為例子已經(jīng)描述了由兩層構(gòu)成的互連層19，但不對互連層19進(jìn)行特別的限制，其也可以由層疊的三層構(gòu)成。
接下來，將描述根據(jù)本實(shí)施例的第三實(shí)施例的半導(dǎo)體器件1。
圖6A是包括電互連層8的第一半導(dǎo)體芯片4的示意性頂視圖，圖6B示出了圖6A中沿線c-c的示意性剖面圖。如圖6B所示，在第一半導(dǎo)體芯片4中，背表面電極層26形成在晶片30的整個(gè)背表面4b上，并且電互連層8層疊在其上表面上。電連接層8包括互連層19，并且互連層19由第一互連層19a和第二互連層19b這兩層構(gòu)成。第一互連層19a和第二互連層19b通過通路栓塞21彼此電連接。此外，背表面電極層26和第一互連層19a通過通路栓塞21彼此電連接。此外，背表面電極層26連接到未示出的直流電源，以使偏壓施加于晶片30，用于驅(qū)動晶體管。
如上所述，通過在整個(gè)背表面4b上形成背表面電極層26并把背表面電極層26電連接到互連層19，能夠在MCP和SIP結(jié)構(gòu)中層疊具有背表面電極的半導(dǎo)體器件，這樣能夠加寬要在其中層疊的半導(dǎo)體芯片的選擇范圍。此外，背表面電極26能夠按需求適當(dāng)?shù)乇粯?gòu)圖。
使用上述方法能夠形成互連層19、互連20、通路栓塞21、絕緣層22、第一互連盤部分24a和第二互連盤部分24b，并且用現(xiàn)有方法來形成背表面電極層26。
盡管在第三實(shí)施例中已經(jīng)作為例子描述了由兩層構(gòu)成的互連層19，但是不對互連層19進(jìn)行特別的限制，而且還可以只需要由一層或多層構(gòu)成。
雖然已經(jīng)參考附圖描述本實(shí)施例的各實(shí)施例，但是這些實(shí)施例僅僅是本實(shí)施例的說明，并且可以采用除了上述結(jié)構(gòu)之外的各種結(jié)構(gòu)。
例如，雖然在上述實(shí)施例中已經(jīng)描述了形成在第一半導(dǎo)體芯片4上的互連層19通過焊線13電連接到襯底2上的互連的情況，也能夠在第一半導(dǎo)體芯片4中提供貫通電極，以把形成在第一半導(dǎo)體芯片4上的互連層19電連接到襯底2上的互連，而不使用焊線13。
雖然在上述實(shí)施例中已經(jīng)描述了由在襯底上依次層疊的第一半導(dǎo)體芯片4和第二半導(dǎo)體芯片6構(gòu)成的半導(dǎo)體器件，但是也能夠采用包括互連層19的多個(gè)半導(dǎo)體芯片并且以三層或多層來層疊半導(dǎo)體芯片。
顯然，本實(shí)施例不限于上述實(shí)施例，在不偏離本發(fā)明的范圍和精神的情況下，可以對其修改和改變。
權(quán)利要求
1.一種半導(dǎo)體器件，其包括具有互連的襯底、貼裝在襯底上使得其器件形成表面面向襯底的第一半導(dǎo)體芯片、和貼裝在第一半導(dǎo)體芯片上的第二半導(dǎo)體芯片；其中所述第一半導(dǎo)體芯片在面向所述第二半導(dǎo)體芯片的背表面上具有互連層，該互連層電連接到襯底的互連。
2.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中所述互連層由構(gòu)圖的金屬層構(gòu)成。
3.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中提供多個(gè)互連層，并且這些互連層通過通路栓塞彼此電連接。
4.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中所述互連層和所述襯底上的互連通過焊線電連接。
5.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中所述第二半導(dǎo)體芯片和所述襯底上的互連通過所述互連層電連接。
6.根據(jù)權(quán)利要求5的半導(dǎo)體器件，其中所述第二半導(dǎo)體芯片和所述互連層通過焊線彼此電連接。
7.根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中所述第二半導(dǎo)體芯片貼裝在所述互連層上，使得其器件形成表面面向互連層，并且所述第二半導(dǎo)體芯片和所述互連層彼此電連接。
全文摘要
根據(jù)本發(fā)明的半導(dǎo)體器件，包括在其上具有互連的襯底、貼裝在襯底上使得其器件形成表面面向襯底的第一半導(dǎo)體芯片和貼裝在第一半導(dǎo)體芯片上的第二半導(dǎo)體芯片，其中互連層位于面對所述第二半導(dǎo)體芯片的所述第一半導(dǎo)體芯片的背表面上，并且互連層電連接到所述襯底上的互連。
文檔編號H01L23/50GK1819188SQ20061000456
公開日2006年8月16日 申請日期2006年1月28日 優(yōu)先權(quán)日2005年1月31日
發(fā)明者中島英樹 申請人:恩益禧電子股份有限公司