專利名稱：用于多電壓的分裂式薄膜電容器的制作方法
技術領域：
在此描述的各種實施例涉及電容器設計，通常包括和諸如集成電路之類的電子器件一起使用的薄膜電容器。
背景技術：
許多電子器件具有不是總能由電源適當?shù)毓┙o的局部瞬時電流需求，導致局部電壓電平移動和可能錯誤的信號傳播。在電氣和電子器件的局部功率濾波應用中使用電容器是已知的。然而，當電子器件中的時鐘周期率隨著器件變小而持續(xù)增加時，特別是在諸如微處理器和存儲器之類的集成電路器件中，則緊密耦合的電容器的需求增加。另外，隨著電子器件變小，需要在該器件的某些部分減少操作電壓，以把電場保持在器件可靠性降低的臨界電平之下。在器件的臨界可靠性部分中減少操作電壓的同時保持電子器件性能的一種方法是用具有不同電源電壓電平的兩個電源進行操作。例如，集成電路(即，IC)的內部邏輯部分可以使用最小尺寸的晶體管，以便獲得最快的可能操作速度，并且因而可能需要低壓電源，而IC外圍處的輸入和輸出(即，I/O)驅動器可以使用較大且更大功率的晶體管，這種晶體管需要高壓電源，并且在不降低可靠性的情況下可以經受的電壓電平比小邏輯晶體管可以容許的要高。作為剛剛討論的兩個電源電壓情形的結果，可能存在對與同一集成電路芯片相關聯(lián)的兩個不同的緊密耦合電容器的需求。使用具有不同電源電平的兩個不同的電容器可能發(fā)生例如在IC封裝中的電子器件的空間問題，因而存在對于具有多電壓電平能力的單個電容器的需求。也有對具有兩個獨立的電源以隔離噪聲的電容器的需求。


圖1是本發(fā)明示意性實施例的側視圖；圖2是本發(fā)明另一示意性實施例的俯視圖和側視圖；圖3是本發(fā)明其他示意性實施例的俯視圖和側視圖；圖4是使用本發(fā)明實施例的部件的側視圖；圖5是使用本發(fā)明實施例的系統(tǒng)的框圖。
具體實施例方式
在下面的詳細描述中，參考構成詳細描述的一部分的附圖，在附圖中經由對本發(fā)明原理的說明，示出了本發(fā)明可被最佳實施的手段的具體實施例。在附圖中，在實施例的全部各種視圖中相同的數(shù)字基本上描述相似的組件。對這些實施例進行足夠詳細的描述以使得本領域技術人員能夠實施本發(fā)明?？梢允褂眠@種公開的原理的其他實施例，并且在不脫離本發(fā)明精神和原理的情況下可以對在此公開的實施例進行各種結構和材料上的改變。
如在此用于介電常數(shù)(即，高k和低k)的術語“高”和“低”是涉及以下材料的相對術語，這些材料具有相對于諸如二氧化硅和氮化硅之類的的標準介電材料的介電常數(shù)。當術語“高”和“低”在此用于電壓時，它們涉及電源電壓值中的相對值，并且術語“接地”涉及參考電壓電源。“高”電壓的值將依賴于可以實施這些實施例的電氣系統(tǒng)中的各種因素而變化，諸如在電氣系統(tǒng)中發(fā)現(xiàn)的集成電路的工藝和尺寸，以及其他這樣的區(qū)別。例如，當IC變小時，它們變得對MOSFET的柵氧化層和雙極結晶體管的結擊穿的高電壓降低更靈敏，并且經常降低操作電壓以增加器件壽命。
參考圖1，示出了薄膜電容器的內部結構的側視圖，其具有通常由標準或低值介電材料(即，低k)制成的襯底100，并具有頂面上的第二介電層102，該第二介電層102通常由低k材料制成，以減少以諸如從頂面到底面的直線方向之類的各種方向穿過襯底的許多電通路和多個信號線中的信號串擾，連接器件不同部分的側面導線利用頂面、內表面以及底面，并產生到其他電器件和印刷電路板(即，PCB)的外部電觸點。在這個示意性實施例中在橫截面上示出了形成薄膜電容器(即，TFC)的頂板并把頂板連接到襯底100的背面的許多電線和通路104。還示出了形成埋藏在第二介電層102中的TFC的底板并把底板連接到襯底100的背面的許多電線和通路106。用高介電值(即，高k)的介電材料108來隔離兩個電容器板104和106，以形成高值電容器。任一高k材料可被用作層108。高k材料的示意性實例包括鈦酸鍶鋇、鈦酸鋇、或鈦酸鍶，如果介電材料100是帶狀鑄造陶瓷這是非常有用的。對于本領域技術人員來說眾多其他的高k介電材料都是公知的，并且可以根據(jù)用在特定應用中的材料和工藝的需要而被用在本實施例的實施中。
圖1中示出的示意性實施例可以被清楚地延伸到包括諸如110的垂直電導線，以把頂面部分連接到在頂面或底面上使用接觸點的外部電子器件，并且把襯底100上的一位置上的部分TFC連接到其他位置。例如，通過本領域技術人員所公知的方法，通過利用底部、頂部的或埋藏在襯底100中的水平電導體，所有上面的電容器電極板部分104可以連接在一起，以形成一個大電容器。然后結合的頂板電極線可以連接到垂直導體110，并且因而經由頂面或底面上的接觸點連接到外部電源。替換地，結合的頂板電極線可以通過位于襯底100的底面上的連接焊點連接到外部電子器件，而不需要垂直連接器110。按照類似的方式，通過上述那些類似的裝置，埋藏的底部電容器板106可以被連接在一起，以形成一個大電容器，并通過頂面或底面上的連接被連接到諸如IC或電源的外部電子器件。
圖1中示出的示意性實施例可以被延伸到包括這樣的布置，其中還可以在底面上形成在襯底的頂面上所示出的結構，以在附著了電容器的電子器件的全部使用面積的相同大小中提供具有基本上兩倍的面積和容量的電容器。還應當理解，垂直電導體110不限于示出的圍繞在電容器外圍的單行，而可以具有多行的垂直連接器和接觸點，并可以形成連接器的區(qū)域陣列(area array)，以減少輸出和輸入的電流的電阻和電感。因而，在圖1中示出的示意性實施例中，借助于包括的諸如垂直連接器110之類的電導體，上面的電容器板104中的每一個可以連接到不同的電壓電源，同時下面的電容器板106可以都連接到參考電壓，以提供可以被叫做地電壓的參考電壓。替換地，因諸如接地跳動隔離之類的種種原因，下面的電容器板106可以與上面的電容器板104相隔離地連接到單獨的參考電壓電源。通過這種布置，可以給諸如IC之類的電路提供兩個不同的電源電壓，這在諸如向IC的內部最小尺寸的晶體管邏輯部件提供的低電壓電平，同時向同一IC的存儲器高速緩存或輸入/輸出(即，I/O)部件提供高電壓電平時是很有用的。
在圖2中，在該圖的上部示出了薄膜電容器(即，TFC)的俯視圖，薄膜電容器具有被示意性分為兩個獨立部分的上面的電容器板。在這個示意性實例中，電容器的左側202被選擇為提供操作電壓電平給緊密耦合的電子器件的存儲器高速緩存部件，該電子器件諸如是直接安裝在TFC的頂部的IC。示意性TFC的右側204被選擇為提供不同的操作電壓電平給IC的電壓敏感的邏輯核心。替換地，由于同步轉換問題或其他設計原因，兩側202和204可以單獨地提供需要相互電隔離的內部IC信號。
在圖2下面的詳細側視圖中，示出了上面的電容器板間隔周圍的區(qū)域。在這個示意性實例中，上面的電容器板被示為僅被分成兩部分，并且下面的電容器板208被示為電導體的單片。在此描述的實施例明顯不是被限定為上面參考圖1的示意性實例討論的那樣，其中下面的電容器板被分開。電容器被形成在襯底210上并且用高k介電材料206覆蓋下面的電容器板208，為了簡單起見，在這個示意性實例中把介電材料206示為連續(xù)的。介電材料206的選擇將依賴于使用該實施例的具體應用。例如，在低溫共同點火(co-fired)陶瓷領域中高k介電材料可以被選為鈦酸鍶鋇或其他類似的材料。為了簡單起見，高k介電206被示為連續(xù)的單層，但是實施例不被這樣限制，并且當對于實施的具體應用來說最有用的時候，高k介電層也可以被分解為多個獨立的部分。
在圖3中示出了具有俯視圖的示意性實施例，該俯視圖具有被選擇向IC的最小尺寸晶體管核心邏輯區(qū)提供較低電源電壓電平的區(qū)域302，以及被選擇向同一IC的存儲器高速緩存區(qū)提供較高、或較低、或者不同的電源電壓電平的區(qū)域304。在展開的頂視圖中看到，借助于上面的電容器板導體的交替條紋，例如與條紋308相比具有到不同外部電源的連接的條紋306，在這個示意性實施例中對區(qū)域302進行布置，以向IC的核心區(qū)的不同區(qū)域提供兩個不同的較低電源電壓值。因為信號隔離問題，不同的電源可以具有相同的電壓電平并且彼此獨立，或者依據(jù)應用的具體需求，不同的電源可以響應各個區(qū)域晶體管的操作差別來提供不同的電壓電平。電源的相同隔離也可以出現(xiàn)在為IC的高速緩存部件使用所選擇的區(qū)域304中。例如，高壓電源電平區(qū)304可以對高速緩存部件和I/O部件使用兩個不同的電源電壓電平。在已知為BiCMOS工藝的情況下的I/O部件、或者其他I/O類型的器件，可以使用雙極結晶體管作為輸出器件，并且因而可能需要不同于高速緩存MOS晶體管的電源電平。
如在示意性實施例的側視圖中可以看到的，上面的電容器板302的隔離導體條紋306和308，位于為了簡單起見在圖3中被示為連續(xù)層的高k介電層310上。該實施例不應被限制為上面示出的情況。在這個示意性實施例中形成下面的電容器板312的底部導體被示為分離成單獨的導體條紋，每一條與上面的電容器板302的導體條紋相關聯(lián)，但是在多種具體應用中附加了參考電壓電源(例如，地)的不間斷的下面的電容器板可以是優(yōu)選的方法。下面的電容器板導體312被形成在襯底314上，如同先前連同圖1和2的描述所公開的，襯底314也可以具有位于襯底314的底部上的通孔導體、內部水平導體、和/或另一電容器結構，就像剛剛描述過的那樣。
通過這種布置，可以給IC的高速緩存區(qū)提供高電源電壓電平電容器304，同時使用低電源電壓電容器區(qū)302的部分306和308向內部核心邏輯區(qū)的部分提供兩個不同的低壓電源電平。借助于改變條紋306對條紋308的相對尺寸，可以很容易地把向較低部分302的不同部分提供的電容總量調整到具體應用的需求。
在圖3底部的側視圖中示出了控制向IC的低壓電源區(qū)302或高壓電源區(qū)304的不同部分提供的電容總量的替換方法，其中示出了具有兩個不同高k介電層310和311的示意性實施例。仍可以通過如前所述改變導體條紋306和308的相對面積來控制向IC的不同部分提供的電容總量，但是通過這種示意性布置，也可以改變兩個高k介電層的厚度，如圖所示，其中層311被示為比另一高k介電層310薄，或者對于兩個層來說用作高k介電的材料可以不同，或者可以使用兩種方法的組合來適合于實施該實施例的具體應用。
除已經討論過的特征之外，在圖3中示出的示意性實施例的堆疊的電容器布置、襯底314可以具有如前面已討論過的關于圖1和2和關于并排條紋實施例所討論的垂直通孔連接器、內部導體以及兩側的頂部和底部形成的電容器結構。
在圖4中，示出了以直接安裝IC的方式使用的TFC的示意性實施例。TFC電容器402被示為具有有機襯底404并具有頂部形成的電容器406和底部形成的電容器408，有機襯底404可以是多層印刷電路板。電容器也可以被嵌入在襯底中。頂部和底部電容器可以以各種方式進行連接，例如它們可以相互之間完全隔離并適合安裝的IC 412的不同部分，或者它們可以相互連接以基本上使可用電容量加倍，或者按照應用了TFC的特定應用所需要的任意連接組合。
TFC電容器402的底面具有可能連接外部觸點的多個連接焊點。例如，示意性實施例示出了用于連接通孔印刷電路板的引腳410的區(qū)域陣列?？商鎿Q的連接可以包括用于表面安裝應用的鷗翼導線、球形柵格陣列、或者諸如在圖中所示的全柵格插口(即，F(xiàn)GS)之類的接插件引腳。
在這個示意性實施例中TFC電容器402的頂面具有連接焊點的面陣，連接焊點被布置為使用焊球陣列414來容納并焊接封裝好的IC 412。替換連接方法可以包括使用電鍍焊錫或金焊盤的未封裝硅芯片的倒裝法安裝、或者具有附著的散熱片的陶瓷引線的IC封裝的表面安裝。
通過這種布置，IC 412具有從TFC 402的各個部分到任意期望數(shù)量的不同功率或參考電源電壓源的短電連接。TFC 402也可以有利地被用來使用電連接引腳410提供把IC 412附著于電子器件上的裝置。這種布置可以具有這樣的好處，由于全速IC測試所需的電容量的適當放置，在裝配在完整的電子器件中之前允許IC 412的更完整測試。
圖5是依據(jù)各種實施例的產品502的框圖，這些諸如是通信網絡、計算機、存儲器系統(tǒng)、磁盤或光盤、某些其他信息存儲器件、和/或任意類型的電子器件或系統(tǒng)。產品502可以包括耦合到諸如存儲相關信息(例如，計算機程序指令508、和/或其他數(shù)據(jù))的存儲器506的機器可訪問介質的處理器504、以及通過諸如總線或電纜512的各種裝置連接到外部電氣器件或電子器件的輸入/輸出驅動器510，當被訪問時，使機器執(zhí)行諸如計算數(shù)學問題的答案之類的動作。產品502的各個元件，例如處理器504，可以具有受益于使用本實施例以使用緊密耦合電容器來減輕和緩和電流變化的瞬時電流問題。作為示意性實例，處理器504可以被有利地封裝在直接位于TFC頂部的陶瓷封裝中，如之前在圖4中討論和示出的。本實施例可以被應用到處理器504的產品502的任意組件部分。
作為另一示意性實例，產品502可以是諸如經由總線電纜512附著于其他網絡元件(未明示)上的通信網絡元件的系統(tǒng)。通信網絡可以包括由諸如圖中所示的電纜512之類的總線互連的多個耦合網絡元件。網絡元件可以包括代替或者與有線電纜512一起使用的偶極天線、單向天線、或者其他形式的無線互聯(lián)能力。在示意性通信網絡中出現(xiàn)的各種元件中，可以有受益于使用上述TFC的示意性實施例的電子電路?？梢允芤嬗诿枋龅木o密耦合TFC的通信網絡中的電子電路可以包括局部微處理器504、以及諸如在圖中示出沿著電纜512發(fā)送信號的輸入/輸出驅動器510之類的外部線路驅動器。依賴于具體應用或系統(tǒng)的使用，本實施例對所示系統(tǒng)的任意單獨的組件來說是有利的。
作為另一示意性實例，替換地，產品502可以是計算機系統(tǒng)，具有包括諸如微處理器之類的計算元件504、存儲程序代碼508的存儲器元件506、通信元件和輸入/輸出驅動元件510的多個元件，并且可以經由總線或電纜512或者通過無線連接(未示出)連接到其他計算機系統(tǒng)。這些元件中的一個或多個可以受益于使用上述的TFC，特別是I/O驅動器510、和/或計算元件504，它們兩個都可能具有緊密耦合TFC可以改進的瞬時電流問題。依賴于這種用途，本實施例對于系統(tǒng)中任意的獨立組件均是有利的。在使用電容器的多個其他實例中，本實施例對于用在每一所述元件中的多于一個，或者任意數(shù)量的所述電容器也是有用的，所述元件也包括諸如電荷泵、濾波器、射頻應用、以及差分AC耦合器之類的元件。
形成詳細描述一部分的附圖借助于說明而非限制示出了實施了公開的主題的具體實施例。說明的實施例以足夠詳細的方式進行了描述，以使得本領域技術人員能夠實施在此公開的教導。從中也可以利用或獲得其他實施例，使得在不脫離公開的精神的情況下，可以進行結構和邏輯替代以及變化。因此，這種詳細的描述不被理解為限制意義，而是享有僅用附加權利要求和所有等價物所限定的各種實施例的精神的權利。
僅為了方便起見，這些創(chuàng)造性主題的實施例在此可以單獨地或者共同地被稱為術語“發(fā)明”，并且如果實際上公開了多于一個主題，則不想要隨意地把這種應用的精神限制到任一單個發(fā)明或發(fā)明的概念。因而，盡管已在此說明和描述了具體實施例，但是應當理解，進行計算以達到相同目的的任意裝置可以代替示出的特定實施例。這種公開想要覆蓋各種實施例的任意和所有修改或變化。在此沒有逐一描述的上述實施例的組合、以及其他實施例，對于本領域技術人員來說一看過上面的描述就能顯而易見。
遵照37C.F.R.§1.72(b)，需要能允許讀者快速確定技術公開的性質的摘要，提供公開的摘要。按照這種理解提交摘要不是用來解釋或者限制權利要求的含義的精神。另外，在前面的詳細描述中，為了公開的流暢性和增強其清楚性的目的，可以看到各種特征被集中在單個實施例中。公開的這種方法不被解釋為反映下述目的，要求的實施例需要有比在每一權利要求中明確敘述的更多的特征。相反，按照下面的權利要求反映，發(fā)明主題在于少于單個公開的實施例的所有特征。因而，在此把下面的權利要求引入詳細描述中，同時每一權利要求依賴于其自身作為單獨的實施例。
權利要求
1.一種方法，包括利用具有介電常數(shù)的介電材料把第一導電電極與第二導電電極電隔離；把第一導電電極的第一部分與第一導電電極的第二部分電隔離；以及給第一導電電極的第一部分提供第一電壓，給第二導電電極提供第二電壓，給第一導電電極的第二部分提供第三電壓。
2.如權利要求1所述的方法，其中介電材料具有比氮化硅的介電常數(shù)更高的介電常數(shù)，并且包括從基本上由鈦酸鍶鋇、鈦酸鋇、鈦酸鍶及其混合物組成的組中選擇的一種或更多種材料。
3.如權利要求1所述的方法，其中對于集成電路的高速緩存部件用第一電源提供第一電壓，通過參考電源提供第二電壓，并且對于集成電路的核心邏輯部件用不同于提供第一電壓的第一電源的電源提供第三電壓。
4.如權利要求1所述的方法，進一步把第二電極布置在基本平坦的襯底材料上，襯底材料中的一種或更多種是從基本上由單晶硅、多晶硅、玻璃、單晶體氧化物、半導體材料、金屬箔、帶狀鑄件陶瓷、聚合物及其混合物組成的組中選擇的。
5.如權利要求4所述的方法，其中襯底材料具有把電信號從襯底的頂部傳導到襯底的底部的多個導電通路。
6.如權利要求5所述的方法，其中所述多個導電通路包括把第一導電電極的第一部分電連接到襯底的底部的第一部分的第一多個通路；把第二導電電極電連接到襯底的底部的第二部分的第二多個通路；把第一導電電極的第二部分電連接到襯底的底部的第三部分的第三多個通路；以及把襯底的頂部的第四多個觸點位置電連接到襯底的底部的第五多個觸點位置的第四多個通路，其中這些多個通路中的所選擇的任一多個通路被布置為電連接到在集成電路上多個倒裝法安裝的焊盤中選擇的一個。
7.如權利要求1所述的方法，進一步把第二導電電極電隔離成至少兩個部分，并給每一部分提供單獨的電源。
8.如權利要求7所述的方法，其中第二電極的每一電隔離部分被布置在與第一電極相關聯(lián)的電隔離部分之下。
9.如權利要求4所述的方法，進一步包括布置在襯底的底部上的第三導電電極，用具有第二介電常數(shù)的介電材料把第三導電電極與第四導電電極隔離。
10.如權利要求9所述的方法，其中第二介電常數(shù)與第一介電常數(shù)相同，并且第四電極被電隔離成至少兩個部分。
11.一種形成薄膜電容器的方法，包括形成襯底；在襯底的頂面上形成第一多個電極的圖案；在第一多個電極上形成第一介電材料的圖案；在第一介電材料上形成第二多個電極的圖案；在第二多個電極上形成第二介電材料的圖案；在第二多個電極的圖案上的第一和第二介電通過間隙中形成多個接觸孔；以及在第二介電材料上形成第三多個電極的圖案。
12.如權利要求11所述的方法，其中第一介電材料包括從基本上由鈦酸鍶鋇、鈦酸鋇、鈦酸鍶及其混合物組成的組中選擇的一種或更多種材料。
13.如權利要求11所述的方法，襯底還包括從基本上由單晶硅、多晶硅、玻璃、單晶體氧化物、半導體材料、金屬箔、帶狀鑄件陶瓷、聚合物及其混合物組成的組中選擇的一種或更多種材料。
14.如權利要求13所述的方法，進一步給襯底材料提供多個導電通路，該導電通路被布置為把電信號從襯底的頂部傳導到襯底的底部。
15.如權利要求14所述的方法，進一步包括在襯底的底面上形成的電容器。
16.如權利要求11所述的方法，進一步給第一多個電極提供第一電源電壓；給第二多個電極提供地電壓；以及給第三多個電極提供第二電源電壓。
17.如權利要求11所述的方法，進一步給第三多個電極的頂面提供多個觸點位置，多個觸點位置中的每一個電連接到第一、第二和第三多個電極之一的被選擇的部分，并且被布置為電連接到在集成電路上的多個倒轉法安裝焊盤中被選擇的一個。
18.如權利要求11所述的方法，進一步給襯底提供多個電接觸引腳，所述多個電接觸引腳被布置為把多個電極連接到外部電路。
19.如權利要求18所述的方法，其中電接觸引腳包括電連接器的區(qū)域陣列，其中的一個或多個電連接器是從基本上由引腳、焊料塊和導線組成的組中選擇的。
20.如權利要求18所述的方法，其中電接觸引腳包括具有至少一行的外圍陣列，其中另外的行與第一行平行。
21.一種設備，包括襯底，其包括頂面、底面、把頂面的選定部分連接到底面的選定部分的多個電通路、以及被布置為連接至少一個外部電路的多個電連接器；以及至少一個面包括至少兩種多個電極，用至少一個介電層把每種多個電極與其他的多個電極電隔離。
22.如權利要求21所述的設備，其中多個電極的至少一個包括至少兩個部分，每一部分連接到不同的電源。
23.如權利要求21所述的設備，其中至少一個介電層是高介電常數(shù)材料，該高介電常數(shù)材料包括從基本上由鈦酸鍶鋇、鈦酸鋇、鈦酸鍶及其混合物組成的組中選擇的一種或更多種材料。
24.如權利要求21所述的設備，其中被布置為連接至少一個外部電路的多個電連接器被單獨電連接到集成電路上的多個倒裝法安裝焊盤中的一個。
25.如權利要求21所述的設備，其中電連接器包括一區(qū)域陣列，該區(qū)域陣列包括從由引腳、焊料塊、導線及其混合物組成的組中選擇一個或更多個電連接器。
26.如權利要求21所述的設備，其中電連接器包括具有至少一個同軸導線行的外圍陣列。
27.如權利要求21所述的設備，其中襯底基本上由單晶硅、多晶硅、玻璃、單晶體氧化物、半導體材料、金屬箔、帶狀鑄件陶瓷、無機聚合物、有機聚合物及其混合物組成。
28.一種系統(tǒng)，包括多個耦合元件，其包括偶極天線；包括襯底的電子電路，該襯底包括包括頂面、底面、把頂面的選定部分連接到底面的選定部分的多個電通路、以及被布置為連接至少一個外部電路的多個電連接器；以及至少一個襯底包括至少兩種多個電極，用至少一個介電層把每一種多個電極與其他的多個電極電隔離。
29.如權利要求28所述的系統(tǒng)，其中至少一種多個電極包括至少兩個部分，每一部分連接到不同的電源。
30.如權利要求28所述的系統(tǒng)，其中至少一個介電層是高介電常數(shù)材料，該高介電常數(shù)材料包括從基本上由鈦酸鍶鋇、鈦酸鋇、鈦酸鍶及其混合物組成的組中選擇的一種或更多種材料。
31.一種計算機系統(tǒng)，包括多個元件，至少包括計算元件、存儲器元件、通信元件和輸入/輸出元件，這些元件中的至少一個包括襯底，該襯底包括頂面、底面、把頂面的選定部分連接到底面的選定部分的多個電通路、以及被布置為連接到至少一個外部電路的多個電連接器；以及至少一個面包括至少兩種多個電極，用至少一個介電層把每一種多個電極與其他的多個電極電隔離。
32.如權利要求31所述的計算機系統(tǒng)，其中至少一種多個電極包括至少兩個部分，每一部分連接到不同的電源。
33.如權利要求31所述的計算機系統(tǒng)，其中至少一個介電層是高介電常數(shù)材料，該高介電常數(shù)材料包括從基本上由鈦酸鍶鋇、鈦酸鋇、鈦酸鍶及其混合物組成的組中選擇的一種或更多種材料。
全文摘要
一種用于形成分裂式薄膜電容器的設備和方法，可以用在空間受限的應用中，以及在電耗裝置和電源之間需要非常緊密的電連接的應用中，分裂式薄膜電容器用于向諸如集成電路之類的電器件提供多個功率和參考電源電壓電平?？臻g受限的應用和緊密耦合應用的實例都可以是諸如微處理器之類的集成電路(IC)。向微處理器提供并調節(jié)功率的電容器需要緊密耦合，以便響應可能在高時鐘率的微處理器中出現(xiàn)的瞬時功率需求，并且微處理器封裝中的空間非常受限。微處理器可以對微處理器的快速核心邏輯部中的最小尺寸快速晶體管使用低壓電源電平，并對微處理器的高速緩存部件和I/O晶體管部件使用高于正常的電壓電源電壓電平。因而可以需要用具有多功率和參考電壓電平的緊湊電容器來提供高頻IC所需的功率。
文檔編號H01L21/02GK101031995SQ200580033113
公開日2007年9月5日 申請日期2005年9月29日 優(yōu)先權日2004年9月29日
發(fā)明者C·帕蘭杜茲, L·莫斯利 申請人:英特爾公司