專利名稱：用于高遷移率平面和多柵極mosfet的混合襯底技術(shù)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及互補金屬氧化物半導(dǎo)體(CMOS)器件技術(shù)，尤其涉及 CMOS結(jié)構(gòu)和用于高性能CMOS應(yīng)用的工藝。尤其是，本發(fā)明提供具有 高遷移率表面的混合結(jié)構(gòu)，用于平面和多柵極金屬氧化物半導(dǎo)體場效應(yīng)晶 體管(MOSFET)。
背景技術(shù)：
CMOS器件性能可以通過減少柵極長度和/或增加栽流子遷移率來改 善。為了減少柵極長度，器件結(jié)構(gòu)必須具有良好的靜電完整性。公知的是， 單柵極超薄體MOSFET和例如FinFET和三柵極結(jié)構(gòu)的多柵極MOSFET 相比于常規(guī)體CMOS器件具有更好的靜電特性。
美國公開2004 0266076A1公開了在同一晶片上集成平面超薄體SOI MOSFET和FinFET器件的工藝。根據(jù)該公開，通過包括以下步驟的方法 制造所述結(jié)構(gòu)提供SOI結(jié)構(gòu)，其包括至少位于埋層絕緣層上的頂部半導(dǎo) 體層，所述頂部半導(dǎo)體層具有至少一個位于結(jié)構(gòu)的FinFET區(qū)域中的構(gòu)圖 硬掩模和至少一個位于結(jié)構(gòu)的FET區(qū)域中的構(gòu)圖硬掩模；保護(hù)FET區(qū)域， 并且修整FinFET區(qū)域中的至少一個構(gòu)圖硬掩模；蝕刻沒有受到硬掩模保 護(hù)的頂部半導(dǎo)體的暴露部分，停止在埋層絕緣層，所述蝕刻限定FinFET 有源器件區(qū)域和FET有源器件區(qū)域，所述FinFET有源器件區(qū)域垂直于 FET有源器件區(qū)域；保護(hù)FinFET有源器件區(qū)域，并細(xì)化FET有源器件區(qū) 域，使得FET器件區(qū)域的高度低于FinFET有源器件區(qū)域的高度；在 FinFET有源器件區(qū)域的每個暴露垂直表面上形成柵極介質(zhì)，同時在FET 器件區(qū)域的暴露水平表面上形成柵極介質(zhì)；以及在柵極介質(zhì)的每個暴露表面上形成構(gòu)圖柵極電極。
本申請中使用的所有術(shù)語"超薄"表示約小于等于30nm。本申請所 使用術(shù)語"三柵極"表示包括鰭片的三個導(dǎo)電溝道、 一個頂部表面以及兩 個垂直表面的三柵極器件。本發(fā)明所使用術(shù)語"FinFET"表示雙柵極器件， 其包括高但是薄的垂直溝道區(qū)域。
本領(lǐng)域已知，載流子遷移率取決于表面取向。例如，電子已知具有對 (100)表面取向的高遷移率，而空穴已知具有對(110)表面取向的高遷 移率。也就是說，(IOO)表面上的空穴遷移率值是該結(jié)晶取向上的相應(yīng)的 電子空穴遷移率的1/4-1/2。美國公開20040256700A1公開這樣的方法，其 中在相同晶片上集成這兩個表面，從而在高遷移率表面上形成平面 MOSFET。也就是說，在(100)表面上形成nFET并在(110)表面上形 成pFET。根據(jù)該公開，通過晶片接合兩個結(jié)晶取向不同的晶片、掩蔽、 通過一個晶片蝕刻到另 一個晶片以暴露其表面、以及再生長具有相同結(jié)晶 取向的半導(dǎo)體材料作為暴露表面，提供了具有晶體取向不同的表面的混合 襯底。
當(dāng)在對準(zhǔn)晶片平面(wafer flat)平行于<110>方向的標(biāo)準(zhǔn)(100)晶片 上形成三柵極時，如果斥冊極取向為平行于晶片平面，則形成溝道的混合表 面取向。參考例如圖1A。該三柵極器件結(jié)構(gòu)不能對n-型或者p-型MOSFET 提供最佳的遷移率。最佳的n-型三柵極FET可以通過如下獲得，在標(biāo)準(zhǔn) (100)晶片上制造n-型三柵極FET，所述標(biāo)準(zhǔn)(100)晶片的對準(zhǔn)晶片平 面平行于<110〉方向，且柵極取向為與對準(zhǔn)晶片平面成45度。參考例如圖 1B?？蛇x的是，最佳的n-型三柵極FET可以通過如下獲得，在(100)晶 片上制造n-型三柵極FET，使得對準(zhǔn)晶片平面平行于<100>方向，并且柵 極取向平行于晶片平面。參考例如圖1C。最佳的p-型三柵極FET可以通 過如下獲得，在(110)晶片上制造p-型三柵極FET,使得對準(zhǔn)晶片平面 平行于<110>方向，且柵極取向平行于對準(zhǔn)晶片平面。參考例如圖D。
目前，可以在(100)表面取向晶片上以45度角布局n-型FinFET和 p-型FinFET，以獲得高遷移率nFET和pFET，然而，使用目前的光刻技術(shù)，該布局不是優(yōu)選的。而且，該方法不能同時提供高遷移率平面/多柵極
nFET和pFET。取而代之的是，希望提供一種方法，其中nFET和pFET 器件的柵極取向在相同方向，并且nFET和pFET的所有溝道都在高遷移 率表面上。目前還沒有可以達(dá)到該要求的現(xiàn)有技術(shù)。
MOSFET，例如FinFET和三柵極MOSFET，其中所有溝道都取向在高遷 移率表面上，并且柵極在相同方向。

發(fā)明內(nèi)容
本發(fā)明提供一種混合襯底，其具有上表面，所述上表面具有結(jié)晶取向 不同的區(qū)域，從而平面和/或多柵極MOSFET的所有溝道和柵極都取向相 同的方向，其中n-型器件位于增強這種器件性能的表面取向上，并且p-型器件位于增強這種器件性能的表面取向上。也就是說，本發(fā)明提供混合 襯底，其具有結(jié)晶取向不同的上表面，其中集成平面和/或多柵極 MOSFET，從而其位于高遷移率表面上。通常，將n-型器件形成在(100) 半導(dǎo)體表面上以優(yōu)化器件性能，而將p-型器件形成在(110)半導(dǎo)體表面 上以優(yōu)化器件性能。
混合村底具有不同的結(jié)晶取向，其中所有各器件的溝道和柵極可以取 向為相同的方向，所述混合襯底可以都是SOI類的，或者可選的是， 一個 表面可以是體類的，而另一個表面可以是SOI類的。
本發(fā)明更寬泛的方面提供在其表面具有高遷移率結(jié)晶取向的混合襯 底，其包括
包括第二半導(dǎo)體層和再生長半導(dǎo)體層的表面，其中所述第二半導(dǎo)體層 具有第二結(jié)晶取向，且再生長半導(dǎo)體層具有不同于第二結(jié)晶取向的第一結(jié)
晶取向；
襯層或者隔層，其隔離至少所述第二半導(dǎo)體層和所述再生長半導(dǎo)體層； 位于所述第二半導(dǎo)體層下面的絕緣層；以及
位于所述絕緣層和所述再生長半導(dǎo)體層下面的第一半導(dǎo)體層，其中所述第 一半導(dǎo)體層與再生長半導(dǎo)體層接觸，具有與再生長半導(dǎo)體層相同的結(jié) 晶取向，并且所述第一半導(dǎo)體層和所述第二半導(dǎo)體層每個包括相互對準(zhǔn)的
晶片平面,
除了上述混合襯底，本發(fā)明還涉及高遷移率結(jié)構(gòu)，包括 混合襯底，其具有包括第二半導(dǎo)體層和再生長半導(dǎo)體層的表面，其中 所述第二半導(dǎo)體層具有第二結(jié)晶取向，并且再生長半導(dǎo)體層具有不同于第 二結(jié)晶取向的第一結(jié)晶取向；襯層或者隔層，其隔離至少所述第二半導(dǎo)體 層和所述再生長半導(dǎo)體層；位于所述第二半導(dǎo)體層下面的絕緣層；位于所 述絕緣層和所述再生長半導(dǎo)體層下面的第一半導(dǎo)體層，其中所述第一半導(dǎo) 體層與再生長半導(dǎo)體層接觸，且具有與再生長半導(dǎo)體層相同的結(jié)晶取向； 以及
MOSFET器件，其中所述器件具有取向相同的溝道和柵極，并且位于優(yōu)化 所述MOSFET器件的表面上。
/或多柵極MOSFET的方法。
通過以下步驟提供混合襯底
形成一種結(jié)構(gòu)，包括具有第一晶片平面的第一結(jié)晶取向的第一半導(dǎo) 體層、以及具有第二晶片平面的第二結(jié)晶取向的第二半導(dǎo)體層，其通過絕 緣層隔離，其中所迷第一結(jié)晶取向不同于第二結(jié)晶取向，且第二半導(dǎo)體層 位于所述第一半導(dǎo)體層的上面，以及每個半導(dǎo)體層上的晶片平面與表面具 有相同的結(jié)晶方向；
保護(hù)結(jié)構(gòu)的第一部分以限定第一器件區(qū)域，而剩下結(jié)構(gòu)的未保護(hù)的第 二部分，所述結(jié)構(gòu)的未保護(hù)部分限定第二器件區(qū)域；
蝕刻結(jié)構(gòu)的所述未保護(hù)部分以暴露第一半導(dǎo)體層的表面；
再生長位于第一半導(dǎo)體層的所述暴露表面上的半導(dǎo)體材料，所述半導(dǎo) 體材料的結(jié)晶取向與第一結(jié)晶取向相同；以及
平面化含半導(dǎo)體材料的結(jié)構(gòu)，使得第二半導(dǎo)體層的上表面與半導(dǎo)體材料的上表面基本相平。
對于晶片平面平行于<110>方向的標(biāo)準(zhǔn)(100)晶片，將晶片旋轉(zhuǎn)45 度使得晶片平面以45度與晶片平面平行于<110>方向的(110)晶片對準(zhǔn)。 可選的是，將晶片平面平行于<100〉方向的(100)晶片與晶片平面平行于 <110>方向的(110)晶片對準(zhǔn)。
在本發(fā)明的一些實施例中，通過在所述平面化步驟后進(jìn)行離子注入和 退火而形成埋層氧化物區(qū)域。
然后在第二和再生長半導(dǎo)體材料的上表面上形成平面和/或多柵極 MOSFET。特別是，提供形成高遷移率半導(dǎo)體結(jié)構(gòu)的方法，包括
提供具有包括第二半導(dǎo)體層和再生長半導(dǎo)體層的表面的混合襯底，其 中所述第二半導(dǎo)體層具有第二結(jié)晶取向，且再生長半導(dǎo)體層具有不同于第 二結(jié)晶取向的第一結(jié)晶取向；襯層或者隔層，其隔離至少所述第二半導(dǎo)體 層和所述再生長半導(dǎo)體層；絕緣層，其位于所述第二半導(dǎo)體層的下面；第 一半導(dǎo)體層，其位于所述絕緣層和所述再生長半導(dǎo)體層的下面，其中所述 第一半導(dǎo)體層與再生長半導(dǎo)體層接觸，且具有與再生長半導(dǎo)體層相同的結(jié)
晶取向；以及
MOSFET,其中所述平面或多柵極MOSFET具有取向相同的溝道和柵極， 并且位于優(yōu)選用于所述MOSFET的表面上。


圖1A-1D示意示出在標(biāo)準(zhǔn)半導(dǎo)體晶片上制造的三柵極結(jié)構(gòu)；
圖2A-2I示意示出(通過截面圖)本發(fā)明用于制造具有高遷移率表面
的混合襯底的工藝步驟，在所il^面上形成有平面和/或多柵極MOSFET; 圖3A-3B示意示出(通過3-D側(cè)視圖)可以用于本發(fā)明的初始襯底； 圖4示意示出(通過俯視圖)在本發(fā)明的混合村底上制造平面和/或多
柵極MOSFET后形成的結(jié)構(gòu)；
具體實施例方式
本發(fā)明提供用于高遷移率平面和/或多柵極MOSFET的混合村底和形 成混合襯底及其上的器件的方法，下面將通過參考本申請附圖詳細(xì)描述。
圖2A示出本發(fā)明使用的初始襯底。如圖所示，本發(fā)明的初始襯底IO 包括第一 (即，底部)半導(dǎo)體層12、絕緣層14、以及第二 (即，頂部)半 導(dǎo)體層16。初始襯底還可以包括位于第一 (即，底部)半導(dǎo)體層下面的可 選半導(dǎo)體層(未示出)。在該可選初始襯底中，另一個絕緣層隔離第一(即， 底部)半導(dǎo)體層和可選半導(dǎo)體層。
第一半導(dǎo)體層12由包括例如如下的任何半導(dǎo)體材料構(gòu)成Si、 SiC、 SiGe、 SiGeC、 Ge、 Ge合金、GaAs、 1nAs、 InP以及其它III/V或者II/VI 化合物半導(dǎo)體。第一半導(dǎo)體層12還可以包括預(yù)制SOI襯底的絕緣體上硅 (SOI)層或者分層半導(dǎo)體，例如，Si/SiGe。第一半導(dǎo)體層12還具有的特 征在于，具有可以為(100)或者(110)的第一結(jié)晶取向。當(dāng)?shù)谝话雽?dǎo)體 層12具有(110)取向時，提供在<110>方向的對準(zhǔn)晶片平面。當(dāng)?shù)谝话?導(dǎo)體層12具有(100)晶體取向時，提供在<100>方向的對準(zhǔn)晶片平面。 第一半導(dǎo)體層可以是應(yīng)變層、非應(yīng)變層或者可以包括應(yīng)變/非應(yīng)變層組合。 在優(yōu)選實施例中，第一半導(dǎo)體層12是含Si襯底，其具有(110)取向，并 且晶片平面在<110〉方向。使用本領(lǐng)域技術(shù)人員熟知的標(biāo)準(zhǔn)技術(shù)在半導(dǎo)體 層中形成晶片平面。
第一半導(dǎo)體層12的厚度可以根據(jù)用于形成如圖2A所示的襯底的初始 晶片而變化。然而，第一半導(dǎo)體層12通常具有約5nm至約200;mi的厚度， 從約5至約100nm的厚度更優(yōu)選。
位于第一半導(dǎo)體層12和第二半導(dǎo)體層16之間的絕緣層14可以是氧化 物、氮化物、氧氮化物或者其任意組合。優(yōu)選，絕緣層14是氧化物。絕緣 層14的厚度可以根據(jù)用于形成圖2A中的襯底的初始晶片而變化。然而， 絕緣層14通常具有約1至約500nm的厚度，約5至約100nm的厚度更優(yōu) 選。
第二半導(dǎo)體層16由包括例如如下的任何半導(dǎo)體材料構(gòu)成Si、 SiC、金、GaAs、 InAs、 InP以及其它III/V或者II/VI 化合物半導(dǎo)體。第一半導(dǎo)體層16還可以包括預(yù)制SOI襯底的絕緣體上硅 (SOI)層或者分層半導(dǎo)體，例如，Si/SiGe。第二半導(dǎo)體層16可以包括與 第一半導(dǎo)體層12相同的半導(dǎo)體材料，不同的是，第二半導(dǎo)體層16具有與 第一半導(dǎo)體層12不同的第二結(jié)晶取向。從而，第二半導(dǎo)體層16具有可以 是(100)或者(110)的第二結(jié)晶取向，其不同于第一半導(dǎo)體層12的結(jié)晶 取向。
當(dāng)?shù)?一半導(dǎo)體層12具有(110 )取向時，第二半導(dǎo)體層16將具有(100 ) 取向。同樣，當(dāng)?shù)谝话雽?dǎo)體層12具有(100)晶體取向時，第二半導(dǎo)體層 16具有(110)結(jié)晶取向。第二半導(dǎo)體層16可以是應(yīng)變層、非應(yīng)變層或者 可以包括應(yīng)變/非應(yīng)變層組合。優(yōu)選，第二半導(dǎo)體層16是含Si層，其具有 (100)晶體取向，且對準(zhǔn)晶片平面在<100>方向。
第二半導(dǎo)體層16的厚度可以根據(jù)用于形成圖2A所示的襯底的初始晶 片而變化。然而，第二半導(dǎo)體層16通常具有約5至約500nm的厚度，約 5至約100nm的厚度更優(yōu)選。
通過層轉(zhuǎn)化(layer transfer)工藝獲得圖2A所示的襯底10，在所述 工藝中使用兩個晶片和熱接合。特別是，通過如下進(jìn)行層轉(zhuǎn)化將兩個晶 片相互緊密接觸，可選地對接觸的晶片施加外部力，以及然后在可以接合 兩個晶片的條件下加熱兩個接觸的晶片。
根據(jù)本發(fā)明， 一個晶片包括至少第一半導(dǎo)體層12,而另一個晶片包括 至少第二半導(dǎo)體層16。另外，至少一個晶片包括變成圖2A所示的絕緣層 14的絕緣層。在一些實施例中，兩個晶片都可以包括絕緣層。在本發(fā)明中， 通過半導(dǎo)體/絕緣接合或者絕緣/絕緣接合實現(xiàn)層轉(zhuǎn)化?？梢允褂皿w半導(dǎo)體晶 片、SOI晶片或者體和SOI組合。在一些實施例中， 一個用于層轉(zhuǎn)化的晶 片包括注入?yún)^(qū)域，例如氫注入?yún)^(qū)域，其可以用于在層轉(zhuǎn)化工藝中分離至少 一個晶片的部分。
上述接觸步驟不同于常規(guī)用于層轉(zhuǎn)化的接觸步驟之處在于，包括第二 半導(dǎo)體層16的晶片從標(biāo)準(zhǔn)晶片配置(標(biāo)準(zhǔn)(100)晶片配置，具有平行于<110>方向的晶片平面)旋轉(zhuǎn)45度。該旋轉(zhuǎn)確保第二半導(dǎo)體層16的對準(zhǔn) 晶片平面以適當(dāng)旋轉(zhuǎn)與第一半導(dǎo)體層的對準(zhǔn)晶片平面對準(zhǔn)。參考例如圖 3A?？蛇x的是，(100)晶片的晶片平面位于平行于<100>的方向、且與晶 片平面平行于<110>方向(110)的晶片對準(zhǔn)。參考例如圖3B。該步驟可以 確保在該混合襯底上制造的、包括平面和多柵極FET的MOSFET具有總 是位于高遷移率面上的溝道。
可以在存在或不存在外部力的情況下進(jìn)行層轉(zhuǎn)化中的加熱步驟。通常 在惰性環(huán)境中、以約200。C至約1050。C進(jìn)行約2至約20小時的加熱步驟。 更優(yōu)選的是，在約20(TC至約40(TC的溫度下進(jìn)行接合。術(shù)語"惰性環(huán)境" 表示不與任何半導(dǎo)體晶片反應(yīng)的氣氛。惰性環(huán)境的示意實例包括，例如， He、 Ar、 N2、 Xe、 Kr、或者其混合物。用于接合的優(yōu)選環(huán)境為N2。
在層轉(zhuǎn)化工藝之后，可以使用平面化工藝(未示出)以從一個半導(dǎo)體 晶片除去一些材料。當(dāng)在層轉(zhuǎn)化工藝中使用兩個SOI晶片時尤其使用平面 化步驟。
然后，在圖2A所示第二半導(dǎo)體層16上形成包括至少一個絕緣材料的 襯墊疊層18i，從而提供圖2B所示的結(jié)構(gòu)。襯墊疊層18可以由氧化物、 氮化物、氧氮化物或者其任意組合構(gòu)成。在一個實施例中，例如，襯墊疊 層18可以是在SK)2層上形成的Si3JNL(層。通過沉積工藝和/或者熱生長工 藝形成襯墊疊層18。沉積工藝包括，例如，化學(xué)氣相沉積(CVD)、等離 子體-增強化學(xué)氣相沉積(FECVD)、原子層沉積、化學(xué)溶液沉積以及其 它類似沉積工藝。熱生長工藝包括氧化、氮化、氧氮化或者其組合。在上 述優(yōu)選襯墊疊層18中，通過氧化工藝形成Si02層，以及通過沉積形成 Si3N4。
襯墊疊層18可以具有根據(jù)使用的絕緣材料的類型以及疊層中的絕緣 層數(shù)目而變化的厚度。優(yōu)選，為了說明的目的，襯墊疊層18具有約1至約 200nm的厚度，更通常為約5至約50nm的厚度。
然后在圖2B所示結(jié)構(gòu)的預(yù)定部分形成掩模(未示出)，從而保護(hù)結(jié) 構(gòu)的第一部分，而剩下結(jié)構(gòu)的第二部分未受保護(hù)。結(jié)構(gòu)的保護(hù)部分限定第一器件區(qū)域22，而結(jié)構(gòu)的未保護(hù)部分限定第二器件區(qū)域24。例如圖2C中 示出各器件區(qū)域
在本發(fā)明的一個實施例中，通過首先對結(jié)構(gòu)的整個表面施加光致抗蝕 劑掩模，而在襯墊疊層18的預(yù)定部分形成掩模。在施加的光致抗蝕劑掩沖莫 后，通過光刻構(gòu)圖掩模，包括將光致抗蝕劑暴露到輻射圖形和使用抗蝕劑 顯影劑顯影圖形的步驟?？蛇x的是，當(dāng)襯墊疊層18包括多個絕緣體且其中 其上層是氮化物或者氧氮化物時，上層充當(dāng)掩模，用于限定不同的器件區(qū) 域。在該實施例中，通過光刻和蝕刻構(gòu)圖襯墊疊層18的上部氮化物或者氧 氮化物層。在一些情況下，可以在限定第二器件區(qū)域之后除去襯墊疊層18 的上部氮化物或者氧氮化物層。
在對圖2B所示結(jié)構(gòu)提供掩模(未示出)之后，對結(jié)構(gòu)施加一個或者 多個蝕刻步驟，從而暴露下面的第一半導(dǎo)體層12的表面。例如，圖2C示 出在進(jìn)行一個或者多個蝕刻步驟、且去除掩模之后形成的所獲結(jié)構(gòu)。特別 是，本發(fā)明這里使用的一個或者多個蝕刻步驟除去了襯墊疊層18的未保護(hù) 部分、以及下面的第二半導(dǎo)體層16部分和隔離第一半導(dǎo)體層12與第二半 導(dǎo)體層16的絕緣層14部分。
可以使用單個蝕刻工藝或者多個蝕刻步驟進(jìn)行蝕刻。本發(fā)明這里使用 的蝕刻可以包括例如反應(yīng)離子蝕刻、離子束蝕刻、等離子體蝕刻或者激光 蝕刻的干蝕刻工藝、其中使用化學(xué)蝕刻劑的濕蝕刻工藝、或者其任意組合。 在本發(fā)明優(yōu)選實施例中，使用反應(yīng)離子蝕刻(RIE)來選擇性地除去襯墊 疊層18的未保護(hù)部分、第二半導(dǎo)體器件區(qū)域24中的第二半導(dǎo)體層16和絕 緣層14。注意，蝕刻步驟提供具有側(cè)壁21的開口 20。盡管示出結(jié)構(gòu)具有 一個開口，本發(fā)明還設(shè)想其它結(jié)構(gòu)，其中形成多個這樣的開口。在該實施 例，可以形成多個第二器件區(qū)域和多個第一器件區(qū)域。
在蝕刻之后，使用常規(guī)抗蝕劑剝離工藝從結(jié)構(gòu)除去掩模，然后在暴露 側(cè)壁21上形成襯層或者隔層26。通過沉積和蝕刻形成襯層或者隔層26。 村層或者隔層26包括例如如下的絕緣材料氧化物，氮化物，氧氮化物或 者其任意組合。圖2D示出在開口 20每個側(cè)壁21上的形成的包括襯層或隔層26的結(jié)構(gòu)。在形成襯層或者隔層26之后，在第一半導(dǎo)體層12的暴露表面上形成 半導(dǎo)體材料28。才艮據(jù)本發(fā)明，半導(dǎo)體材料28具有與第一半導(dǎo)體層12的結(jié) 晶取向相同的結(jié)晶取向。例如，在圖2E中示出了所獲結(jié)構(gòu)。半導(dǎo)體材料28可以包括任意含Si半導(dǎo)體，例如Si、應(yīng)變Si、 SiGe、 SiC、 SiGeC或者其組合，其可以使用選擇性外延生長方法形成。在一些優(yōu) 選實施例中，半導(dǎo)體材料28由Si構(gòu)成。在其它優(yōu)選實施例中，半導(dǎo)體材 料是位于弛豫SiGe合金層上的應(yīng)變Si層。在本發(fā)明中，半導(dǎo)體材料28可 以稱為再生長半導(dǎo)體材料或者層。然后，對圖2E所示結(jié)構(gòu)進(jìn)行例如化學(xué)機械拋光(CMP)或者研磨的 平面化工藝，從而半導(dǎo)體材料28的上表面基本與襯墊疊層18的上表面相 平。例如圖2F示出在進(jìn)行第一平面化工藝之后形成的所獲結(jié)構(gòu)。在第一平面化步驟之后，進(jìn)行第二平面化步驟以提供圖2G所示的平 面結(jié)構(gòu)。在圖2G所示的結(jié)構(gòu)中，第二平面化工藝從結(jié)構(gòu)除去襯墊疊層18。 在圖2G所示的結(jié)構(gòu)中，再生長半導(dǎo)體材料28具有與第二半導(dǎo)體層16的 上表面共面的上表面。因此，這些平面化步驟暴露有源器件區(qū)域22、 24， 其中可以形成平面和/或多柵極MOSFET 。圖2H示出可選的、且高度優(yōu)選的本發(fā)明步驟，其中將氧離子30注入 結(jié)構(gòu)中，從而在結(jié)構(gòu)中形成氧離子充裕的注入?yún)^(qū)域32。通過氧離子劑量為 約1015至約5x 1017原子/0112的離子注入進(jìn)行可選注入。在本發(fā)明中使用 的離子劑量應(yīng)該足以形成這樣的注入?yún)^(qū)域32，其具有充分的氧離子濃度， 所述氧離子在隨后的高溫退火步驟中可以轉(zhuǎn)換成埋層氧化物區(qū)域。通常在 第二半導(dǎo)體層16和再生長半導(dǎo)體層28中都形成注入?yún)^(qū)域32。在一些實施 例中，可以使用掩蔽離子注入工藝，從而將氧離子注入第二半導(dǎo)體層16 或者再生長半導(dǎo)體層28。后一實施例可以提供用于在結(jié)構(gòu)中提供選擇性埋 層氧化物區(qū)域34的方法。盡管描述且示出了氧離子，但是可以使用其它離 子形成離子注入充裕區(qū)域以隨后轉(zhuǎn)換成埋層絕緣區(qū)域。圖21示出在進(jìn)行高溫退火步驟之后形成的結(jié)構(gòu)。在圖21所示的結(jié)構(gòu)中，標(biāo)號34表示形成的埋層氧化物區(qū)域。注意，具有埋層氧化物區(qū)域34 確保了器件區(qū)域22和24是SOI類的。高溫退火步驟可以在惰性環(huán)境中進(jìn) 行，所述惰性環(huán)境例如為He、 Ar、 N2、 Xe、 Kr、 Ne或者其混合物，或者 在氧化環(huán)境中進(jìn)行，其包括至少一種含氧氣體，例如，02、 NO、 N20、臭 氧、空氣，或者其它含氧環(huán)境?？蛇x的是，用于高溫退火步驟的環(huán)境可以 包括含氧氣體和惰性氣體的混合物。當(dāng)環(huán)境包括含氧氣體，埋層氧化物區(qū) 域34可以包括熱氧化物區(qū)域、以M面氧化物，其通常從結(jié)構(gòu)的暴露表面 上剝離。
用于形成埋層氧化物區(qū)域34的高溫退火步驟在約IOOO'C至約1400°C 、 更優(yōu)選為約1200。C至約130(TC的溫度進(jìn)行。退火步驟可以進(jìn)行通常在約 60至約3000分鐘范圍內(nèi)的可變時間。退火步驟可以在單個目標(biāo)溫度進(jìn)行、
以是快速熱退火(RTA)、激光退火，或者這里還可以設(shè)想其它能源例如 電子束?？蛇x的是，可以使用爐內(nèi)退火。當(dāng)使用爐內(nèi)退火時，退火時間優(yōu) 選大于RTA的退火時間。
應(yīng)該注意，圖2G或者圖21所示混合襯底可以用于本發(fā)明中。圖21 所示混合襯底優(yōu)于圖2G所示混合襯底，因為相比于圖2G，器件都是SOI 類的，且最上部器件區(qū)域包括超薄半導(dǎo)體層16或者28。
圖4示出了在本發(fā)明的混合襯底上制造平面和/或多柵極MOSFET， 例如三柵極MOSFET和/或FinFET之后形成的所獲結(jié)構(gòu)。在圖4中，標(biāo) 號50表示每個器件的柵極且標(biāo)號52表示平面和/或多柵極器件。根據(jù)本發(fā) 明，在具有(100)表面取向的半導(dǎo)體表面(16， 28)上形成n-器件，并 在具有(110)表面取向半導(dǎo)體表面(16， 28)上形成p-器件。而且，nFET 和pFET的柵極都取向至相同的方向。制備混合取向襯底，使得n-器件的 柵極取向至<100>方向，從而所有溝道都在(100)表面上(在鰭片頂部和 兩側(cè)上)，且使得p-器件的柵極取向至〈10方向，從而所有溝道都在(110 ) 表面上(在鰭片頂部和兩側(cè)上)。利用該工藝，可以制造高遷移率器件， 使得所有器件溝道都在高遷移率面上且柵極都取向在相同方向。使用本領(lǐng)域技術(shù)人員熟知的技術(shù)制造平面和/或多柵極MOSFET。
例如，可以使用在美國公開2004 0266076A1中公開的工藝制造各器 件。這里可以使用的在所述公開中描述的工藝包括提供至少一個位于混 合襯底的FinFET區(qū)域中的構(gòu)圖硬掩才莫和至少一個位于混合襯底的三柵極 區(qū)域中的構(gòu)圖硬掩模；保護(hù)三柵極區(qū)域，并修整至少一個在所述FinFET 區(qū)域中的構(gòu)圖硬掩模；蝕刻頂部半導(dǎo)體層16、 28的未受硬掩模保護(hù)的暴露 部分，且停止至埋層絕緣14或者埋層氧化物區(qū)域34的上表面，所述蝕刻 限定FinFET有源器件區(qū)域和三柵極有源器件區(qū)域，所述FinFET有源器 件區(qū)域垂直于三柵極有源器件區(qū)域；保護(hù)FinFET有源器件區(qū)域并薄化三 柵極有源器件區(qū)域，使得三柵極器件區(qū)域的高度小于FinFET有源器件區(qū) 域的高度；在FinFET有源器件區(qū)域的每個暴露垂直表面上形成柵極介質(zhì)， 而在三柵極器件區(qū)域的暴露水平表面上形成柵極介質(zhì)；以及在柵極介質(zhì)的 每個暴露表面上形成構(gòu)圖柵極電極。
在FinFET和三柵極器件區(qū)域中的各材料和組成也是熟知的，因此這 里未提供對其的詳細(xì)討論。例如，每個器件包括的柵極介質(zhì)可以包括氧化 物、氮化物、氧氮化物或者其任意組合。優(yōu)選，柵極介質(zhì)是氧化物，例如 但不限于Si02、 A1202、鈣鈦礦氧化物、或者其它類似氧化物。柵極介質(zhì) 可以使用熱氧化、氮化、或者氧氮化工藝形成。注意，F(xiàn)inFET有源器件 包括在半導(dǎo)體層即16或38的一層的暴露垂直表面上形成的兩種斥冊極介質(zhì)， 而多柵極器件可以適當(dāng)?shù)鼐哂卸喾N柵極介質(zhì)。
柵極導(dǎo)體還存在于每種類型的器件中。柵極導(dǎo)體可以使用常規(guī)沉積工 藝形成，例如化學(xué)氣相沉積(CVD)、等離子體輔助CVD、蒸發(fā)、濺射、 化學(xué)溶液沉積、或者原子層沉積。柵極導(dǎo)體可以包括多晶硅、例如W的單 質(zhì)金屬、含一個或者多個單質(zhì)金屬的合金、硅化物、或者其疊層組合，例 如多晶硅/W或者硅化物。
已經(jīng)描述了襯底結(jié)構(gòu)和其制造方法，以制造平面和/或多柵極 MOSFET，例如FinFET和三柵極MOSFET，其中所有的溝道都取向在高 遷移率表面上，且柵極具有相同方向。可以在形成柵極之前或之后進(jìn)行各種注入，包括例如阱注入、源/漏延 伸注入、暈圏注入、源/漏擴散注入、柵極注入等。而且，本發(fā)明的結(jié)構(gòu)還
可以包括通過常規(guī)方法形成的抬升/源漏區(qū)域。其它工藝?yán)纾珺EOL(后 段)工藝，也可以用于本發(fā)明中。
盡管本發(fā)明具體示出和描述了優(yōu)選實施例，但是本領(lǐng)域技術(shù)人員可以 理解，在不偏離本發(fā)明精神和范圍下，可以進(jìn)行形式和細(xì)節(jié)上的前述和其 它變化。因此，本發(fā)明旨在不限于所述和示出的具體形式和細(xì)節(jié)，而是落 入所附權(quán)利要求書的范圍中。
權(quán)利要求
1.一種混合襯底，其在其表面上具有高遷移率結(jié)晶取向，所述混合襯底包括包括第二半導(dǎo)體層和再生長半導(dǎo)體層的表面，其中所述第二半導(dǎo)體層具有第二結(jié)晶取向，而所述再生長半導(dǎo)體層具有不同于第二結(jié)晶取向的第一結(jié)晶取向；襯層或者隔層，其隔離至少所述第二半導(dǎo)體層和所述再生長半導(dǎo)體層；絕緣層，其位于所述第二半導(dǎo)體層的下面；以及位于所述絕緣層和所述再生長半導(dǎo)體層的下面的第一半導(dǎo)體層，其中所述第一半導(dǎo)體層與再生長半導(dǎo)體層接觸、且具有與再生長半導(dǎo)體層相同的結(jié)晶取向，而所述第一半導(dǎo)體層和所述第二半導(dǎo)體層每個都包括相互對準(zhǔn)的晶片平面。
2. 根據(jù)權(quán)利要求l的混合襯底，其中所述第一半導(dǎo)體層和所述第二半 導(dǎo)體材料包括Si、 SiC、 SiGe、 SiGeC、 Ge、 Ge合金、GaAs、 InAs、 InP、絕緣體上硅(soi)層或者其它ni/v和h/vi化合物半導(dǎo)體。
3. 根據(jù)權(quán)利要求2的混合襯底，其中所述第一半導(dǎo)體層和所述第二半 導(dǎo)體層包括Si。
4. 根據(jù)權(quán)利要求l的混合襯底，其中所述第一半導(dǎo)體層包括Si，且所 述第一結(jié)晶取向為(110)，所述晶片平面在<110〉方向，并且所述第二半 導(dǎo)體層包括Si,且所述第二結(jié)晶取向為(100)，所述晶片平面在<100>方 向。
5. 根據(jù)權(quán)利要求l的混合襯底，其中所述第一半導(dǎo)體層包括Si，且所 述第一結(jié)晶取向為(100)，所述晶片平面在<100>方向，并且所述第二半 導(dǎo)體層包括Si，且所述第二結(jié)晶取向為(110)，所述晶片平面在<110>方 向。
6. 根據(jù)權(quán)利要求1的混合襯底，其中所述再生長半導(dǎo)體層包括含Si 半導(dǎo)體。
7. 根據(jù)權(quán)利要求6的混合襯底，其中所述含Si半導(dǎo)體包括Si、應(yīng)變 Si、 SiC、 SiGeC或者其組合。
8. 根據(jù)權(quán)利要求l的混合襯底，其中所述再生長半導(dǎo)體層包括Si，且 結(jié)晶取向為(100)。
9. 根據(jù)權(quán)利要求l的混合村底，其中所述再生長半導(dǎo)體層包括Si，且 結(jié)晶取向為(110)。
10. 根據(jù)權(quán)利要求l的混合襯底，其中所述村層或者隔層包括氧化物、 氮化物、氧氮化物或者其任意組合。
11. 根據(jù)權(quán)利要求1的混合襯底，其中所述絕緣層包括氧化物、氮化 物、氧氮化物或者其組合。
12. 根據(jù)權(quán)利要求1的混合襯底，還包括在所述第二半導(dǎo)體層或者所 述再生長半導(dǎo)體層中至少一個中的埋層氧化物區(qū)域。
13. 根據(jù)權(quán)利要求1的混合襯底，其中所"面包括至少兩個器件區(qū)域。
14. 根據(jù)權(quán)利要求l的混合襯底，其中所述表面包括(100)結(jié)晶取向 和(110)結(jié)晶取向。
15. 根據(jù)權(quán)利要求14的混合襯底，其中所述(100)結(jié)晶取向的所述 表面包括n-型平面或多柵極MOSFET器件，以及所述(110 )結(jié)晶取向的 所述表面包括p-型平面或多柵極MOSFET器件。
16. —種高遷移率結(jié)構(gòu)，包括混合襯底，其包括:包括第二半導(dǎo)體層和再生長半導(dǎo)體層的表面，其中 所迷第二半導(dǎo)體層具有第二結(jié)晶取向，而所述再生長半導(dǎo)體層具有不同于 第二結(jié)晶取向的第一結(jié)晶取向；村層或者隔層，其隔離至少所述第二半導(dǎo) 體層和所述再生長半導(dǎo)體層；絕緣層，其位于所述第二半導(dǎo)體層的下面； 位于所述絕緣層和所述再生長半導(dǎo)體層的下面的第一半導(dǎo)體層，其中所述 第一半導(dǎo)體層與所述再生長半導(dǎo)體層接觸、且具有與所述再生長半導(dǎo)體層 相同的結(jié)晶取向；以及至少一個平面或多柵極MOSFET器件，其同時位于所述第二半導(dǎo)體層和所述再生長半導(dǎo)體層上，其中所述器件具有這樣的柵極，所述柵極的取向在相同方向、且位于最佳地用于所述MOSFET器件的表面上。
17. 根據(jù)權(quán)利要求16的結(jié)構(gòu)，其中所述第一半導(dǎo)體層和所述笫二半導(dǎo) 體材料包括Si、 SiC、 SiGe、 SiGeC、 Ge、 Ge合金、GaAs、 InAs、 InP、 絕緣體上硅(SOI)層或者其它III/V和II/VI化合物半導(dǎo)體。
18. 根據(jù)權(quán)利要求17的結(jié)構(gòu)，其中所述第一半導(dǎo)體層和所述第二半導(dǎo) 體層包括Si。
19. 根據(jù)權(quán)利要求16的結(jié)構(gòu)，其中所述第一半導(dǎo)體層包括Si，且所述 第一結(jié)晶取向為(110)，所述晶片平面在<110>方向，并且所迷第二半導(dǎo) 體層包括Si,且第二結(jié)晶取向為(100)，晶片平面在<100>方向。
20. 根據(jù)權(quán)利要求16的結(jié)構(gòu)，其中所述第一半導(dǎo)體層包括Si，且所述 第一結(jié)晶取向為(100)，所述晶片平面在<100〉方向，并且所述第二半導(dǎo) 體層包括Si，且所述第二結(jié)晶取向為(110)，晶片平面在<110〉方向。
21. 根據(jù)權(quán)利要求16的結(jié)構(gòu)，其中所述再生長半導(dǎo)體層包括含Si半 導(dǎo)體。
22. 根據(jù)權(quán)利要求21的結(jié)構(gòu)，其中所述含Si半導(dǎo)體包括Si、應(yīng)變Si、 SiC、 SiGeC或者其組合。
23. 根據(jù)權(quán)利要求16的結(jié)構(gòu)，其中所述再生長半導(dǎo)體層包括Si，且結(jié) 晶 取向為(100)。
24. 根據(jù)權(quán)利要求16的結(jié)構(gòu)，其中所述再生長半導(dǎo)體層包括Si，且結(jié) 晶取向為(110)。
25. 根據(jù)權(quán)利要求16的結(jié)構(gòu)，其中所述襯層或者隔層包括氧化物、氮 化物、氧氮化物或者其任意組合。
26. 根據(jù)權(quán)利要求16的結(jié)構(gòu)，其中所述絕緣層包括氧化物、氮化物、 氧氮化物或者其組合。
27. 根據(jù)權(quán)利要求16的結(jié)構(gòu)，還包括在所述第二半導(dǎo)體層或者所述再 生長半導(dǎo)體層中至少一個中的埋層氧化物區(qū)域。
28. 根據(jù)權(quán)利要求16的結(jié)構(gòu)，其中所述表面包括至少兩個器件區(qū)域。
29. 根據(jù)權(quán)利要求16的結(jié)構(gòu)，其中所述表面包括(100)結(jié)晶取向和 (110)結(jié)晶取向。
30. 根據(jù)權(quán)利要求29的結(jié)構(gòu)，其中所述(100)結(jié)晶取向的所述表面 包括n-型平面或多柵極MOSFET器件，以及所述(110)結(jié)晶取向的所迷 表面包括p-型平面或多柵極MOSFET器件。
31. —種形成混合襯底的方法，其通過以下步驟實現(xiàn)形成一種結(jié)構(gòu)，所述結(jié)構(gòu)包括具有第 一 晶片平面的第 一結(jié)晶取向的第 一半導(dǎo)體層、和具有第二晶片平面的第二結(jié)晶取向的第二半導(dǎo)體層，其通過絕緣層隔離，其中所述第一結(jié)晶取向不同于第二結(jié)晶取向，且所述第二半導(dǎo)體層位 于所述第一半導(dǎo)體層的上面，且在每個半導(dǎo)體層上的晶片平面具有與表面 相同的結(jié)晶方向；保護(hù)所述結(jié)構(gòu)的第一部分，以限定第一器件區(qū)域，而剩 下所述結(jié)構(gòu)的第二部分未受保護(hù)，所述結(jié)構(gòu)的未保護(hù)部分限定第二器件區(qū) 域；蝕刻所述結(jié)構(gòu)的未保護(hù)部分，以暴露所述第一半導(dǎo)體層的表面； 在所述第一半導(dǎo)體層的所述暴露表面上再生長半導(dǎo)體材料，所述半導(dǎo)體材料具有的結(jié)晶取向與第一結(jié)晶取向相同；平面化所述含半導(dǎo)體材料的結(jié)構(gòu)，使得所述第二半導(dǎo)體層的上表面基本與所迷半導(dǎo)體材料的上表面相平。
32. 根據(jù)權(quán)利要求3i的方法，其中所述形成結(jié)構(gòu)包括層轉(zhuǎn)化工藝。
33. 根據(jù)權(quán)利要求32的方法，其中所述層轉(zhuǎn)化工藝包括使兩個晶片相互緊密接觸，并加熱所述接觸晶片。
34. 根據(jù)權(quán)利要求33的方法，其中所述加熱在惰性氣體環(huán)境中進(jìn)行。
35. 根據(jù)權(quán)利要求33的方法，其中所述加熱在200。C至約1050'C進(jìn)行 約2至約20小時的時間。
36. 根據(jù)權(quán)利要求31的方法，其中在所述保護(hù)步驟之前，在所述結(jié)構(gòu) 的上面形成襯墊疊層。
37. 根據(jù)權(quán)利要求31的方法，其中所述保護(hù)步驟包括光刻和蝕刻。
38. 根據(jù)權(quán)利要求31的方法，其中所述再生長步驟包括選擇性外延生 長方法。
39. 根據(jù)權(quán)利要求31的方法，還包括在開口中的側(cè)壁上形成村層或者 隔層，所述開口在所述蝕刻所述結(jié)構(gòu)的未保護(hù)部分期間形成。
40. 根據(jù)權(quán)利要求31的方法，其中所述平面化包括化學(xué)機械拋光或者 研磨。
41. 根據(jù)權(quán)利要求31的方法，還包括在所述第二半導(dǎo)體層和所述再生 長半導(dǎo)體材料上形成至少 一個平面或多柵極MOSFET。
42. 根據(jù)權(quán)利要求41的方法，其中在具有(100)結(jié)晶取向的表面上 形成n-型MOSFET，且在具有(110)結(jié)晶取向的表面上形成p-型 MOSFET。
43. —種形成高遷移率半導(dǎo)體結(jié)構(gòu)的方法，包括 提供混合村底，所述混合襯底包括包括第二半導(dǎo)體層和再生長半導(dǎo)體層的表面層，其中所述第二半導(dǎo)體層具有第二結(jié)晶取向，而所述再生長 半導(dǎo)體層具有不同于第二結(jié)晶取向的第一結(jié)晶取向；襯層或者隔層，其隔 離至少所述第二半導(dǎo)體層和所述再生長半導(dǎo)體層；絕緣層，其位于所述第 二半導(dǎo)體層的下面；第一半導(dǎo)體層，其位于所述絕緣層和所述再生長半導(dǎo)體層的下面，其中所述第一半導(dǎo)體層與所述再生長半導(dǎo)體層接觸、且具有 與所述再生長半導(dǎo)體層相同的結(jié)晶取向；以及在所述第二半導(dǎo)體層和所述 再生長半導(dǎo)體層上形成至少一個平面或多柵極MOSFET，其中所述至少一 個平面或多柵極MOSFET具有取向相同的溝道和柵極、且位于最佳地用 于所述MOSFET的表面上。
全文摘要
一種混合襯底，其具有高遷移率表面以用于平面和/或多柵極金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)?；旌弦r底具有優(yōu)選用于n-型器件的第一表面部分，和優(yōu)選用于p-型器件的第二表面部分。由于混合襯底的每個半導(dǎo)體層中的適當(dāng)表面和晶片平面取向，器件的所有柵極都取向在相同方向，且所有溝道都位于高遷移率表面上。本發(fā)明還提供制造混合襯底的方法以及在其上集成至少一個平面或多柵極MOSFET的方法。
文檔編號H01L29/76GK101310386SQ200580015351
公開日2008年11月19日 申請日期2005年6月20日 優(yōu)先權(quán)日2004年6月21日
發(fā)明者B·B·多里斯, E·J·諾瓦克, M·艾昂, 敏 楊 申請人:國際商業(yè)機器公司