專利名稱：多芯片封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種芯片封裝結(jié)構(gòu)，特別涉及一種多芯片封裝結(jié)構(gòu)(multi-chip package structure)。
背景技術(shù)：
在半導(dǎo)體產(chǎn)業(yè)中，芯片封裝單元的生產(chǎn)，主要分為二個(gè)階段，即芯片(chip)的制作階段以及芯片的封裝(packaging)階段。在芯片的制作階段中，主要是經(jīng)由芯片(Wafer)制作、電路設(shè)計(jì)、圖案化電路制作以及切割芯片等步驟，以形成具有特定功能的芯片。在芯片的封裝階段中，首先將芯片與封裝載板電性連接，接著再以封裝膠體將芯片包覆，以得到一芯片封裝單元。芯片的封裝目的在于防止芯片受到濕氣、熱量的影響，并提供芯片與外部電路之間電性連接的媒介，其中外部電路例如為印刷電路板(printed circuit board，PCB)或其它封裝用基板。
一般的電子組件，如內(nèi)存、傳感器等組件，大多是由多個(gè)具有不同或相同功能的芯片所組成，而這些包含有多個(gè)芯片的封裝體多為堆棧型芯片封裝結(jié)構(gòu)或是其它型態(tài)的多芯片封裝結(jié)構(gòu)。
圖1為美國專利第6,838,761號的已知多芯片封裝結(jié)構(gòu)的剖面示意圖。請參照圖1，已知的多芯片封裝結(jié)構(gòu)10包括一第一封裝單元100、一第二封裝單元200、多條焊線218與一封裝膠體207，其中第二封裝單元200配置于第一封裝單元100上，而焊線218連接第二封裝單元200與第一封裝單元100之間。封裝膠體207配置于第一封裝單元100上，以包覆第二封裝單元200與焊線218。
更詳細(xì)而言，第一封裝單元1O0為已知的腳格狀陣列封裝體(Ball GridArray package，BGA package)。此外，第一封裝單元100包括一封裝基板112、一芯片114、多條焊線116、一封裝膠體117與多個(gè)焊球118。其中，封裝基板112具有金屬層121、123與導(dǎo)電孔122，且金屬層121與123經(jīng)由導(dǎo)電孔122彼此電性連接。此外，芯片114由一黏著層113黏著于封裝基板112上，而焊線116連接芯片114與封裝基板112之間。封裝膠體117配置于封裝基板112上，以包覆芯片114與焊線116。另外，焊球118配置于封裝基板112的金屬層123上，且焊球118經(jīng)由封裝基板112與焊線116電性連接至芯片114。
第二封裝單元200為已知的墊格陣列封裝體(land grid array package，LGA package)，而第二封裝單元200包括一封裝基板212、一芯片214、多條焊線216與一封裝膠體217。其中，封裝基板212具有金屬層221、223與導(dǎo)電孔222，而金屬層221與223經(jīng)由導(dǎo)電孔222彼此電性連接。此外，芯片214由一黏著層213黏著于封裝基板212上，而焊線216連接芯片214與封裝基板212之間。封裝膠體217配置于封裝基板212上，以包覆芯片214與焊線216。
第一封裝單元100與第二封裝單元200均使用的一定數(shù)量的焊線，以形成電性連接，然而形成這些焊線需要一定的時(shí)間。

發(fā)明內(nèi)容
本發(fā)明的目的就是在于，提供一種多芯片封裝結(jié)構(gòu)，以降低所使用的焊線數(shù)量。
基于上述目的或其它目的，本發(fā)明提出一種多芯片封裝結(jié)構(gòu)，其包括一第一承載器、一第一芯片、多個(gè)第一凸塊、一第二芯片、多條第一焊線、一封裝單元、一間隔物、多條第二焊線與一第一封裝膠體。其中，第一芯片具有一主動表面以及一背面，而第一凸塊配置于第一芯片的主動表面與第一承載器之間，其中第一芯片通過第一凸塊與第一承載器電性連接。第二芯片配置于第一芯片的背面上，而第一焊線連接第二芯片與第一承載器。封裝單元配置于第一芯片上方，而間隔物配置于封裝單元與第一芯片之間，且第二焊線連接封裝單元與第一承載器。第一封裝膠體配置于第一承載器上，以包覆第一芯片、第二芯片、封裝單元的部分區(qū)域、第一凸塊、間隔物、第一焊線以及第二焊線。
依照本發(fā)明實(shí)施例，封裝單元可以是包括一第二承載器、一第三芯片、多條第三焊線與一第二封裝膠體，其中第三芯片配置于第二承載器上，且第三焊線連接于第二承載器與第三芯片之間。第二封裝膠體配置于第二承載器上，以包覆第三芯片以及第三焊線。
依照本發(fā)明實(shí)施例，封裝單元可以是包括一第二承載器、一第三芯片、多個(gè)第二凸塊與一第二封裝膠體，其中第三芯片配置于第二承載器上，且第二凸塊配置于第三芯片與第二承載器之間。此外，第三芯片通過第二凸塊與第二承載器電性連接。第二封裝膠體配置于第二承載器上，以包覆第三芯片以及第二凸塊。
依照本發(fā)明實(shí)施例，第一封裝膠體將封裝單元的部分區(qū)域暴露。
依照本發(fā)明實(shí)施例，間隔物可以是絕緣厚膜或擬芯片(dummy chip)。
依照本發(fā)明實(shí)施例，多芯片封裝結(jié)構(gòu)還包括一第三封裝膠體，其包覆第二芯片、第一焊線、第一芯片的部分區(qū)域以及第一承載器的部分區(qū)域。
依照本發(fā)明實(shí)施例，第一承載器具有一第一表面以及一第二表面，且第一芯片、第二芯片以及封裝單元配置第一承載器的第一表面上。此外，多芯片封裝結(jié)構(gòu)還包括多個(gè)焊球，其配置于第一承載器的第二表面上，其中焊球通過第一承載器與第一芯片、第二芯片以及封裝單元電性連接。
基于上述，本發(fā)明同時(shí)采用芯片倒裝焊封裝技術(shù)與引線焊接技術(shù)，而形成多芯片封裝結(jié)構(gòu)，因此本發(fā)明能夠減少焊線的使用量。
以下結(jié)合附圖和具體實(shí)施例對本發(fā)明進(jìn)行詳細(xì)描述，但不作為對本發(fā)明的限定。


圖1為美國專利第6,838,761號的多芯片封裝結(jié)構(gòu)的剖面示意圖；圖2為本發(fā)明第一實(shí)施例的多芯片封裝結(jié)構(gòu)的剖面示意圖；圖3為本發(fā)明第二實(shí)施例的多芯片封裝結(jié)構(gòu)的剖面示意圖。
其中，附圖標(biāo)記10已知的多芯片封裝結(jié)構(gòu) 100第一封裝單元112、212封裝基板113、213黏著層114、214芯片116、216焊線117、214封裝膠體118、2190焊球121、123、221、223金屬層122、222導(dǎo)電孔200第二封裝單元 218焊線
207封裝膠體 20、30多芯片封裝結(jié)構(gòu)2110第一承載器 2110a第一表面2110b第二表面 2120第一芯片2120a主動表面 2120b背面2130第一凸塊2140第二芯片2150第一焊線2160第二焊線2170第一封裝膠體2180間隔物2200、3200封裝單元 2210、3210第二承載器2220、3220第三芯片 2230第三焊線2240、3240第二封裝膠體 3110第三封裝膠體3230第二凸塊具體實(shí)施方式
第一實(shí)施例圖2為本發(fā)明第一實(shí)施例的多芯片封裝結(jié)構(gòu)的剖面示意圖。請參考圖2，本實(shí)施例的多芯片封裝結(jié)構(gòu)20包括一第一承載器2110、一第一芯片2120、多個(gè)第一凸塊2130、一第二芯片2140、多條第一焊線2150、一封裝單元2200、多條第二焊線2160與一第一封裝膠體2170。其中，第一承載器2110具有一第一表面2110a以及一第二表面2110b，且第一芯片2120、第二芯片2140以及封裝單元2200配置第一承載器2110的第一表面2110a上。此外，在本實(shí)施例中，第一承載器2110為封裝基板，然而第一承載器2110也可以是導(dǎo)線架或其它型態(tài)的承載器。
第一芯片2120具有一主動表面2120a以及一背面2120b，而第一凸塊2130配置于第一芯片2120的主動表面2120a與第一承載器2110之間，其中第一芯片2120通過第一凸塊2130與第一承載器2110電性連接。即，第一芯片2120以芯片倒裝焊封裝(flip chip)方式與第一承載器2110電性連接。此外，第二芯片2140配置于第一芯片2120的背面2120b上，而第一焊線2150連接第二芯片2140與第一承載器2110。
封裝單元2200配置于第一芯片2120上方，而第二焊線2160連接封裝單元2200與第一承載器2110之間。此外，第一封裝膠體2170配置于第一承載器2110上，以包覆第一芯片2120、第二芯片2140、封裝單元2200的部分區(qū)域、第一凸塊2130、第一焊線2150以及第二焊線2160。在本實(shí)施例中，第一封裝膠體2170完全包覆封裝單元2200，然而第一封裝膠體2170也可以暴露出封裝單元2200的部分區(qū)域。另外，在第一芯片2120與第一承載器2110之間也可以配置一底膠(underfill)，而第一封裝膠體2170也包覆此底膠。
承上所述，封裝單元2200可以是引線焊接封裝體、芯片倒裝焊封裝封裝體或是其它型態(tài)的封裝體。在本實(shí)施例中，封裝單元2200為引線焊接封裝體，而封裝單元2200包括一第二承載器2210、一第三芯片2220、多條第三焊線2230與一第二封裝膠體2240，其中第二承載器2210可以是封裝基板、導(dǎo)線架或其它類型的承載器。此外，第三芯片2220配置于第二承載器2210上，且第三焊線2230連接于第二承載器2210與第三芯片2220之間。另外，第二封裝膠體2240配置于第二承載器2210上，以包覆第三芯片2220以及第三焊線2230。
值得注意的是，為了避免封裝單元2200壓迫到這些第一焊線2150，多芯片封裝結(jié)構(gòu)20還包括一間隔物2180，其配置于封裝單元2200與第一芯片2120之間，而間隔物2180可以是絕緣厚膜或擬芯片，其中絕緣厚膜的材質(zhì)可以是環(huán)氧樹脂或是其它絕緣材料。此外，在間隔物2180與第一芯片2120之間，以及在間隔物2180與封裝單元2200之間也可以配置一黏著層，以固定封裝單元2200。
為了使得第一承載器2110能夠電性連接至外界(例如是電路板)，多芯片封裝結(jié)構(gòu)20還包括多個(gè)焊球2190，其配置于第一承載器2110的第二表面2110b上，其中焊球2190通過第一承載器2110與第一芯片2120、第二芯片2140以及封裝單元2200電性連接。然而，焊球2190也可以變更成針腳(pin)或是其它類型的電性接點(diǎn)。相對于現(xiàn)有技術(shù)，本發(fā)明能夠容置更多的芯片，并減少所需的焊線數(shù)量。即，本發(fā)明能夠縮短形成焊線所需的時(shí)間，并增加電性接點(diǎn)數(shù)。
第二實(shí)施例圖3為本發(fā)明第二實(shí)施例的多芯片封裝結(jié)構(gòu)的剖面示意圖。請參考圖2，本實(shí)施例與上述實(shí)施例相似，其不同之處在于本實(shí)施例的多芯片封裝結(jié)構(gòu)30還包括一第三封裝膠體3110，其包覆第二芯片2140、第一焊線2150、第一芯片2120的部分區(qū)域以及第一承載器2110的部分區(qū)域。即，第三封裝膠體3110用以保護(hù)這些第一焊線2150。此外，上述實(shí)施例的封裝單元2200為引線焊接封裝體，而本實(shí)施例的封裝單元3200為芯片倒裝焊封裝封裝體。
更詳細(xì)而言，封裝單元3200包括一第二承載器3210、一第三芯片3220、多個(gè)第二凸塊3230與一第二封裝膠體3240，其中第二承載器3210可以是封裝基板或是導(dǎo)線架，而第三芯片3220配置于第二承載器3210上。此外，第二凸塊3230配置于第三芯片3220與第二承載器3210之間，且第三芯片3220通過第二凸塊3230與第二承載器3210電性連接。另外，第二封裝膠體3240配置于第二承載器3210上，以包覆第三芯片3220以及第二凸塊3230。
然而，在第二承載器3210與第三芯片3220之間也可以配置一底膠，以包覆第二凸塊3230，且底膠與第二封裝膠體3240可以同時(shí)配置或個(gè)別配置。此外，在第二封裝膠體3240與第三封裝膠體3110之間也可以配置一黏著層，以固定封裝單元3200。另外，為了使得封裝單元3200能夠穩(wěn)定地配置于第一承載器2110上方，在第一芯片2120上也可配置多個(gè)第二芯片2140與第三封裝膠體3110。再者，在本實(shí)施例中，第一封裝膠體2170完全包覆封裝單元3200，然而第一封裝膠體2170也可以暴露出封裝單元3200的部分區(qū)域。
當(dāng)然，本發(fā)明還可有其它多種實(shí)施例，在不背離本發(fā)明精神及其實(shí)質(zhì)的情況下，熟悉本領(lǐng)域的技術(shù)人員當(dāng)可根據(jù)本發(fā)明作出各種相應(yīng)的改變和變形，但這些相應(yīng)的改變和變形都應(yīng)屬于本發(fā)明所附的權(quán)利要求的保護(hù)范圍。
權(quán)利要求
1.一種多芯片封裝結(jié)構(gòu)，其特征在于，包括一第一承載器；一第一芯片，具有一主動表面以及一背面；多個(gè)第一凸塊，配置于所述第一芯片的所述主動表面與所述第一承載器之間，其中所述第一芯片通過所述多個(gè)第一凸塊與所述第一承載器電性連接；一第二芯片，配置于所述第一芯片的所述背面上；多條第一焊線，連接所述第二芯片與所述第一承載器；一封裝單元，配置于所述第一芯片上方；一間隔物，配置于所述封裝單元與所述第一芯片之間；多條第二焊線，連接所述封裝單元與所述第一承載器；以及一第一封裝膠體，配置于所述第一承載器上，以包覆所述第一芯片、所述第二芯片、所述封裝單元的部分區(qū)域、所述多個(gè)第一凸塊、所述間隔物、所述多條第一焊線以及所述多條第二焊線。
2.根據(jù)權(quán)利要求1所述的多芯片封裝結(jié)構(gòu)，其特征在于，所述封裝單元進(jìn)一步包括一第二承載器；一第三芯片，配置于所述第二承載器上；多條第三焊線，連接于所述第二承載器與所述第三芯片之間；以及一第二封裝膠體，配置于所述第二承載器上，以包覆所述第三芯片以及所述多條第三焊線。
3.根據(jù)權(quán)利要求1所述的多芯片封裝結(jié)構(gòu)，其特征在于，所述封裝單元進(jìn)一步包括一第二承載器；一第三芯片，配置于所述第二承載器上；多個(gè)第二凸塊，配置于所述第三芯片與所述第二承載器之間，其中所述第三芯片通過所述多個(gè)第二凸塊與所述第二承載器電性連接；以及一第二封裝膠體，配置于所述第二承載器上，以包覆所述第三芯片以及所述多個(gè)第二凸塊。
4.根據(jù)權(quán)利要求1所述的多芯片封裝結(jié)構(gòu)，其特征在于，所述第一封裝膠體將所述封裝單元的部分區(qū)域暴露。
5.根據(jù)權(quán)利要求1所述的多芯片封裝結(jié)構(gòu)，其特征在于，所述間隔物包括絕緣厚膜或擬芯片。
6.根據(jù)權(quán)利要求1所述的多芯片封裝結(jié)構(gòu)，其特征在于，還包括一第三封裝膠體，用以包覆所述第二芯片、所述多條第一焊線、所述第一芯片的部分區(qū)域以及所述第一承載器的部分區(qū)域。
7.根據(jù)權(quán)利要求1所述的多芯片封裝結(jié)構(gòu)，其特征在于，所述第一承載器具有一第一表面以及一第二表面，且所述第一芯片、所述第二芯片以及所述封裝單元配置于所述第一承載器的所述第一表面上。
8.根據(jù)權(quán)利要求7所述的多芯片封裝結(jié)構(gòu)，其特征在于，還包括多個(gè)焊球，配置于所述第一承載器的所述第二表面上，其中所述多個(gè)焊球通過所述第一承載器與所述第一芯片、所述第二芯片以及所述封裝單元電性連接。
全文摘要
一種多芯片封裝結(jié)構(gòu)，其包括承載器、第一芯片、多個(gè)凸塊、第二芯片、多條第一焊線、封裝單元、間隔物、多條第二焊線與封裝膠體。第一芯片具有主動表面與背面，而凸塊配置于第一芯片的主動表面與承載器之間，其中第一芯片通過凸塊與承載器電性連接。第二芯片配置于第一芯片的背面上，而第一焊線連接第二芯片與承載器。封裝單元配置于第一芯片上方，而間隔物配置于封裝單元與第一芯片之間，且第二焊線連接封裝單元與承載器。封裝膠體配置于承載器上，以包覆第一芯片、第二芯片、封裝單元的部分區(qū)域、凸塊、間隔物、第一焊線與第二焊線。
文檔編號H01L23/488GK1992258SQ20051013742
公開日2007年7月4日 申請日期2005年12月30日 優(yōu)先權(quán)日2005年12月30日
發(fā)明者李政穎, 鐘智明, 黃文彬 申請人:日月光半導(dǎo)體制造股份有限公司