專利名稱：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件，特別涉及一種輸出電路和控制該輸出電路的控制電路設(shè)在同一個(gè)襯底上的半導(dǎo)體器件。
背景技術(shù)：
在用驅(qū)動(dòng)電路(功率晶體管)驅(qū)動(dòng)馬達(dá)、線圈等感應(yīng)性負(fù)載開、關(guān)的情況下，感應(yīng)性負(fù)載開、關(guān)的驅(qū)動(dòng)電流的方向剛剛切換后，會(huì)出現(xiàn)驅(qū)動(dòng)電路的輸出端子的電位由于反電動(dòng)勢的產(chǎn)生而比接地電位低的現(xiàn)象。若包括這樣的驅(qū)動(dòng)電路的半導(dǎo)體器件的輸出端子的電位比接地電位低，半導(dǎo)體器件內(nèi)的寄生晶體管便開始工作。寄生晶體管，并不是作為本來的能動(dòng)電路元件形成的晶體管，是當(dāng)在半導(dǎo)體器件內(nèi)和一個(gè)半導(dǎo)體區(qū)域相鄰著存在別的半導(dǎo)體區(qū)域的情況下，無意識地形成的晶體管。例如，若在P型半導(dǎo)體襯底上N型區(qū)域在兩個(gè)地方相鄰，則會(huì)形成寄生NPN晶體管。此時(shí)，若一個(gè)N型區(qū)域的電位成為負(fù)，寄生NPN晶體管導(dǎo)通，另一個(gè)N型區(qū)域就成為寄生NPN晶體管的集電極，就會(huì)有寄生電流流動(dòng)。
寄生晶體管這樣一開始工作，異常的電流便在半導(dǎo)體襯底內(nèi)本來的電路電流路徑以外的地方流動(dòng)，在半導(dǎo)體器件內(nèi)集成化的驅(qū)動(dòng)電路有時(shí)就會(huì)誤動(dòng)作。
例如專利文獻(xiàn)1中公開有用以解決由上述寄生晶體管引起的問題的技術(shù)。參考圖9、圖10對該專利文獻(xiàn)1中的技術(shù)加以說明。
圖10是顯示專利文獻(xiàn)1中的半導(dǎo)體器件的概略俯視結(jié)構(gòu)的圖。在圖10所示的半導(dǎo)體芯片201的表面上，有形成有功率晶體管的大信號部202、形成有控制功率晶體管的控制電路的小信號部203、設(shè)在該大信號部202和小信號部203之間的虛設(shè)小島204。外部電源Vcc連接在虛設(shè)小島204上。
圖9是示意地顯示圖10所示的半導(dǎo)體器件的主要部分的剖面的結(jié)構(gòu)圖。該半導(dǎo)體器件是雙極型半導(dǎo)體器件，是這樣得到的，即在p型半導(dǎo)體襯底206上形成n型外延層205，用P+型隔離區(qū)域207將該外延層205隔離開形成多個(gè)小島，將各元件做到小島內(nèi)。208是n+型埋入層。假定功率晶體管，是以小島為集電極、讓p型基極區(qū)域213和n+型發(fā)射極區(qū)域214在其表面上二重?cái)U(kuò)散而形成的NPN型晶體管。而且，形成有從外延區(qū)域205的表面到達(dá)n+型埋入層208的n+型區(qū)域209a。該n+型區(qū)域209a連接在輸出端子(OUT)上。
圖9中還示出了在半導(dǎo)體芯片201內(nèi)產(chǎn)生的寄生晶體管Q。寄生晶體管Q，是一以已形成有功率晶體管的小島(集電極)為發(fā)射極、以半導(dǎo)體襯底206為基極、以虛設(shè)小島204中之n+型區(qū)域209b為集電極工作的橫向晶體管。
下面參考圖9來說明專利文獻(xiàn)1中所示的半導(dǎo)體器件的誤動(dòng)作。若由功率晶體管驅(qū)動(dòng)馬達(dá)等感應(yīng)性負(fù)載的開、關(guān)，會(huì)產(chǎn)生停止將電流從輸出端子(OUT)供到感應(yīng)性負(fù)載的狀態(tài)。即使這樣切斷電流的供給，電流也會(huì)借助感應(yīng)性負(fù)載的特性在感應(yīng)性負(fù)載中繼續(xù)流動(dòng)。在停止供給電流之后，電流也會(huì)由于該特性而按照半導(dǎo)體襯底206→功率晶體管的集電極→感應(yīng)性負(fù)載這樣的路徑在流動(dòng)。此時(shí)，輸出端子(OUT)的電位成為接地電位以下的負(fù)電位，半導(dǎo)體襯底206和功率晶體管的集電極成為正向偏壓。于是，正向二極管電壓加到寄生晶體管Q的基極、發(fā)射極間，寄生晶體管Q成為導(dǎo)通狀態(tài)。
可以認(rèn)為該寄生晶體管Q是由兩個(gè)晶體管組合而成。也就是說，以功率晶體管的小島(集電極)作為共用的發(fā)射極、以半導(dǎo)體襯底206為共用的基極的兩個(gè)寄生晶體管組合而成，還可以認(rèn)為集電極分別是虛設(shè)小島204中的n+型區(qū)域209b和控制電路一側(cè)的外延層205。
因?yàn)橥獠侩娫碫cc連接在虛設(shè)小島204上，所以寄生晶體管Q的大部分集電極電流從外部電源Vcc通過虛設(shè)小島204供來(i1)。寄生集電極電流i1這樣從外部電源Vcc供來以后，便能夠使以控制電路為集電極的寄生晶體管Q的寄生集電極電流i2減小，從而能夠抑制控制電路的誤動(dòng)作。在該專利文獻(xiàn)1的技術(shù)中，和不設(shè)虛設(shè)小島24的情況相比，能夠讓控制電路受到影響的寄生集電極電流i2減少到1/10到1/20。
另一方面，僅靠上述寄生防止方法不能使寄生電流足夠小，即使在功率晶體管的布置方法上下工夫，也要采用抑制寄生電流的方法。該方法就是，寄生晶體管不工作的電源一側(cè)功率晶體管布置到內(nèi)部電源2和接地一側(cè)功率晶體管之間，減小寄生晶體管的電流放大率hFE(參考專利文獻(xiàn)1)。
《專利文獻(xiàn)1》特開平7-135299號公報(bào)發(fā)明內(nèi)容然而，近年來，為了謀求電子設(shè)備的低功耗化，將小信號部203的控制電路中的電路工作電流設(shè)定得較小的電路設(shè)計(jì)在許多方面得到應(yīng)用，控制電路也由此而容易受到寄生電流的影響。因此，需要進(jìn)一步降低寄生電流的電流大小，上述現(xiàn)有技術(shù)中的寄生電流對策所帶來的寄生電流減小效果就不夠了。于是便有了進(jìn)一步減小寄生電流的必要性。
因?yàn)閚型虛設(shè)小島204連接在外部電源Vcc上，所以寄生晶體管Q的寄生集電極電流作為半導(dǎo)體器件的消耗電流(電源電流)相加，而使消耗電流增大，成為謀求半導(dǎo)體器件的低功耗化的障礙。
本發(fā)明正是為解決上述問題而開發(fā)出來的。其目的在于提供一種即使在輸出端子感應(yīng)出負(fù)電位，也阻礙使控制電路誤動(dòng)作的寄生晶體管導(dǎo)通的半導(dǎo)體器件。
本發(fā)明的種半導(dǎo)體器件，包括半導(dǎo)體襯底、形成在所述半導(dǎo)體襯底上的輸出電路、以及形成在所述半導(dǎo)體襯底上且控制所述輸出電路的控制電路。所述輸出電路，至少具有一組構(gòu)成推挽電路的接地一側(cè)晶體管和電源一側(cè)晶體管；在所述半導(dǎo)體襯底上，夾著所述接地一側(cè)晶體管，形成有導(dǎo)電型與該半導(dǎo)體襯底的不同的第一和第二虛設(shè)區(qū)域；所述第一虛設(shè)區(qū)域，位于所述接地一側(cè)晶體管和所述控制電路之間；所述第二虛設(shè)區(qū)域，電連接在所述接地一側(cè)晶體管和所述第一虛設(shè)區(qū)域之間的所述半導(dǎo)體襯底上。推挽電路中含有被稱為所謂的圖騰柱(totem pole)的電路。另外，最好是用形成在半導(dǎo)體襯底上的布線將第二虛設(shè)區(qū)域電連接到接地一側(cè)晶體管和第一虛設(shè)區(qū)域之間的半導(dǎo)體襯底上。
所述半導(dǎo)體襯底中位于所述第二虛設(shè)區(qū)域和接地一側(cè)晶體管之間的部分接地。
最好是，所述半導(dǎo)體襯底中位于所述第二虛設(shè)區(qū)域和接地一側(cè)晶體管之間且接地的部分，雜質(zhì)濃度比該半導(dǎo)體襯底的其它部分高。
最好是，所述半導(dǎo)體襯底中位于所述接地一側(cè)晶體管和所述第一虛設(shè)區(qū)域之間的部分未接地。
最好是，所述輸出電路，位于所述控制電路和所述半導(dǎo)體襯底的端面之間；所述接地一側(cè)晶體管和所述電源一側(cè)晶體管沿著所述半導(dǎo)體襯底的所述端面排列成一行。
最好是，所述半導(dǎo)體襯底是矩形，存在多個(gè)由所述接地一側(cè)晶體管和所述電源一側(cè)晶體管組成的組，該接地一側(cè)晶體管和電源一側(cè)晶體管都是沿著所述半導(dǎo)體襯底的一邊布置成一行。
最好是，所述輸出電路在所述半導(dǎo)體襯底上形成為近似矩形；所述控制電路形成在在所述輸出電路的兩條邊上相鄰的L字形；所述控制電路與所述輸出電路相鄰的兩條邊中一條邊與所述電源一側(cè)晶體管相鄰，所述接地一側(cè)晶體管和所述電源一側(cè)晶體管沿著另一條邊排成一行。
在某一個(gè)實(shí)施例中，在所述控制電路的與所述輸出電路相鄰的區(qū)域，或僅布置電阻元件、或僅布置電容元件、或僅布置電阻元件和電容元件，使該區(qū)域的電位和電源電位或者接地電位相同。
—發(fā)明的效果—根據(jù)本發(fā)明的半導(dǎo)體器件，在形成有接地一側(cè)晶體管的區(qū)域受感應(yīng)性負(fù)荷的影響而成為負(fù)電位的情況下，以布置在接地一側(cè)晶體管附近的第二虛設(shè)區(qū)域?yàn)榧姌O的寄生晶體管導(dǎo)通，控制電路一側(cè)的寄生晶體管難以導(dǎo)通，而使該寄生晶體管的集電極電流減少，故能夠防止控制電路誤動(dòng)作。通過將接地一側(cè)晶體管和電源一側(cè)晶體管都布置在半導(dǎo)體襯底的端面，便能縮短將該半導(dǎo)體襯底上的焊接墊和引腳之間連接起來的線長，從而能夠使半導(dǎo)體器件的封裝體薄型化。


圖1是第一個(gè)實(shí)施例所涉及的半導(dǎo)體器件的示意剖面圖。
圖2是第一個(gè)實(shí)施例所涉及的半導(dǎo)體器件的示意俯視圖。
圖3是用以說明圖1所示的半導(dǎo)體器件的寄生晶體管的示意剖面圖。
圖4是第二個(gè)實(shí)施例所涉及的半導(dǎo)體器件的示意剖面圖。
圖5是用以說明第二個(gè)實(shí)施例所涉及的半導(dǎo)體器件的寄生晶體管的示意剖面圖。
圖6是第三個(gè)實(shí)施例所涉及的半導(dǎo)體器件的示意剖面圖。
圖7是比較例所涉及的功率晶體管的布置和焊線的關(guān)系圖。
圖8是普通的三相馬達(dá)用驅(qū)動(dòng)電路的電路結(jié)構(gòu)圖。
圖9是現(xiàn)有半導(dǎo)體器件的剖面圖。
圖10是現(xiàn)有半導(dǎo)體器件的俯視圖。
圖11是現(xiàn)有的又一半導(dǎo)體器件的俯視圖。
具體實(shí)施例方式
下面，參考

本發(fā)明的實(shí)施例。補(bǔ)充說明一下，為便于說明，用同一個(gè)參考符號表示實(shí)質(zhì)上具有相同功能的構(gòu)成要素。
(第一個(gè)實(shí)施例)圖1示意地顯示出第一個(gè)實(shí)施例所涉及的半導(dǎo)體器件的主要部分的剖面結(jié)構(gòu)。圖3是用以說明寄生晶體管的示意剖面圖。圖2是顯示該實(shí)施例的半導(dǎo)體器件的概略俯視結(jié)構(gòu)的圖。補(bǔ)充說明一下，雖然圖1、圖3是剖面圖，但為便于說明而省略了陰影線，后述的圖4、圖5也一樣。
該實(shí)施例的半導(dǎo)體器件，在已摻雜有P型雜質(zhì)的半導(dǎo)體襯底3中形成有要形成功率晶體管(輸出電路)的小島(以下稱其為功率晶體管區(qū)域)1、要形成控制電路的小島(以下稱其為控制電路區(qū)域)2、第一虛設(shè)區(qū)域4以及第二虛設(shè)區(qū)域6。補(bǔ)充說明一下，在控制電路區(qū)域2中形成有很多晶體管、電阻、電容元件等，即使說該區(qū)域2本身是控制電路也無妨。由已導(dǎo)入有低濃度的N型雜質(zhì)的外延層形成功率晶體管區(qū)域1；由已導(dǎo)入N型雜質(zhì)的半導(dǎo)體層形成控制電路區(qū)域2；由已導(dǎo)入N型雜質(zhì)的半導(dǎo)體層形成第一虛設(shè)區(qū)域4；第二虛設(shè)區(qū)域6也是由已導(dǎo)入N型雜質(zhì)的半導(dǎo)體層形成。在第二虛設(shè)區(qū)域6、功率晶體管區(qū)域1和第一虛設(shè)區(qū)域4各自的底部，設(shè)了已導(dǎo)入高濃度N型雜質(zhì)的埋入層14a、14b、14c。
該實(shí)施例的功率晶體管包括構(gòu)成推挽電路的一組接地一側(cè)晶體管和電源一側(cè)晶體管。圖1所示的晶體管11(由虛線包圍的部分)是一組晶體管中的接地一側(cè)晶體管。夾著已形成接地一側(cè)晶體管11的功率晶體管區(qū)域1形成有第一和第二虛設(shè)區(qū)域4、6。
因?yàn)樾枰β示w管具有一個(gè)讓很大的驅(qū)動(dòng)電流流動(dòng)的功能，所以有必要增大半導(dǎo)體襯底3表面的功率晶體管區(qū)域1的面積。另外，功率晶體管區(qū)域1即外延層，相當(dāng)于功率晶體管11的集電極，且連接在通常形成在該區(qū)域內(nèi)的輸出用焊墊53上。補(bǔ)充說明一下，在該實(shí)施例中，為了使到集電極為止的電流路徑的電阻值下降，設(shè)置了高濃度的N型導(dǎo)電路20。
防止控制電路的誤動(dòng)作的第一虛設(shè)區(qū)域4，形成在控制電路區(qū)域2和形成有接地一側(cè)晶體管11的功率晶體管區(qū)域1之間，連接在電源用焊墊54上。圖2中用虛線表示的很多小四角形，表示虛設(shè)區(qū)域4、6、半導(dǎo)體襯底3的一部分等與金屬布線之間的接觸窗。
圖1所示的功率晶體管11是一縱向結(jié)構(gòu)的NPN型雙極型晶體管，該縱向結(jié)構(gòu)，以形成在功率晶體管區(qū)域1內(nèi)的P型基極擴(kuò)散層18、形成在該基極擴(kuò)散層18內(nèi)的N型發(fā)射極擴(kuò)散層19、以N型功率晶體管區(qū)域1為集電極。在發(fā)射擴(kuò)散層19的正下方的縱向上起晶體管的作用。N型埋入層14b和N型導(dǎo)電路20是為了降低到集電極的電流徑路的電阻值而設(shè)。發(fā)射極擴(kuò)散層19連接在接地用焊墊52上；N型導(dǎo)電路20和功率晶體管區(qū)域1通過集電極連接在輸出用焊墊53上；基極擴(kuò)散層18連接在控制電路的輸出(未示)上。輸出用焊墊53連接在設(shè)在半導(dǎo)體器件外的線圈等感應(yīng)性負(fù)載51上。由控制電路控制的功率晶體管11驅(qū)動(dòng)感應(yīng)性負(fù)載51開、關(guān)。
第二虛設(shè)區(qū)域6中的N型埋入?yún)^(qū)14a和N型擴(kuò)散區(qū)13a、第一虛設(shè)區(qū)域4中的N型埋入?yún)^(qū)14c和N型擴(kuò)散區(qū)13b，是為了減小虛設(shè)區(qū)域4、6內(nèi)的電阻成份而設(shè)的。
在該實(shí)施例中，第二虛設(shè)區(qū)域6設(shè)在由半導(dǎo)體襯底3構(gòu)成的芯片端面5和功率晶體管區(qū)域1之間，同時(shí)第二虛設(shè)區(qū)域6通過金屬布線7和位于功率晶體管區(qū)域1和第一虛設(shè)區(qū)域4之間的半導(dǎo)體襯底3的部分9相連接。而且，在第二虛設(shè)區(qū)域6和功率晶體管區(qū)域1之間的半導(dǎo)體襯底3上形成有P型擴(kuò)散區(qū)12，該P(yáng)型擴(kuò)散層12通過金屬布線8連接在接地用焊墊52上。補(bǔ)充說明一下，半導(dǎo)體襯底3中第一虛設(shè)區(qū)域4附近的部分未接地。
接著，參考顯示寄生晶體管的圖3，說明該實(shí)施例的半導(dǎo)體器件的動(dòng)作。
可以認(rèn)為在該結(jié)構(gòu)的情況下，存在2個(gè)以功率晶體管用功率晶體管區(qū)域1為發(fā)射極的寄生晶體管。其中之一，是一個(gè)以功率晶體管區(qū)域1為發(fā)射極、以半導(dǎo)體襯底3為基極、以第一虛設(shè)區(qū)域4為集電極的第一寄生晶體管15。另一個(gè)，是一個(gè)以功率晶體管區(qū)1為發(fā)射極、以半導(dǎo)體襯底3為基極、以第二虛設(shè)區(qū)域6為集電極的第二寄生晶體管16。
若停止將電流供向感應(yīng)性負(fù)載51，則輸出用焊墊53的電位會(huì)由于感應(yīng)性負(fù)載51的特性而變?yōu)榻拥仉娢?襯底電位)以下，也就是變?yōu)樨?fù)電位。正向電壓加在第一寄生晶體管15和第二寄生晶體管16的基極、發(fā)射極之間，第一寄生晶體管15和第二寄生晶體管16便要開始導(dǎo)通。
第二寄生晶體管16導(dǎo)通后，其基極電流就從連接有接地用焊墊52的P型擴(kuò)散層12供來。第二寄生晶體管16的集電極電流要從第二虛設(shè)區(qū)域6流動(dòng)，但因?yàn)榈诙撛O(shè)區(qū)域6本身沒有電流供給能力，故結(jié)果是集電極電流沿著第二虛設(shè)區(qū)域6的連接地即接地用焊墊52→P型擴(kuò)散層12→半導(dǎo)體襯底3(襯底電阻17)→金屬布線7→第二虛設(shè)區(qū)域6(N型擴(kuò)散區(qū)13a)這樣的路徑供來。半導(dǎo)體襯底3具有固有的寄生電阻成份，這里假定其為襯底電阻17加以說明。另一方面，此時(shí)，襯底電阻17由于第二寄生晶體管16的集電極電流流過而出現(xiàn)壓降，半導(dǎo)體襯底3中第一虛設(shè)區(qū)域4附近的部分9的電位(襯底電位)下降到負(fù)電位一側(cè)。于是，第一寄生晶體管15的基極、發(fā)射極間電壓就變得比第二寄生晶體管16的基極、發(fā)射極間電壓小，第一寄生晶體管15便難以導(dǎo)通。
到目前為止，若在沒有第二寄生晶體管16的情況下，第一寄生晶體管15導(dǎo)通，集電極電流30就會(huì)在控制電路區(qū)域2和第一寄生晶體管15之間流動(dòng)，控制電路誤動(dòng)作而成為很大的問題。另一方面，在該實(shí)施例中，若第二寄生晶體管16導(dǎo)通，則為了讓第一寄生晶體管15的基極電位(襯底電位)下降，第一寄生晶體管15便難以導(dǎo)通。結(jié)果是，控制電路區(qū)域2和靠控制電路區(qū)域2的輸出信號工作的功率晶體管11便難以誤動(dòng)作，就不會(huì)成什么問題了。
為了在這樣的工作原理下最大限度地發(fā)揮出半導(dǎo)體器件的抑制第一寄生晶體管15的作用的效果，最好是，象在該實(shí)施例所進(jìn)行的那樣，在位于第二虛設(shè)區(qū)域6和接地一側(cè)晶體管11的功率晶體管區(qū)域1之間的半導(dǎo)體襯底3中形成由導(dǎo)電型(P型)和高濃度的半導(dǎo)體襯底一樣的雜質(zhì)形成的擴(kuò)散層12，盡可能地減小該處的襯底電阻。這樣一來，便能夠使以第二虛設(shè)區(qū)域6為集電極的寄生晶體管16的基極的阻抗減小，寄生晶體管16從而容易導(dǎo)通。
另一方面，最好是，通過在位于第一虛設(shè)區(qū)域4和接地一側(cè)晶體管11的功率晶體管區(qū)域1之間的半導(dǎo)體襯底3的部分9不形成擴(kuò)散層，以使這一部分9的襯底電阻值不下降，顯示出較高的電阻值。進(jìn)一步講，最好是，在附近的半導(dǎo)體襯底3，不與接地用焊墊52連接。也就是說，不接地。為什么要這樣做呢，因?yàn)槿舻诙纳w管16的集電極電流流過半導(dǎo)體襯底3，就會(huì)由于半導(dǎo)體襯底3的襯底電阻17而產(chǎn)生壓降，半導(dǎo)體襯底3中第一虛設(shè)區(qū)域4附近的部分9的電位(襯底電位)就會(huì)下降到負(fù)電位一側(cè)，第一寄生晶體管15的基極、發(fā)射極間電壓就比第二寄生晶體管16的基極、發(fā)射極間電壓小，第一寄生晶體管15就難以導(dǎo)通了。
在該實(shí)施例中，以第二虛設(shè)區(qū)域6為集電極的第二寄生晶體管16的集電極電流和襯底電阻的積求得的壓降變大，從而能夠使第一虛設(shè)區(qū)域4附近的半導(dǎo)體襯底3的部分9的襯底電位成為更大的負(fù)電位，能夠使以第一虛設(shè)區(qū)域4為集電極的第一寄生晶體管15的集電極電流(寄生電流)更小。該實(shí)施例所涉及的半導(dǎo)體器件，能夠利用將光刻工序、雜質(zhì)導(dǎo)入、熱處理、熱氧化等組合起來的公知半導(dǎo)體器件的制造方法制造出來。
下面，定量地驗(yàn)證該實(shí)施例中的寄生電流的下降效果。
利用普通的制造工序在半導(dǎo)體器件內(nèi)將輸出電流為1安培級的功率晶體管集成化的情況下，在該功率晶體管的正下方的半導(dǎo)體襯底3的襯底電阻的值為10歐姆左右。這里，假設(shè)襯底電阻成份17的電阻值R17為10歐姆，假定輸出電流為1安培時(shí)的第二寄生晶體管16的集電極電流Ic16為20毫安。于是，在襯底電阻17的壓降就由R17×Ic16求出，功率晶體管區(qū)域1和第一虛設(shè)區(qū)域4之間的襯底電位(第一寄生晶體管15的基極電位)相對接地用焊墊52的接地電位而言成為-200mV。也就是說，與將第一寄生晶體管15的基極接地時(shí)相比，第一寄生晶體管15的基極、發(fā)射極間電壓Vbe低了200mV。
晶體管的集電極電流的電流值，視基極、發(fā)射極間電壓Vbe大小的指數(shù)函數(shù)而不同，已知可由下式(1)來表示。
Ic＝Isexp(Vbe·q/kT) …(1)補(bǔ)充說明一下，Is是晶體管的飽和電流，q是電子的電荷量，k是玻爾茲曼常數(shù)，T是絕對溫度，室溫時(shí)的q/kT約為26mV。
在以上式(1)為基礎(chǔ)，假設(shè)基極、發(fā)射極間電壓Vbe為Vbe1時(shí)的集電極電流為Ic1，比Vbe1低的Vbe2時(shí)的集電極電流為Ic2的情況下，求電流比Ic2/Ic1，則成為下式(2)。
Ic2/Ic1＝exp((Vbe2-Vbe1)q/kT)…(2)因?yàn)槭覝貢r(shí)上式中的q/kT約為26mV，所以將它帶到式(2)以后，由于基極—發(fā)射極電壓Vbe下降了200mV，所以第一寄生晶體管15的集電極電流Ic就約下降到1/2000。
在將第一寄生晶體管15的基極接地的情況下，若功率晶體管區(qū)域1的電位成為負(fù)電位，則該電位就原樣加到第一寄生晶體管15的基極、發(fā)射極間電壓上，故第一寄生晶體管15的集電極電流成為Ic1＝20mA。但是，在本發(fā)明中，因?yàn)橄喈?dāng)于第一寄生晶體管15的基極的控制電路區(qū)域2一側(cè)的襯底電位由于第二寄生晶體管16的導(dǎo)通而下降，故能夠使第一寄生晶體管15的集電極電流Ic2成為10微安，Ic2＝10μA，成千地減小。與專利文獻(xiàn)1中所記載的現(xiàn)有技術(shù)相比，能夠?qū)⒌谝患纳w管15的集電極電流成百地減小。
這樣一來，在本發(fā)明中，因?yàn)槟軌驑O大地減小第一寄生晶體管15的集電極電流的絕對值，故能夠進(jìn)一步地減小第一寄生晶體管15對控制電路的影響程度，提高在半導(dǎo)體器件內(nèi)已集成化了的驅(qū)動(dòng)電路的工作可靠性。換句話說，能夠使控制電路幾乎沒有誤動(dòng)作。而且，象上述現(xiàn)有技術(shù)一樣，在該實(shí)施例中，因?yàn)闊o需將第一虛設(shè)區(qū)域4連接到電源用焊墊54上，故可將第一虛設(shè)區(qū)域4連接到接地用焊墊52上。這時(shí)，無需從外部電源提供進(jìn)行防止寄生動(dòng)作時(shí)的電路電流，和現(xiàn)有技術(shù)相比，也就能使半導(dǎo)體器件的消耗電流(電源電流)下降。使消耗電流下降的效果，開、關(guān)驅(qū)動(dòng)的重復(fù)周期越高，效果就越大，在用大于等于100KHz的頻率進(jìn)行開、關(guān)驅(qū)動(dòng)的情況下，其效果更加顯著。
補(bǔ)充說明一下，在該實(shí)施例中，說明的是設(shè)置第一虛設(shè)區(qū)域4和第二虛設(shè)區(qū)域6這兩個(gè)區(qū)域的最好的事例，但去掉第一虛設(shè)區(qū)域4，鄰接著功率晶體管區(qū)域1僅設(shè)控制用第二虛設(shè)區(qū)域6也無妨(假定其為實(shí)施例1B)。此時(shí)，控制電路區(qū)域2成為第一寄生晶體管15的集電極，但因?yàn)榧姌O電流極其微小，故雖然與設(shè)置第一虛設(shè)區(qū)域4和第二虛設(shè)區(qū)域6這兩個(gè)區(qū)域相比，寄生電流的削減效果惡化了，但和上述現(xiàn)有技術(shù)相比，具有明顯的效果。
控制電路中與功率晶體管組相鄰的區(qū)域80中或僅設(shè)置電阻元件、或僅設(shè)置電容元件、或僅設(shè)置電阻元件與電容元件，讓該區(qū)域的電位和電源或者接地電位相同，則控制電路中和功率晶體管組相鄰的區(qū)域便不形成晶體管，僅布置不受寄生晶體管影響的電阻元件、電容元件，故就等價(jià)地形成流入寄生晶體管的寄生電流的路徑。結(jié)果是，寄生電流不會(huì)流入控制電路內(nèi)的晶體管中，從而可以進(jìn)一步地抑制在控制電路中發(fā)生誤動(dòng)作。補(bǔ)充說明一下，最好是，形成在與控制電路中功率晶體管組相鄰的區(qū)域中的電阻元件、電容元件，是對控制電路的動(dòng)作不會(huì)做出任何貢獻(xiàn)的虛設(shè)元件。
(第二個(gè)實(shí)施例)下面，參考附圖，說明本發(fā)明的第二個(gè)實(shí)施例所涉及的半導(dǎo)體器件。
第二個(gè)實(shí)施例，是將功率MOS晶體管推挽連接的輸出電路的事例。
如圖4所示，芯片端面5和接地一側(cè)DMOS晶體管111之間布置N型第二虛設(shè)區(qū)域6。補(bǔ)充說明一下，因?yàn)樵搶?shí)施例和第一個(gè)實(shí)施例的不同之處，在于功率晶體管的結(jié)構(gòu)，其它部分大致一樣，故首先說明功率晶體管即接地DMOS晶體管111的結(jié)構(gòu)。
該接地DMOS晶體管111，在功率晶體管區(qū)域1的一部分表面上形成有P型主體擴(kuò)散層21，在該主體擴(kuò)散層21的表面形成有N型源極擴(kuò)散層22a、22b。跨越兩個(gè)源極擴(kuò)散層22a、22b在功率晶體管區(qū)域1的表面設(shè)置有源電極26。在離開主體擴(kuò)散層21的功率晶體管區(qū)域1的表面形成有N型漏電極接觸擴(kuò)散層23a、23b，在功率晶體管區(qū)域1的從源極擴(kuò)散層22a、22b到漏電極接觸擴(kuò)散層23a、23b的表面上形成有柵極絕緣膜(未示)和柵極24a、24b，在功率晶體管區(qū)域1的下層形成有N型埋入層14b。
接地DMOS晶體管111的功率晶體管區(qū)域1，起到接地DMOS晶體管111的漏電極的作用；功率晶體管區(qū)域1通過漏電極接觸擴(kuò)散層23a、23b上所設(shè)的漏電極25a、25b以及輸出用輸出用焊墊53連接在感應(yīng)性負(fù)載51上。
圖5是顯示寄生元件的圖。參考圖5，說明該實(shí)施例所涉及的半導(dǎo)體器件的工作情況。補(bǔ)充說明一下，第一和第二寄生晶體管15、16的構(gòu)造實(shí)質(zhì)上和第一個(gè)實(shí)施例一樣。
若停止向感應(yīng)性負(fù)載51提供電流，則輸出用焊墊53的電位就會(huì)由于感應(yīng)性負(fù)載51的特性而成為接地電位。因?yàn)橹黧w二極管(寄生二極管)61的陽極通過漏電極26連接在接地用焊墊52上，陰極通過漏電極25a、25b連接在輸出用焊墊53上，故若輸出用焊墊53的電位成為接地電位以下，則主體二極管61就接通，輸出用焊墊53的電位就被固定在接地二極管電壓上。
另一方面，因?yàn)榈诙纳w管16也是基極接地，所以產(chǎn)生基極、發(fā)射極間電壓而導(dǎo)通。導(dǎo)通以后，第二寄生晶體管16的集電極電流便通過金屬布線7，通過半導(dǎo)體襯底3的寄生電阻17，從接地用焊墊52供來。因?yàn)榇藭r(shí)功率晶體管區(qū)域1的電位成為負(fù)電位，以第二虛設(shè)區(qū)域6作集電極的第二寄生晶體管16導(dǎo)通，故功率晶體管區(qū)域1和第一虛設(shè)區(qū)域4之間的半導(dǎo)體襯底3的部分9的電位由于相當(dāng)于第二寄生晶體管16的集電極電流和襯底電阻17的積的壓降而成為負(fù)電位。于是，第一寄生晶體管15難以導(dǎo)通，能夠使第一寄生晶體管15的寄生集電極電流極大地減小，能夠使控制功率晶體管11的控制電路幾乎沒有誤動(dòng)作。實(shí)際效果的數(shù)值例，因?yàn)楹偷谝粋€(gè)實(shí)施例一樣而省略不提。使消耗電流減小的效果也和第一個(gè)實(shí)施例一樣。
補(bǔ)充說明一下，在該實(shí)施例中，說明的是以DMOS作功率晶體管之例，以雙極型晶體管、CMOS晶體管作功率晶體管也都能收到同樣的效果，也能同樣地實(shí)施。和第一個(gè)實(shí)施例一樣，最好是，在控制電路中與功率晶體管組相鄰的區(qū)域中有電阻元件或者電容元件。
(第三個(gè)實(shí)施例)
第三個(gè)實(shí)施例是有關(guān)半導(dǎo)體襯底中的各個(gè)元件、虛設(shè)區(qū)域等的平面布置的實(shí)施例。這里，在說明該實(shí)施例之前，先說明普通的三相馬達(dá)的驅(qū)動(dòng)電路和比較例。
圖8顯示普通的三相馬達(dá)的驅(qū)動(dòng)電路。三個(gè)電源一側(cè)功率晶體管10、10、10和三個(gè)接地一側(cè)功率晶體管11、11、11，分別成對地串聯(lián)在電源用端子54和接地用端子52之間。每一對電源一側(cè)功率晶體管10、10、10和接地一側(cè)功率晶體管11、11、11，分別對應(yīng)于三相馬達(dá)線圈(感應(yīng)性負(fù)載)51的各個(gè)相而設(shè)。而且，在電源一側(cè)功率晶體管10、10、10的發(fā)射極和三個(gè)接地一側(cè)功率晶體管11、11、11的集電極之間，連接著輸出端子53、53、53，每一個(gè)輸出端子53、53、53對應(yīng)于馬達(dá)線圈51的各相而連。各相的功率晶體管10、10、10和功率晶體管11、11、11連接在控制電路2上，接收來自控制電路2的控制信號驅(qū)動(dòng)馬達(dá)線圈51。補(bǔ)充說明一下，在該實(shí)施例中，以整個(gè)控制電路區(qū)域作控制電路2。
這樣的馬達(dá)驅(qū)動(dòng)電路整體被IC化，做在IC(半導(dǎo)體器件)內(nèi)的功率晶體管，因?yàn)橐鬟^很大的電流而需要很大的面積。因此，功率晶體管在半導(dǎo)體晶片內(nèi)所占的面積比例變大，功率晶體管的布置方法不同的話，便會(huì)出現(xiàn)問題。
例如，在對電流能力為1A的功率晶體管布線的情況下，即使該布線所具有的電阻是1歐姆那么小的值，1A的電流流過該布線，便會(huì)產(chǎn)生1V這樣大的不可忽視的大壓降。這樣的壓降使在半導(dǎo)體器件內(nèi)集成化的驅(qū)動(dòng)電路的電氣特性惡化，尤其是會(huì)成為電流能力下降的主要原因。因此，為確保在半導(dǎo)體器件內(nèi)集成化的驅(qū)動(dòng)電路的電流能力，必須考慮著使功率晶體管用金屬布線的布線電阻盡可能地小，在0.1歐姆以下最理想。因此，需要盡可能地加寬金屬布線的布線寬，盡可能地縮短布線長。緊挨著功率晶體管布置推挽輸出電路的接地用焊墊52和電源用焊墊54，在電源一側(cè)功率晶體管10和接地一側(cè)功率晶體管11之間布置上輸出用焊墊53。因?yàn)檫@樣布置能減小金屬布線的電阻值。
但是，在專利文獻(xiàn)1中公開了通過在功率晶體管202的布置上下工夫，來抑制寄生電流的方法，如圖11所示。具體而言，這一方法，是在半導(dǎo)體芯片201中，將寄生晶體管不動(dòng)作的電源一側(cè)功率晶體管210布置在控制電路203和接地一側(cè)功率晶體管211之間，減小寄生晶體管的電流放大率。
然而，在采用這樣的專利文獻(xiàn)1中所公開的晶體管的布置方式的情況下，會(huì)考慮到采用圖7中示意地顯示的元件、墊、布線的布置方式。稱圖7所示的形態(tài)成為比較形態(tài)。在該比較形態(tài)中，沿著半導(dǎo)體襯底3的一條邊統(tǒng)一布置三對功率晶體管310a、310b、310c和311a、311b、311c，這里是圖7的下邊?？刂齐娐?主要布置在半導(dǎo)體襯底(半導(dǎo)體芯片)3的上邊一側(cè)，控制電路2還沿著左邊較窄的部分延伸，在半導(dǎo)體襯底3上整體形成為L字形。在控制電路2和功率晶體管組之間形成有L字形虛設(shè)區(qū)域304。組成組的功率晶體管中電源一側(cè)功率晶體管310a、310b、310c布置在上邊一側(cè)的控制電路2和接地一側(cè)功率晶體管311a、311b、311c之間。這樣布置以后，便能夠使接地一側(cè)功率晶體管311a、311b、311c和控制電路2之間的距離增大電源一側(cè)功率晶體管310a、310b、310c所占據(jù)的那一部分距離，使寄生晶體管的電流放大率(hFE)小一些。
控制電路2用焊墊沿著半導(dǎo)體芯片的左邊、上邊和右邊而設(shè)。接地一側(cè)功率晶體管311a、311b、311c和電源一側(cè)功率晶體管310a、310b、310c的中間地點(diǎn)設(shè)有輸出用焊墊353a、353b以及353c。電源一側(cè)功率晶體管310a、310b用電源用焊墊354a，布置在這些晶體管310a、310b中間，在半導(dǎo)體襯底3上用較短的金屬布線將電源用焊墊354a連接在晶體管310a、301b上，考慮到了不會(huì)使金屬布線的電阻變大。因?yàn)槭Ｏ碌碾娫匆粋?cè)功率晶體管310c用電源用焊墊354b僅連接在電源一側(cè)功率晶體管310c上，所以簡單地緊挨著電源一側(cè)功率晶體管310c布置上它。與接地一側(cè)功率晶體管311a、311b、311c相連的設(shè)置用焊墊352a、352b形成在接地一側(cè)功率晶體管311a、311b、311c附近。采用這樣的功率晶體管的布置方法之后，寄生電流對策就更好，驅(qū)動(dòng)電路的電流能力也能夠提高。
半導(dǎo)體襯底3，搭載在引線架的芯片墊102上，排列在芯片墊102周圍的各個(gè)引線腳和半導(dǎo)體芯片上的各個(gè)焊墊用焊接線100、301、302連接，之后進(jìn)行樹脂封裝，便制成半導(dǎo)體器件。
但是，若進(jìn)行這樣的晶體管布置，電源一側(cè)功率晶體管310a、310b、310c就布置在半導(dǎo)體芯片的中央附近，連接在電源用焊墊354a、354b的焊接線301、302的長度就比其它的焊接線100長。于是，較長的焊接線301、302的中央部分垂到下方，和半導(dǎo)體芯片的芯片端部接觸的危險(xiǎn)性就變大。半導(dǎo)體芯片的芯片端部的半導(dǎo)體層露出，若焊接線301、302接觸，則半導(dǎo)體器件會(huì)成為次品，由此看來，在比較形態(tài)的半導(dǎo)體器件中，半導(dǎo)體器件的組裝工序(所謂的后工序)的合格率下降。這種擔(dān)心很大。
為解決這一問題，有一個(gè)方法可以考慮，即加大從半導(dǎo)體芯片的表面到焊接線301、302的中央部分的距離，也就是說，增高線的高度。但如果采用這一方法，就會(huì)有不能將它收放到表面安裝用薄型封裝體中的弊端。
為了解決上述問題、弊端，本案發(fā)明人對半導(dǎo)體襯底中元件的平面布置情況進(jìn)行了探討，而得出了本發(fā)明。下面，作為本發(fā)明的事例，邊參考著顯示被搭載到引線架上的狀態(tài)的圖6，邊說明本發(fā)明的第三個(gè)實(shí)施例所涉及的半導(dǎo)體器件。
在該實(shí)施例的半導(dǎo)體器件中，將由電源一側(cè)功率晶體管10a、10b、10c和接地一側(cè)功率晶體管111a、111b、111c構(gòu)成的功率晶體管組(輸出電路)和控制電路2分開設(shè)置，在其間設(shè)置上第一虛設(shè)區(qū)域4。補(bǔ)充說明一下，控制電路2在半導(dǎo)體襯底3上布置為L字形，在L字內(nèi)側(cè)的兩邊功率晶體管鄰接著控制電路2而設(shè)?？刂齐娐?的與功率晶體管相鄰的兩條邊中的一條邊與電源一側(cè)功率晶體管10a相鄰，另一條邊上功率晶體管組依次排列成一行。接地用焊墊52a、52b，布置在接地一側(cè)功率晶體管111a、111b、111c旁邊，半導(dǎo)體芯片端面附近。其附近第二虛設(shè)區(qū)域6a、6b、6c分別布置在接地一側(cè)功率晶體管111a、111b、111c和半導(dǎo)體芯片端面之間。半導(dǎo)體襯底3中在接地一側(cè)功率晶體管111a和第二虛設(shè)區(qū)域6a之間的那一部分用12a表示，該部分12a和接地用焊墊52a相連，接地一側(cè)功率晶體管111b和第二虛設(shè)區(qū)域6b之間的半導(dǎo)體襯底3的部分12b，和接地用焊墊52a相連，接地一側(cè)功率晶體管111a和第二虛設(shè)區(qū)域6c之間的半導(dǎo)體襯底3的部分12c與接地用焊墊52b相連。而且，第二虛設(shè)區(qū)域6a、6b、6c分別連接在半導(dǎo)體襯底3的部分9a、9b、9c上，部分9a、9b、9c夾著各個(gè)接地一側(cè)功率晶體管111a、111b、111c布置在與第二虛設(shè)區(qū)域6a、6b、6c相對的邊上。該連接由形成在半導(dǎo)體襯底3的布線70a、70b、70c進(jìn)行。
因?yàn)槿暨@樣將接地一側(cè)功率晶體管111a，111b、111c的布置平面化，則如在第二個(gè)實(shí)施例中所說明的那樣，和現(xiàn)有技術(shù)相比，減小寄生電流的效果成百上千倍地增大，故將電源一側(cè)功率晶體管10a、10b、10c布置在控制電路2一側(cè)，即使不下工夫使第一寄生晶體管15的電流放大率hFE下降，也能充分地減小寄生電流，從而防止控制電路2的誤動(dòng)作。因此，在該比較形態(tài)中平面化上有以下制約條件，即必須緊挨著控制電路2布置電源一側(cè)功率晶體管310a、310b、310c，必須不緊挨著控制電路2布置接地一側(cè)功率晶體管311a、311b、311c。但在本發(fā)明中，卻沒有這些制約條件，能夠沿著半導(dǎo)體芯片的一邊將電源一側(cè)功率晶體管10a、10b、10c和接地一側(cè)功率晶體管111a、111b、111c合計(jì)6個(gè)功率晶體管布置成一行。因此，能夠靠近半導(dǎo)體芯片的芯片端面布置電源用焊墊54a、54b以及輸出用焊墊53a、53b、53c，和比較形態(tài)的半導(dǎo)體器件相比，能夠大幅度地縮短將它們和引線架連接起來的焊接線的長度。于是，難以出現(xiàn)半導(dǎo)體器件的組裝不良，半導(dǎo)體器件的組裝合格率就良好，獲得了這樣的二次效果。
進(jìn)行這樣的功率晶體管布置，沿著功率晶體管排列的中央線布置電源用焊墊54a、54b以及輸出用焊墊53a、53b、53c，便能收到以下另一種意義的效果。
若象上述那樣布置功率晶體管，各個(gè)焊接線上連接的就是繞過就在旁邊的功率晶體管的元件區(qū)域內(nèi)的布線。這些布線的長度、寬度等大致形成得一樣長、一樣寬，故能夠使在功率晶體管的元件區(qū)域內(nèi)流動(dòng)的電流很均勻，從而能夠抑制元件區(qū)域內(nèi)的局部發(fā)熱。結(jié)果是，能夠提高功率晶體管被熱破壞的輸出電流的大小，從而能夠提高將這種驅(qū)動(dòng)電路集成化后的半導(dǎo)體器件被破壞的電流大小。結(jié)果是，能夠提高驅(qū)動(dòng)用半導(dǎo)體器件的可靠性。
補(bǔ)充說明一下，在該實(shí)施例中，驅(qū)動(dòng)電路用焊墊的排列布置情況是最好的，將這些焊墊布置在半導(dǎo)體器件的使用條件所容許的范圍內(nèi)多少偏離功率晶體管的排列布置的中央線(將各個(gè)功率晶體管的中心點(diǎn)連接起來的線)的位置也無妨。若將焊墊布置到從中央線算起芯片端面一側(cè)，則能夠縮短焊接線100的長度，焊接線100的電阻成份將難以阻礙驅(qū)動(dòng)電路的輸出電流能力，能夠?qū)崿F(xiàn)輸出電流能力較大的驅(qū)動(dòng)用半導(dǎo)體器件。
該實(shí)施例的其它特征還能列舉出功率晶體管的布置情況，就是讓電源一側(cè)功率晶體管10a和接地一側(cè)晶體管111a這一對組合、10b和111b這一對組合以及10c和111c這一對組合的布置交替著變化。該布置情況是，在圖6中從右邊一側(cè)朝著左邊一側(cè)，依次布置接地一側(cè)功率晶體管111c、電源一側(cè)功率晶體管10c的情況下，之后，布置的是電源一側(cè)功率晶體管10b、接地一側(cè)功率晶體管111b這樣的組合，再接下來，又反過來布置的是接地一側(cè)功率晶體管111a、電源一側(cè)功率晶體管10a這樣的組合。
在采用這樣的功率晶體管的布置方法的情況下，若兩個(gè)電源一側(cè)功率晶體管10b和10c為雙極型晶體管，則能夠讓集電極和集電極面對面地相互接近；若是MOS晶體管，則可以讓漏電極和漏電極面對面地相互接近。能夠用最短的布線長來作從該集電極或者漏電極連接到電源用焊墊54b的金屬布線。因此，金屬布線的布線電阻成份就小得幾乎可以忽略不計(jì)，不會(huì)成為電源用金屬布線的布線電阻使驅(qū)動(dòng)電路的輸出電流減小的主要原因，能夠充分地發(fā)揮出功率晶體管10b和10c的電流能力，從而能夠得到很大的輸出電流。
能夠使電源一側(cè)功率晶體管10a專用的電源用焊墊54a和電源一側(cè)功率晶體管10a的集電極(或者漏電極)之間的金屬布線充分地短，但若這樣布置功率晶體管，則也能夠用和它差不多的短布線長布置電源一側(cè)功率晶體管10b的集電極(或者漏電極)和電源用焊墊54b之間的金屬布線、電源一側(cè)功率晶體管10c的集電極(或者漏電極)和電源用焊墊54b之間的金屬布線。而且，能夠使從三個(gè)輸出電路輸出的輸出電流大小不受電源用金屬布線的布線電阻的影響，達(dá)到平衡，分別大致相等。若能夠這樣平衡地將三個(gè)驅(qū)動(dòng)電路的輸出電流輸出，則在根據(jù)控制電路2的限幅控制開、關(guān)驅(qū)動(dòng)功率晶體管時(shí)，便能夠?qū)⒕鶆虻娜齻€(gè)輸出電流供給每一個(gè)相的線圈，使馬達(dá)的旋轉(zhuǎn)驅(qū)動(dòng)很平滑。
—工業(yè)實(shí)用性—本發(fā)明的半導(dǎo)體器件，在將由半導(dǎo)體襯底上的功率晶體管附帶來的寄生晶體管的作用無效化時(shí)很有用，很適合用到驅(qū)動(dòng)線圈、馬達(dá)等感應(yīng)性負(fù)載的輸出電路用等的半導(dǎo)體器件上。
權(quán)利要求
1.一種半導(dǎo)體器件，包括半導(dǎo)體襯底、形成在所述半導(dǎo)體襯底上的輸出電路、以及形成在所述半導(dǎo)體襯底上且控制所述輸出電路的控制電路，其特征在于所述輸出電路，至少具有一組構(gòu)成推挽電路的接地一側(cè)晶體管和電源一側(cè)晶體管；在所述半導(dǎo)體襯底上，夾著所述接地一側(cè)晶體管，形成有導(dǎo)電型與該半導(dǎo)體襯底的不同的第一和第二虛設(shè)區(qū)域；所述第一虛設(shè)區(qū)域，位于所述接地一側(cè)晶體管和所述控制電路之間；所述第二虛設(shè)區(qū)域，電連接在所述接地一側(cè)晶體管和所述第一虛設(shè)區(qū)域之間的所述半導(dǎo)體襯底上。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于所述半導(dǎo)體襯底中位于所述第二虛設(shè)區(qū)域和所述接地一側(cè)晶體管之間的部分接地。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其特征在于所述半導(dǎo)體襯底中位于所述第二虛設(shè)區(qū)域和接地一側(cè)晶體管之間且接地的部分，雜質(zhì)濃度比該半導(dǎo)體襯底的其它部分高。
4.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其特征在于所述半導(dǎo)體襯底中位于所述接地一側(cè)晶體管和所述第一虛設(shè)區(qū)域之間的部分未接地。
5.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其特征在于所述輸出電路，位于所述控制電路和所述半導(dǎo)體襯底的端面之間，所述接地一側(cè)晶體管和所述電源一側(cè)晶體管沿著所述半導(dǎo)體襯底的所述端面排列成一行。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其特征在于所述半導(dǎo)體襯底是矩形，存在多個(gè)由所述接地一側(cè)晶體管和所述電源一側(cè)晶體管組成的組，該接地一側(cè)晶體管和該電源一側(cè)晶體管都是沿著所述半導(dǎo)體襯底的一邊排列成一行。
7.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其特征在于所述輸出電路，在所述半導(dǎo)體襯底上形成為近似矩形；所述控制電路，形成為與所述輸出電路的兩條邊相鄰的L字形；所述控制電路的與所述輸出電路相鄰的兩條邊中的一條邊與所述電源一側(cè)晶體管相鄰，所述接地一側(cè)晶體管和所述電源一側(cè)晶體管沿著另一條邊排列成一行。
8.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其特征在于在所述控制電路的與所述輸出電路相鄰的區(qū)域，或僅布置電阻元件、或僅布置電容元件、或僅布置電阻元件和電容元件，使該區(qū)域的電位與電源電位或者接地電位相同。
9.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其特征在于所述輸出電路，位于所述控制電路和所述半導(dǎo)體襯底的端面之間，所述接地一側(cè)晶體管和所述電源一側(cè)晶體管沿著所述半導(dǎo)體襯底的所述端面排列成一行。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，其特征在于所述半導(dǎo)體襯底是矩形，存在多個(gè)由所述接地一側(cè)晶體管和所述電源一側(cè)晶體管組成的組，該接地一側(cè)晶體管和該電源一側(cè)晶體管都是沿著所述半導(dǎo)體襯底的一邊排列成一行。
11.根據(jù)權(quán)利要求10所述的半導(dǎo)體器件，其特征在于所述輸出電路在所述半導(dǎo)體襯底上形成為近似矩形；所述控制電路，形成為與所述輸出電路的兩條邊相鄰的L字形；所述控制電路的與所述輸出電路相鄰的兩條邊中的一條邊與所述電源一側(cè)晶體管相鄰，所述接地一側(cè)晶體管和所述電源一側(cè)晶體管沿著另一條邊排列成一行。
12.根據(jù)權(quán)利要求10所述的半導(dǎo)體器件，其特征在于在所述控制電路的與所述輸出電路相鄰的區(qū)域，或僅布置電阻元件、或僅布置電容元件、或僅布置電阻元件和電容元件，使該區(qū)域的電位與電源電位或者接地電位相同。
全文摘要
本發(fā)明公開了一種半導(dǎo)體器件。在形成有控制電路區(qū)域(2)和功率晶體管區(qū)域(1)的半導(dǎo)體器件中，構(gòu)成推挽電路的接地一側(cè)晶體管(11)和控制電路區(qū)域(2)之間形成第一虛設(shè)區(qū)域(4)，在接地一側(cè)晶體管(11)和半導(dǎo)體襯底(3)的端面(5)之間形成第二虛設(shè)區(qū)域(6)。第一和第二虛設(shè)區(qū)域(4、6)的導(dǎo)電型和半導(dǎo)體襯底(3)不同，第二虛設(shè)區(qū)域6與接地一側(cè)晶體管(11)和第一虛設(shè)區(qū)域(4)之間的半導(dǎo)體襯底部分(9)電氣連接。于是，提供了即使在輸出端子感應(yīng)出負(fù)電位，也會(huì)妨礙讓控制電路(2)產(chǎn)生誤動(dòng)作的寄生晶體管導(dǎo)通的半導(dǎo)體器件。
文檔編號H01L23/52GK1779977SQ200510116058
公開日2006年5月31日 申請日期2005年10月25日 優(yōu)先權(quán)日2004年10月26日
發(fā)明者城越英樹 申請人:松下電器產(chǎn)業(yè)株式會(huì)社