專利名稱：快閃存儲器制程的制作方法
技術領域：
本發(fā)明是有關于分離柵快閃存儲裝置(split-gate flashmemory devices)，且特別有關于一種形成分離柵快閃存儲裝置的浮動柵尖頭(floating-gate tip)的方法，以增進該浮動柵尖頭的銳度及高度。
背景技術：
供非易失性(non-volatile)信息儲存用途的存儲裝置包括只讀存儲器(read only memory；ROM)、可程序只讀存儲器(programmable read only memory；PROM)、可擦除可程序只讀存儲器(erasable programmable read only memory；EPROM)、電子式可擦除可程序只讀存儲器(electrically erasableprogrammable read only memory；EEPROM)，以及快閃EEPROM。EEPROM裝置擁有可電子式編程與擦除的優(yōu)點，這些優(yōu)點是通過控制柵所操控的充放電動作來達成。這些充放電動作亦影響源極與漏極間溝道的導電性?？扉W存儲器的優(yōu)點之一在于其能夠一區(qū)塊接著一區(qū)塊作擦除，并且擦除速率相當高，典型上僅須花費一至二秒的時間即可移除整個存儲器的儲存數據?？扉W存儲器的另一項優(yōu)點是功率損耗很少。在一分離柵快閃存儲器內，是通過調整一控制柵、一源極，以及一漏極的電壓來進行編程與擦除操作。
通過提供一突出物至分離柵存儲單元內的浮動柵，EEPROM裝置的性能有所提升。一般而言，此突出物的形成是通過多晶硅氧化程序，亦即為浮動柵所包括的多晶硅層進行熱氧化程序。此多晶硅浮動柵的多晶氧化硅部分是用作一硬掩膜，用來形成一突出物，即所謂的柵鳥嘴(gate bird’s beak)，使得EEPROM單元的編程與擦除時的富爾諾罕穿隧(Fowler-Nordheim tunneling；FN tunneling)有所提升。圖1A至圖1C是說明傳統(tǒng)分離柵存儲制程的剖面圖。在圖1A中，一柵氧化物層12是熱成長于一硅基板10上，一第一多晶硅層14繼而形成于該硅基板10上，之后一硅氮化物層16再沉積其上。接著，一光致抗蝕劑層18形成于該硅氮化物層16上并具有一圖案(pattern)，該圖案是對應一將定義為一浮動柵的區(qū)域。隨后此對應浮動柵的圖案被蝕刻入該硅氮化物層16，因而形成一開口19，并且位于開口19下方的第一多晶硅層14透過該開口19而曝露出來。在移除該光致抗蝕劑層18后，如圖1B所示，第一多晶硅層14的曝露部分是接受一氧化程序而形成一多晶氧化硅層20。在圖1C中，硅氮化物層16是自第一多晶硅層14移除，然后該多晶氧化硅層20用作一硬掩膜以移除第一多晶硅層14中除了被多晶氧化硅層20所覆蓋部分14a外的其余部分。
如本領域技術人員所熟知，浮動柵14a制作圖案的步驟是通過在主要蝕刻程序后接著進行過度蝕刻(over-etch)程序來達成，如此通常會讓轉角邊緣15圓滑化，然而這對達到高的編程或擦除速率而言是不欲得到的現象。對運用局部硅氧化(local oxidation ofsilicon；LOCOS)程序以形成一LOCOS多晶氧化硅的傳統(tǒng)方法而言，浮動柵尖頭的銳度不再符合需求，所以愈來愈難控制“鳥嘴”的長度，而鳥嘴長度會影響多晶硅尖頭的高度與角度。多晶硅尖頭的不良銳度使得收益與可靠度大幅降低。數種改善浮動柵轉角邊緣的方法在現有技術中揭露。由Hsieh等人提出且在此列為參考案件的美國專利案號6,242,308描述一種形成多晶硅尖頭的方法，以期增進分離柵快閃存儲器的擦除與編程速率。由Hsieh等人提出且在此亦列為參考案件的美國專利案號6,090,668則描述一種將一頂部氧化物用作硬質掩膜以形成浮動柵的方法。由Hsieh等人提出且在此同樣列為參考案件的美國專利案號6,410,957則描述一種通過圖形效應(smiling effect)機制以形成多晶硅尖頭的方法。以上引用的所有現有技術皆未揭示能改善浮動柵尖頭以提升富爾諾罕(F-N)穿隧的簡單程序。

發(fā)明內容
本發(fā)明的目的之一在于提供一種在分離柵快閃存儲器制程中改進分離柵尖頭的銳度與高度的方法。
本發(fā)明的另一目的在于提供一種利用一溝槽蝕刻制程(trench etching process)、一氧化物沉積制程(oxide depositionprocess)以及一多晶硅蝕刻制程(poly etching process)來對尖頭角度進行控制的方法，以及利用化學機械研磨制程(chemicalmechanical polishing)以維持尖頭高度的方法。
本發(fā)明的另一目的在于提供一種無需在多晶硅層上運用硅氮化物沉積制程即可改善浮動柵尖頭的銳度與高度的方法。
為了達到上述目的，本發(fā)明提供一種快閃存儲器制程，其是包括形成一柵介電質層于一半導體基板上；形成一第一多晶硅層于該柵介電質上；形成一光致抗蝕劑層于該第一多晶硅層上，其中該光致抗蝕劑層具有一圖案開口，該圖案開口是對應一將定義為一浮動柵的區(qū)域；通過該圖案開口來移除該第一多晶硅層的至少一部分，以于該第一多晶硅層內形成一溝槽但不使該柵介電質層曝露于外；移除該光致抗蝕劑層；形成一氧化物層于該第一多晶硅層上以填滿該溝槽；部分移除該氧化物層，直到遺留于該溝內的該氧化物層與該第一多晶硅層齊平為止；以及移除該第一多晶硅層當中不被遺留于該溝槽內的該氧化物層覆蓋的部分，從而由該氧化物層所覆蓋的該第一多晶硅層用作一具有一多晶硅尖頭的浮動柵。
本發(fā)明所述的快閃存儲器制程，其中該浮動柵是一具有一多晶硅尖頭的多晶硅柵。
本發(fā)明所述的快閃存儲器制程，其中該溝槽是包括一側壁，該側壁具有與垂直線間的夾角為約0至90度的傾斜側面。
本發(fā)明所述的快閃存儲器制程，其中該氧化物層是利用一CVD沉積制程來形成。
本發(fā)明所述的快閃存儲器制程，其中遺留于該溝槽內的該氧化物層是經由一化學機械研磨制程(CMP)來與該第一柵導電層齊平。
本發(fā)明所述的快閃存儲器制程，更包括于該浮動柵形成后，形成一整合介電質層于該半導體基板上。
本發(fā)明所述的快閃存儲器制程，更包括形成一第二柵導電層于該整合介電質層上；以及為該第二柵導電層制作圖案以形成一控制柵，其中該控制柵覆蓋該浮動柵至少一部分區(qū)域。
本發(fā)明所述的快閃存儲器制程，其中該整合介電質層是選自硅氧化物、硅氮化物、硅氮氧化物，以及以上材料構成的化合物所組成群組當中至少之一。
本發(fā)明還提供一種快閃存儲器制程，包括形成一柵氧化物層于一半導體基板上；形成一第一多晶硅層于該柵氧化物層上；形成一光致抗蝕劑層于該第一多晶硅層上，其中該光致抗蝕劑層具有一圖案開口，該圖案開口是對應一將定義為一浮動柵的區(qū)域；經由該圖案開口來干式蝕刻該第一多晶硅層，以形成一溝槽于該第一多晶硅層內但不使該柵氧化物層曝露于外；移除該光致抗蝕劑層；經由一化學氣相沉積(CVD)制程來沉積一氧化物層于該第一多晶硅層上以填滿該溝槽；經由一化學機械研磨(CMP)制程來部分移除該氧化物層，直到遺留于該溝槽內的該氧化物層大體上與該第一多晶硅層齊平為止；以及干式蝕刻該第一多晶硅層當中未被遺留于該溝槽內的氧化物層所覆蓋的部分，從而由該氧化物層所覆蓋的該第一多晶硅層是借此作為一浮動柵，其中該浮動柵的轉角邊緣是包括一多晶硅尖頭。
本發(fā)明所述的快閃存儲器制程，其中該溝槽是包括一側壁，該側壁具有與垂直線間的夾角為約0至90度的傾斜側面。
本發(fā)明所述的快閃存儲器制程，其中該多晶硅尖頭的角度約為0至90度。
本發(fā)明所述快閃存儲器制程，更包括于該浮動柵形成后，形成一整合介電質層于該半導體基板上。
本發(fā)明所述的快閃存儲器制程，更包括形成一第二多晶硅層于該整合介電質層上；以及為該第二多晶硅層制作圖案以形成一控制柵，其中該控制柵覆蓋該浮動柵至少一部分區(qū)域。
本發(fā)明所述的快閃存儲器制程，其中該整合介電質層是選自硅氧化物、硅氮化物、硅氮氧化物，以及以上材料構成的化合物所組成群組當中至少之一。
本發(fā)明所述快閃存儲器制程，其利用一溝槽蝕刻制程，一氧化物沉積制程，以及一浮動柵蝕刻制程，以控制尖頭角度，以及利用一氧化物CMP制程以維持尖頭高度，因而浮動柵的轉角邊緣可形成一銳度和高度都增進的尖頭，并且該尖頭的尖端很容易放電，從而快閃存儲器內的消磁效應(erasure effect)增加。更者，由于不需要在分離柵快閃存儲器制程中實行一硅氮化物制程，因而節(jié)省了一次熔爐的花費并且簡化了制程步驟。


圖1A至圖1C是說明傳統(tǒng)分離柵快閃存儲器制程的剖面圖；圖2A至圖2F是說明本發(fā)明形成分離柵快閃存儲裝置的浮動柵尖頭的方法的剖面圖。
具體實施例方式
本發(fā)明是提供一種于分離柵快閃存儲器制程中形成一浮動柵尖頭的方法，該方法克服了現有技術因使用LOCOS多晶氧化硅而衍生的上述問題。具體而言，本發(fā)明并非使用傳統(tǒng)LOCOS多晶硅，而使用一溝槽蝕刻步驟、一氧化物沉積制程以及一柵蝕刻制程，以對該尖頭的角度進行控制。本發(fā)明亦使用一化學機械研磨(CMP)制程以維持該尖頭的高度。如此該浮動柵尖頭的銳度與高度增進，從而基板與浮動柵間的電荷傳輸，以及浮動柵與控制柵間的電荷傳輸，皆能快速。此外，本發(fā)明在溝槽沉積制程前，省略了將一硅氮化物層沉積于該浮動柵多晶硅層上的制程，因而節(jié)省了一次熔爐制程的花費并且簡化了分離柵快閃存儲器制程。
在此之后，將會詳細參照本發(fā)明的較佳實施例，并將利用所附加的圖示來說明該等較佳實施例的范例。當談及相同的部分時，在任何可能之處，說明書與圖示中皆使用相同的參照號碼。在圖示中，為簡明與方便起見，一實施例的形狀與厚度可能會被夸大。這種描述方式尤其會針對形成本發(fā)明設備的部分或是與較直接地與本發(fā)明設備共同操作之元件。必須了解到，未具體呈現或描述的元件可能具有多種不同本領域技術人員熟知的型式。此外，當一層被指出為位于另一層上或在一基板“上”時，它可能直接位于另一層上或位于該基板上，或亦可能描述相互交叉的層。
在本發(fā)明的一說明性實施例中，一種形成一分離柵快閃存儲裝置的浮動柵尖頭的方法將顯示于圖2A至圖2F的剖面圖中。
在圖2A中，一半導體基板30是具有一主動裝置區(qū)，以供一快閃存儲裝置使用。該半導體基板30是包括硅、于絕緣體上覆硅(silicon on insulator；SOI)、或是此兩者的組合，然亦不限定于此。一柵介電質層32，一第一柵導電層34以及一光致抗蝕劑層36是隨后沉積于該半導體基板上30。該柵介電質層32可為一厚度約為5至150埃的硅氧化物層，而形成方式，舉例而言，可運用一熱氧化制程或一化學氣相沉積(Chemical Vapor Deposition；CVD)制程。須領略的是，其余本領域技術人員熟知的柵介電質層，譬如氧化物、氮化物，以及兩者的化合物，如果想要，皆可加以利用。柵介電質層32厚度特別要選擇為能符合分離柵快閃存儲裝置技術對于尺寸比例(scaling)的要求。第一柵導電層34可為一厚度介于約800埃與2000埃的多晶硅層，而此多晶硅層的形成方式可通過低壓CVD(LPCVD)法、CVD法，以及運用適宜的硅源極材料來進行的物理氣相沉積(Physical Vapor Deposition；PVD)的濺鍍(sputting)法，然亦不限定于這些方法。如果想要，此多晶硅層可以接受離子注入(ion implanted)以成為所需的導電型。須領略到，其余本領域技術人員熟知的柵導電層，例如金屬、單晶硅，或是兩者的化合物，如果需要，皆可加以利用。光致抗蝕劑層36是經由傳統(tǒng)技術來涂布在該第一柵導電層34上，并且具有一圖案開口38，該圖案開口38是對應一將定義為一浮動柵的區(qū)域。
在圖2B中，將光致抗蝕劑層36作為一掩膜以進行一干式蝕刻(dry etching)，第一柵導電層34當中位于該圖案開口38下的部分被移除而達到一既定厚度，因而一溝槽40形成于該將定義為一浮動柵的區(qū)域內。溝槽40具有側壁40a與一底部40b。較佳的情況是，側壁40a具有傾斜側面而與垂直線間夾角(θ)為約0至90度，并且底部40b不與柵介電質層32相接觸。須注意的是，傳統(tǒng)浮動柵制程所采用的硅氮化物沉積程序是在第一柵導電層34與光致抗蝕劑層36之間被省略。這樣簡化了制程步驟并節(jié)省熔爐花費。
在圖2C中，在移除光致抗蝕劑層36之后，一氧化物層42是沉積于第一柵導電層34上，直到將溝槽40填滿為止。氧化物層42可為一本領域技術人員熟知的CVD制程所形成的硅氧化物層。
在圖2D中，氧化物層42是接受一化學機械研磨(CMP)制程，借此以使該第一柵導電層34以及遺留于該溝槽40內的氧化物層42能平坦化(planarized)。須注意的是，傳統(tǒng)浮動柵制程所采用的硅氮化物沉積程序是在第一柵導電層34與氧化物層42之間被省略，因此無需一硅氮化物來作為CMP的研磨終止層(polish stop)。這樣簡化了制程步驟并省去移除硅氮化物的蝕刻制程。
在圖2E中，在使用填滿溝槽的氧化物層42a作為一硬掩膜以進行一浮動柵蝕刻制程后，第一柵導電層34中除了由填滿溝槽的氧化物層42a所防衛(wèi)的部分外，其余部分均被移除，因而定義出一浮動柵34a。柵介電質層32中未被浮動柵34a保護的部分將被進一步蝕刻掉。相較傳統(tǒng)上利用LOCOS多晶氧化硅的方法，本發(fā)明是利用位于第一柵導電層34上的填滿溝槽的氧化物層42a來為浮動柵34a制作圖案，因而使得浮動柵34a的一轉角邊緣44呈現為一較尖銳與較高的柵尖頭(例如是多晶硅尖頭)。較佳的情況是，此柵尖頭于轉角邊緣44具有介于0至90度之間的角度θ。
在圖2F中，一整合介電質層46是形成于半導體基板30上，舉例而言，其可為一氧化物層、一氮化物層、一氮氧化物層或是以上材料的化合物，而形成方法則可通過任何本領域技術人員熟知的CVD制程或先進的沉積制程。該整合介電質層46的厚度在較佳的情況中是介于100至500埃之間。一第二柵導電層48是被沉積于該整合介質層46上，并且之后至少位于浮動柵34a上面的部分被制定圖案，因而作為一控制柵48。第二柵導電層可為一厚度在1000至3000埃之間的多晶硅層。如有需要，此多晶硅層可以接受離子注入以獲得所需要的導電型。除此之外，雖然控制柵48在較佳的情況中是一多晶硅電極，然而浮動柵可為一金屬柵、一單晶硅柵，或是兩者的任何化合物，但不受限于此。此整合介電質層46亦稱作一多晶硅間介電層(interpoly dielectric layer)，即其是將浮動柵34a與控制柵48這兩個多晶硅層分開。摻雜區(qū)域50，其用作一源極區(qū)及一漏極區(qū)，是分別形成于半導體基板30內鄰近浮動柵34a與控制柵48的區(qū)域，并且是互相分離。
除此之外，本發(fā)明已提出一分離柵快閃存儲器制程，其利用一溝槽蝕刻制程，一氧化物沉積制程，以及一浮動柵蝕刻制程，以控制尖頭角度，以及利用一氧化物CMP制程以維持尖頭高度，因而浮動柵34a的轉角邊緣44可形成一銳度和高度都增進的尖頭，并且該尖頭的尖端很容易放電，從而快閃存儲器內的消磁效應(erasure effect)增加。更者，由于不需要在分離柵快閃存儲器制程中實行一硅氮化物制程，因而節(jié)省了一次熔爐的花費并且簡化了制程步驟。
雖然本發(fā)明已通過較佳實施例說明如上，但該較佳實施例并非用以限定本發(fā)明。本領域的技術人員，在不脫離本發(fā)明的精神和范圍內，應有能力對該較佳實施例做出各種更改和補充，因此本發(fā)明的保護范圍以權利要求書的范圍為準。
附圖中符號的簡單說明如下10硅基板12柵氧物物層14第一多晶硅層14a浮動柵15轉角邊緣16硅氮化物層18光致抗蝕劑層19開口20多晶氧化硅層30半導體基板32柵介電質層34第一柵導電層
34a浮動柵36光致抗蝕劑層38圖案開口40溝槽40a溝槽的側壁40b溝槽的底部42氧化物層42a填滿溝槽的氧化物層44轉角邊緣46整合介電質層48第二柵導電層/控制柵50摻雜區(qū)域
權利要求
1.一種快閃存儲器制程，其特征在于，所述快閃存儲器制程包括形成一柵介電質層于一半導體基板上；形成一第一柵導電層于該柵介電質層上；形成一光致抗蝕劑層于該第一柵導電層上，其中該光致抗蝕劑層具有一圖案開口，該圖案開口是對應一將定義為一浮動柵的區(qū)域；經由該圖案開口移除至少一部分的該第一柵導電層，于該第一柵導電層內形成一溝槽但不使該柵介電質層曝露于外；移除該光致抗蝕劑層；形成一氧化物層于該第一柵導電層上以填滿該溝槽；部分移除該氧化物層直到遺留于該溝槽內的該氧化物層與該第一柵導電層齊平為止，而形成一填滿溝槽的氧化物層；以及移除該第一柵導電層未受該填滿溝槽的氧化物層覆蓋的部分，從而該填滿溝槽的氧化物層所覆蓋的該柵導電層作為一具有一尖頭的浮動柵。
2.根據權利要求1所述的快閃存儲器制程，其特征在于，該浮動柵是一具有一多晶硅尖頭的多晶硅柵。
3.根據權利要求1所述的快閃存儲器制程，其特征在于，該溝槽是包括一側壁，該側壁具有與垂直線間的夾角為0至90度的傾斜側面。
4.根據權利要求1所述的快閃存儲器制程，其特征在于，該氧化物層是利用一化學氣相沉積制程來形成。
5.根據權利要求1所述的快閃存儲器制程，其特征在于，遺留于該溝槽內的該氧化物層是經由一化學機械研磨制程來與該第一柵導電層齊平。
6.根據權利要求1所述的快閃存儲器制程，其特征在于，更包括于該浮動柵形成后，形成一整合介電質層于該半導體基板上。
7.根據權利要求6所述的快閃存儲器制程，其特征在于，更包括形成一第二柵導電層于該整合介電質層上；以及為該第二柵導電層制作圖案以形成一控制柵，其中該控制柵覆蓋該浮動柵至少一部分區(qū)域。
8.根據權利要求6所述的快閃存儲器制程，其特征在于，該整合介電質層是選自硅氧化物、硅氮化物、硅氮氧化物，以及以上材料構成的化合物所組成群組當中至少之一。
9.一種快閃存儲器制程，其特征在于，所述快閃存儲器制程包括形成一柵氧化物層于一半導體基板上；形成一第一多晶硅層于該柵氧化物層上；形成一光致抗蝕劑層于該第一多晶硅層上，其中該光致抗蝕劑層具有一圖案開口，該圖案開口是對應一將定義為一浮動柵的區(qū)域；經由該圖案開口來干式蝕刻該第一多晶硅層，以形成一溝槽于該第一多晶硅層內但不使該柵氧化物層曝露于外；移除該光致抗蝕劑層；經由一化學氣相沉積制程來沉積一氧化物層于該第一多晶硅層上以填滿該溝槽；經由一化學機械研磨制程來部分移除該氧化物層，直到遺留于該溝槽內的該氧化物層與該第一多晶硅層齊平為止；以及干式蝕刻該第一多晶硅層當中未被遺留于該溝槽內的氧化物層所覆蓋的部分，從而由該氧化物層所覆蓋的該第一多晶硅層是借此作為一浮動柵，其中該浮動柵的轉角邊緣是包括一多晶硅尖頭。
10.根據權利要求9所述的快閃存儲器制程，其特征在于，該溝槽是包括一側壁，該側壁具有與垂直線間的夾角為0至90度的傾斜側面。
11.根據權利要求9所述的快閃存儲器制程，其特征在于，該多晶硅尖頭的角度為0至90度。
12.根據權利要求9所述快閃存儲器制程，其特征在于，更包括于該浮動柵形成后，形成一整合介電質層于該半導體基板上。
13.根據權利要求12所述的快閃存儲器制程，其特征在于，更包括形成一第二多晶硅層于該整合介電質層上；以及為該第二多晶硅層制作圖案以形成一控制柵，其中該控制柵覆蓋該浮動柵至少一部分區(qū)域。
14.根據權利要求12所述的快閃存儲器制程，其特征在于，該整合介電質層是選自硅氧化物、硅氮化物、硅氮氧化物，以及以上材料構成的化合物所組成群組當中至少之一。
全文摘要
本發(fā)明提供一種快閃存儲器制程，具體涉及一種分離式快閃存儲器制程，其是用以增進一浮動柵尖頭的銳度與高度，包括下述步驟。利用一干式蝕刻，通過圖案開口形成一溝槽于一第一多晶硅層內。繼而經由一化學氣相沉積制程沉積一氧化物層于該多晶硅層上以充填該溝槽。利用一化學機械研磨制程，移除該氧化物層的部分區(qū)域，以使該填滿溝槽的氧化物層與該第一多晶硅層大體上齊平。利用該填滿溝槽的氧化物來進行一干式蝕刻，將該第一多晶硅層制定圖案成為一浮動柵，并且該浮動柵的轉角邊緣具有一多晶硅尖頭。本發(fā)明所述快閃存儲器制程，可控制尖頭角度及維持尖頭高度，且節(jié)省了一次熔爐的花費并且簡化了制程步驟。
文檔編號H01L21/8239GK1885508SQ20051011596
公開日2006年12月27日 申請日期2005年11月11日 優(yōu)先權日2005年6月20日
發(fā)明者魏俊桓 申請人:臺灣積體電路制造股份有限公司