專利名稱：半導(dǎo)體結(jié)構(gòu)及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體結(jié)構(gòu)及其制作方法，尤其涉及防止芯片龜裂的半導(dǎo)體結(jié)構(gòu)及其制作方法。
背景技術(shù)：
隨著科技日新月異，集成電路元件幾乎已達(dá)到無所不在的地步。然而，集成電路元件生產(chǎn)的流程非常復(fù)雜，基本上包括集成電路設(shè)計(jì)、晶片制造、晶片測(cè)試及晶片封裝(package)等四大階段，而約需經(jīng)過數(shù)百個(gè)不同的步驟，耗時(shí)約一、兩個(gè)月的時(shí)間才得以完成。
為了量產(chǎn)及降低制造成本，晶片直徑已由過去的四寸、五寸、六寸演變到十二寸，使得一片晶片上能同時(shí)制作更多芯片。集成電路元件的制造過程主要分為三個(gè)階段硅芯片的制造、集成電路的制作及集成電路元件的封裝等。在集成電路的制作過程中，通常會(huì)在晶片切割道上形成許多的監(jiān)測(cè)用圖案，例如對(duì)準(zhǔn)標(biāo)記、監(jiān)視/測(cè)量圖案、電性測(cè)試圖案以及產(chǎn)品編號(hào)等等。另外，封裝可說是完成集成電路成品的最后階段，其工藝包括相當(dāng)復(fù)雜的步驟，而第一步就是晶片切割。
在一個(gè)硅晶片上，通常具有多個(gè)相互平行的水平切割道(scribe line)與多個(gè)相互垂直的垂直切割道，用以將多個(gè)芯片彼此分隔開。當(dāng)晶片上的元件制作完成后，利用鉆石刀具(diamond blade)沿著晶片的切割道切割，以得到多個(gè)芯片。由于晶片上覆蓋有多種不同材料層，因此在晶片切割操作期間，位于切割道上的材料層，會(huì)因彼此材料性質(zhì)有所差異，而在切割道上產(chǎn)生龜裂或裂痕等損傷。
特別是，上述所提及的損傷，在靠近芯片角落處，即切割道交叉處會(huì)最為嚴(yán)重，而形成應(yīng)力集中區(qū)。而且，此角落處遭受損傷的芯片，在完成封裝工藝后，還會(huì)因?yàn)橐恍┩庠趹?yīng)力的作用，例如冷熱的溫度變化，而使封裝體在界面處造成裂痕擴(kuò)大或脫層(delamination)的問題，其中脫層現(xiàn)象特別容易產(chǎn)生在低介電常數(shù)材料層與其他層的界面，這是因?yàn)榈徒殡姵?shù)材料層與其他介電層或金屬層的附著力通常不佳的緣故。如此將會(huì)導(dǎo)致元件失效或降低元件的使用壽命，造成工藝上成本的耗費(fèi)，并且影響后續(xù)封裝工藝以及元件可靠度。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種半導(dǎo)體結(jié)構(gòu)，可避免在晶片切割操作期間，造成芯片角落產(chǎn)生龜裂或裂痕。
本發(fā)明的另一目的是提供一種半導(dǎo)體結(jié)構(gòu)的制作方法，利用在芯片周圍的介電層中形成的金屬，來避免芯片角落產(chǎn)生龜裂或裂痕。
本發(fā)明提出一種半導(dǎo)體結(jié)構(gòu)，其位于晶片的切割道區(qū)上，且環(huán)繞晶片的芯片區(qū)，此半導(dǎo)體結(jié)構(gòu)包括依序配置于切割道區(qū)上的多層介電層以及配置于每一層介電層中的多個(gè)圖案化金屬。其中，每一層介電層中的圖案化金屬延伸至位于下一層的部分介電層中。
依照本發(fā)明實(shí)施例所述的半導(dǎo)體結(jié)構(gòu)，上述的圖案化金屬具有第一部分與第二部分，且第二部分位于第一部分下方。
依照本發(fā)明實(shí)施例所述的半導(dǎo)體結(jié)構(gòu)，上述的第一部分的寬度與第二部分的寬度相同。
依照本發(fā)明實(shí)施例所述的半導(dǎo)體結(jié)構(gòu)，上述的第一部分的寬度大于第二部分的寬度。
依照本發(fā)明實(shí)施例所述的半導(dǎo)體結(jié)構(gòu)，上述的每一層介電層中的圖案化金屬與位于下一層介電層中的圖案化金屬呈交錯(cuò)排列。
依照本發(fā)明實(shí)施例所述的半導(dǎo)體結(jié)構(gòu)，上述的每一層介電層中的圖案化金屬與位于下一層介電層中的圖案化金屬相連接。
依照本發(fā)明實(shí)施例所述的半導(dǎo)體結(jié)構(gòu)，上述的圖案化金屬的材質(zhì)例如為銅。
依照本發(fā)明實(shí)施例所述的半導(dǎo)體結(jié)構(gòu)，上述的介電層材質(zhì)例如為低介電常數(shù)(low-k)材料。
依照本發(fā)明實(shí)施例所述的半導(dǎo)體結(jié)構(gòu)，上述的低介電常數(shù)材料例如為氟硅玻璃(fluorosilicate，F(xiàn)SG)。
本發(fā)明還提出一種半導(dǎo)體結(jié)構(gòu)的制作方法，首先，提供一襯底。接著，于襯底上形成第一介電層。然后，于第一介電層上形成第二介電層。之后，于第二介電層中形成多個(gè)圖案化金屬，這些圖案化金屬至少延伸至部分第一介電層中。
依照本發(fā)明實(shí)施例所述的半導(dǎo)體結(jié)構(gòu)的制作方法，上述的圖案化金屬的形成方法例如是先于第二介電層中形成多個(gè)溝渠。然后，于溝渠下方的第二介電層中形成多個(gè)開口，這些開口至少延伸至部分第一介電層中。之后，于溝渠與開口中填入金屬材料。
依照本發(fā)明實(shí)施例所述的半導(dǎo)體結(jié)構(gòu)的制作方法，上述的圖案化金屬的形成方法例如是先于第二介電層中形成多個(gè)開口。然后，于這些開口頂部周圍的部分第二介電層中形成多個(gè)溝渠。之后，于溝渠與開口中填入金屬材料。
依照本發(fā)明實(shí)施例所述的半導(dǎo)體結(jié)構(gòu)的制作方法，上述的圖案化金屬的材質(zhì)例如為銅。
依照本發(fā)明實(shí)施例所述的半導(dǎo)體結(jié)構(gòu)的制作方法，上述的第一介電層與第二介電層材質(zhì)例如為低介電常數(shù)材料。
依照本發(fā)明實(shí)施例所述的半導(dǎo)體結(jié)構(gòu)的制作方法，上述的低介電常數(shù)材料例如為氟硅玻璃。
本發(fā)明因在芯片周圍的每一層介電層中，皆形成有多個(gè)圖案化金屬，利用這些圖案化金屬可以避免晶片在進(jìn)行切割時(shí)，因?yàn)閼?yīng)力的影響導(dǎo)致各介電層之間的界面產(chǎn)生裂縫并龜裂至芯片周圍，尤其是芯片的角落處，而使元件失效或降低元件的使用壽命，以及造成生產(chǎn)成本的耗費(fèi)，進(jìn)而影響后續(xù)封裝工藝以及元件可靠度。此外，本發(fā)明的半導(dǎo)體結(jié)構(gòu)在晶片的制造過程中，不需要增加額外的工藝步驟，因此不會(huì)另外增加制造成本。
為讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合附圖，作詳細(xì)說明如下。


圖1A為依照本發(fā)明實(shí)施例所繪示的半導(dǎo)體結(jié)構(gòu)的上視圖；圖1B為依照?qǐng)D1A中I-I’剖面所繪示的一種半導(dǎo)體結(jié)構(gòu)的剖面示意圖；圖1C為依照本發(fā)明實(shí)施例所繪示的另一種半導(dǎo)體結(jié)構(gòu)的剖面示意圖；圖1D為依照本發(fā)明實(shí)施例所繪示的再一種半導(dǎo)體結(jié)構(gòu)的剖面示意圖；圖2為依照本發(fā)明實(shí)施例所繪示的半導(dǎo)體結(jié)構(gòu)與芯片區(qū)的上視圖；
圖3A至圖3C為依照本發(fā)明實(shí)施例所繪示的半導(dǎo)體結(jié)構(gòu)的制作流程剖面圖。
主要元件符號(hào)說明30柵極31柵介電層32源極/漏極區(qū)33a、33b溝渠34a、34b開口100、100’、100”半導(dǎo)體結(jié)構(gòu)101、301晶片102、302切割道區(qū)104、304芯片區(qū)106、108、110、306、308、310介電層112、112a、112b、312、314圖案化金屬層113、313界面300襯底307、309、311雙鑲嵌結(jié)構(gòu)具體實(shí)施方式
圖1A為依照本發(fā)明實(shí)施例所繪示的半導(dǎo)體結(jié)構(gòu)的上視圖。圖1B為依照?qǐng)D1A中I-I’剖面所繪示的一種半導(dǎo)體結(jié)構(gòu)的剖面示意圖。圖1C為依照本發(fā)明實(shí)施例所繪示的另一種半導(dǎo)體結(jié)構(gòu)的剖面示意圖。圖1D為依照本發(fā)明實(shí)施例所繪示的再一種半導(dǎo)體結(jié)構(gòu)的剖面示意圖。圖2為依照本發(fā)明實(shí)施例所繪示的半導(dǎo)體結(jié)構(gòu)與芯片區(qū)的上視圖。
請(qǐng)同時(shí)參照?qǐng)D1A、圖1B與圖2，半導(dǎo)體結(jié)構(gòu)100位于晶片101的切割道區(qū)102上，且環(huán)繞晶片101的芯片區(qū)104，其中芯片區(qū)104上例如具有金屬氧化物半導(dǎo)體(MOS)晶體管、其他半導(dǎo)體元件或半導(dǎo)體電路。半導(dǎo)體結(jié)構(gòu)100包括介電層106、108、110以及圖案化金屬112。介電層106、108、110依序配置于切割道區(qū)102上，介電層106、108、110的材質(zhì)可以是低介電常數(shù)材料，其中低介電常數(shù)材料例如為氟硅玻璃。圖案化金屬112的材質(zhì)例如為銅。在每一層介電層中的圖案化金屬112分別延伸至位于下一層的部分介電層中。舉例來說，位于介電層110中的圖案化金屬112延伸至位于下方的部分介電層108中，而位于介電層108中的圖案化金屬112則延伸至位于下方的部分介電層106中。圖案化金屬112延伸至下一層的部分介電層的目的在于，當(dāng)晶片101在進(jìn)行切割時(shí)，因?yàn)閼?yīng)力的作用，各層介電層之間的界面113容易產(chǎn)生龜裂或脫層的現(xiàn)象，而位于各介電層中的圖案化金屬112可以阻止裂縫繼續(xù)朝向芯片區(qū)104延伸而造成芯片的損害。在本實(shí)施例中，上下二層介電層中的圖案化金屬112例如是以互相交錯(cuò)的方式來排列。
另外，在另一實(shí)施例中，半導(dǎo)體結(jié)構(gòu)100’中的圖案化金屬112延伸至位于下一層的部分介電層中時(shí)，也可以與位于下一層介電層中的圖案化金屬112相連，而直接由介電層110延伸至介電層106中，請(qǐng)參照?qǐng)D1C。此外，請(qǐng)參照?qǐng)D1D，在另一實(shí)施例中，半導(dǎo)體結(jié)構(gòu)100”中的圖案化金屬112也可以是由金屬112a與金屬112b所組成，金屬112a位于金屬112b上方，且金屬112a的寬度大于金屬112b的寬度，其中金屬112a與金屬112b的材質(zhì)例如為銅。
圖3A至圖3C為依照本發(fā)明實(shí)施例所繪示的半導(dǎo)體結(jié)構(gòu)的制作流程剖面圖。首先，請(qǐng)參照?qǐng)D3A，晶片301具有切割道區(qū)302與芯片區(qū)304。位于芯片區(qū)304的襯底300上已形成有MOS晶體管，此MOS晶體管包括柵極30、柵介電層31與源極/漏極區(qū)32。接著，于襯底300上形成介電層306，介電層306的材質(zhì)例如為低介電常數(shù)材料，其中低介電常數(shù)材料例如為氟硅玻璃。然后，于介電層306中形成金屬內(nèi)連線結(jié)構(gòu)，例如為雙鑲嵌(dualdamascene)結(jié)構(gòu)307，雙鑲嵌結(jié)構(gòu)307與源極/漏極區(qū)32電性連接，其中雙鑲嵌結(jié)構(gòu)307的材質(zhì)例如為銅。
然后，請(qǐng)參照?qǐng)D3B，于介電層306上形成介電層308，介電層308的材質(zhì)例如為低介電常數(shù)材料，其中低介電常數(shù)材料例如為氟硅玻璃。接著，于介電層308中形成雙鑲嵌結(jié)構(gòu)309與圖案化金屬312，其中圖案化金屬312的材質(zhì)例如為銅。值得注意的是，圖案化金屬312與雙鑲嵌結(jié)構(gòu)309是在同一工藝步驟中同時(shí)形成的，形成方法例如是先進(jìn)行第一次蝕刻步驟，以于介電層308中形成溝渠33a與33b。然后，進(jìn)行第二次蝕刻步驟，以于溝渠33a、33b下方的介電層308中形成開口34a、34b。值得注意的是，在此步驟中，位于溝渠33a下方的介電層308經(jīng)蝕刻至雙鑲嵌結(jié)構(gòu)307時(shí)即停止，而位于溝渠33b下方的介電層308則會(huì)被繼續(xù)向下蝕刻介電層306至一深度，此深度例如是介于200～3000之間，優(yōu)選為1500。之后，于襯底上形成一層金屬材料(未繪示)并填滿溝渠33a、33b與開口34a、34b。接著，例如以化學(xué)機(jī)械拋光法進(jìn)行平坦化步驟，以形成雙鑲嵌結(jié)構(gòu)309與圖案化金屬312。
另外，在另一實(shí)施例中，先進(jìn)行第一次蝕刻步驟以于介電層308中形成開口34a、34b。然后，再于開口34a、34b頂部周圍的部分介電層308中形成溝渠33a、33b。之后，再于溝渠33a、33b與開口34a、34b中形成雙鑲嵌結(jié)構(gòu)309與圖案化金屬312。
之后，請(qǐng)參照?qǐng)D3C，于介電層308上形成介電層310，介電層310的材質(zhì)例如為低介電常數(shù)材料，其中低介電常數(shù)材料例如為氟硅玻璃。接著，以相同的方式于介電層310中形成雙鑲嵌結(jié)構(gòu)311與圖案化金屬314。值得一提的是，在此步驟中所形成的圖案化金屬314與位于下方的圖案化金屬312呈交錯(cuò)排列，因此，晶片101在進(jìn)行切割而因應(yīng)力的作用造成各層介電層之間的界面313產(chǎn)生龜裂或脫層時(shí)，可藉由圖案化金屬312、314來阻止裂縫繼續(xù)朝向芯片區(qū)304延伸而造成芯片的損害。
值得注意的是，在以上實(shí)施例中是以具有三層介電層的半導(dǎo)體結(jié)構(gòu)為例對(duì)本發(fā)明進(jìn)行說明，并非用以限定本發(fā)明，使用者可視需求與芯片區(qū)中的膜層搭配，采用四層、五層或更多層的介電層。
綜上所述，在晶片進(jìn)行切割時(shí)，因?yàn)閼?yīng)力的影響而會(huì)在各介電層之間的界面產(chǎn)生裂縫并龜裂至芯片周圍，尤其是芯片的角落處，因此將本發(fā)明的半導(dǎo)體結(jié)構(gòu)形成在芯片周圍的切割道區(qū)上，可利用半導(dǎo)體結(jié)構(gòu)中的圖案化金屬來阻止裂縫繼續(xù)朝向芯片區(qū)延伸而造成芯片的損害，避免元件失效或降低元件的使用壽命，以及造成生產(chǎn)成本的耗費(fèi)，進(jìn)而影響后續(xù)封裝工藝以及元件可靠度。此外，本發(fā)明的半導(dǎo)體結(jié)構(gòu)在晶片的制造過程中是與芯片區(qū)中的半導(dǎo)體元件一起制作，并不需要增加額外的工藝步驟，因此不會(huì)另外增加制造成本。
雖然本發(fā)明已以實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍的前提下，可作些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視所附權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
1.一種半導(dǎo)體結(jié)構(gòu)，位于一晶片的一切割道區(qū)上且環(huán)繞該晶片的一芯片區(qū)，該半導(dǎo)體結(jié)構(gòu)包括多個(gè)介電層，依序配置于該切割道區(qū)上；以及多個(gè)圖案化金屬，配置于每一該些介電層中，且延伸至位于下方的部分該介電層中。
2.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中該些圖案化金屬具有一第一部分與一第二部分，且該第二部分位于該第一部分下方。
3.如權(quán)利要求2所述的半導(dǎo)體結(jié)構(gòu)，其中該第一部分的寬度與該第二部分的寬度相同。
4.如權(quán)利要求2所述的半導(dǎo)體結(jié)構(gòu)，其中該第一部分的寬度大于該第二部分的寬度。
5.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中每一該些介電層中的該些圖案化金屬與位于下方的該介電層中的該些圖案化金屬呈交錯(cuò)排列。
6.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中每一該些介電層中的該些圖案化金屬與位于下方的該介電層中的該些圖案化金屬相連接。
7.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中該些圖案化金屬的材質(zhì)包括銅。
8.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中該些介電層的材質(zhì)包括低介電常數(shù)材料。
9.如權(quán)利要求8所述的半導(dǎo)體結(jié)構(gòu)，其中該低介電常數(shù)材料包括氟硅玻璃。
10.一種半導(dǎo)體結(jié)構(gòu)的制作方法，包括提供一襯底；于該襯底上形成一第一介電層；于該第一介電層上形成一第二介電層；以及于該第二介電層中形成多個(gè)圖案化金屬，該些圖案化金屬至少延伸至部分該第一介電層中。
11.如權(quán)利要求10所述的半導(dǎo)體結(jié)構(gòu)的制作方法，其中該些圖案化金屬的形成方法包括于該第二介電層中形成多個(gè)溝渠于該些溝渠下方的該第二介電層中形成多個(gè)開口，該些開口至少延伸至部分該第一介電層中；以及于該些溝渠與該些開口中填入一金屬材料。
12.如權(quán)利要求10所述的半導(dǎo)體結(jié)構(gòu)的制作方法，其中該些圖案化金屬的形成方法包括于該第二介電層中形成多個(gè)開口；于該些開口頂部周圍的部分該第二介電層中形成多個(gè)溝渠；以及于該些溝渠與該些開口中填入一金屬材料。
13.如權(quán)利要求10所述的半導(dǎo)體結(jié)構(gòu)的制作方法，其中該些圖案化金屬的材質(zhì)包括銅。
14.如權(quán)利要求10所述的半導(dǎo)體結(jié)構(gòu)的制作方法，其中該第一介電層與該第二介電層的材質(zhì)包括低介電常數(shù)材料。
15.如權(quán)利要求14所述的半導(dǎo)體結(jié)構(gòu)的制作方法，其中該低介電常數(shù)材料包括氟硅玻璃。
全文摘要
一種半導(dǎo)體結(jié)構(gòu)，其位于晶片的切割道區(qū)上，且環(huán)繞晶片的芯片區(qū)，此半導(dǎo)體結(jié)構(gòu)包括依序配置于切割道區(qū)上的多層介電層以及配置于每一層介電層中的多個(gè)圖案化金屬。其中，每一層介電層中的圖案化金屬延伸至位于下一層的部分介電層中。
文檔編號(hào)H01L21/00GK1949485SQ20051011337
公開日2007年4月18日 申請(qǐng)日期2005年10月11日 優(yōu)先權(quán)日2005年10月11日
發(fā)明者郭建利, 吳炳昌, 饒瑞孟 申請(qǐng)人:聯(lián)華電子股份有限公司