專利名稱：一種減小在高壓mos工藝中sti底部漏電的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種減小STI(shallow trench isolation，淺溝槽)底部漏電的方法，涉及一種減小在高壓MOS工藝中STI底部漏電的方法。
背景技術(shù)：
在高壓MOS工藝中，由于高壓部的工作電壓較高，另外由于在工藝中集成了高壓管的制成工藝，所以會(huì)對隔離工藝要求更加嚴(yán)格。由于STI加工工藝中對底部的損傷以及其他工藝的熱過程對STI內(nèi)部的應(yīng)力變化而產(chǎn)生的缺陷，對STI隔離效果產(chǎn)生了不良影響，尤其是在高壓MOS工藝加工中，因?yàn)樵诟邏篗OS工藝中，工作電壓都在數(shù)十伏，對隔離的要求更加嚴(yán)格。
在STI加工工藝中，對STI內(nèi)部的缺陷的主要起因是由于在STI內(nèi)部的成膜導(dǎo)致的熱應(yīng)力對內(nèi)部的硅表面產(chǎn)生的晶格缺陷。目前解決的方法一般是把STI底部形狀做得更加圓滑，減小在角落的應(yīng)力集中；另外就是在STI內(nèi)填充氧化膜前，先對STI底部進(jìn)行一次氧化，使STI內(nèi)部形貌變得圓滑。
以上兩個(gè)方法在低壓MOS的加工中可以起一定的效果，但是在高壓MOS工藝中由于工作電壓的提高，效果不是很理想，因此需要在以上兩個(gè)方法的基礎(chǔ)上進(jìn)一步減小STI底部的缺陷。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種減小在高壓MOS工藝中STI底部漏電的方法，它可以減少STI底部缺陷，進(jìn)而減小STI底部的漏電。
為了解決以上技術(shù)問題，本發(fā)明提供了一種減小在高壓MOS工藝中STI底部漏電的方法，它是在STI刻蝕工藝后，通過輕刻蝕方法，對STI硅表面進(jìn)行輕微的各向同性刻蝕。
所述的輕刻蝕方法，是指通過利用干法刻蝕機(jī)，使用含F(xiàn)的刻蝕氣體，并且將刻蝕機(jī)的下部電極功率設(shè)為最小。
因?yàn)楸景l(fā)明采用了由上、下兩層不同的氧化膜構(gòu)成雙層氧化膜結(jié)構(gòu)，其下層氧化膜是利用熱氧化方式生長，它可以生長一層致密的熱氧化層，該氧化層可以避免電荷穿過氧化膜和硅的界面，而進(jìn)入到柵氧里面，導(dǎo)致電荷在柵氧中的堆積，長時(shí)間的使用會(huì)使高壓MOS管的特性發(fā)生漂移的情況發(fā)生，進(jìn)而確保了高壓MOS管的特性保持穩(wěn)定。
本發(fā)明是在STI刻蝕后，利用各向同性的干法刻蝕技術(shù)，對STI底部進(jìn)行微量的刻蝕，這樣有兩個(gè)好處，首先由于使用了各向同性的技術(shù)，所以加工出來的形狀更加圓滑，有利于減小應(yīng)力在角落上的集中；其次對于STI底部由于前面的干法刻蝕會(huì)因?yàn)殡x子轟擊而在表面產(chǎn)生一些損傷，雖然可以在氧化后有所恢復(fù)，但還是會(huì)在高電壓工作狀態(tài)下對漏電產(chǎn)生貢獻(xiàn)，而輕刻蝕恰好可以清除STI表面的一些損傷，進(jìn)而促進(jìn)了氧化對刻蝕損傷的恢復(fù)作用。
具體實(shí)施例方式
本發(fā)明的具體方法是在STI刻蝕工藝后，通過輕刻蝕方法，利用各向同性的干法刻蝕工藝來對STI進(jìn)行進(jìn)一步的加工，對硅表面進(jìn)行大約50～100的刻蝕量。
各向同性的干法刻蝕工藝可以采用在刻蝕中減小對下部電極的功率的方法來實(shí)現(xiàn)。下部電極的功率減小，可以降低等離子體中的帶電離子對硅片表面的轟擊，進(jìn)而使刻蝕氣體擴(kuò)散到硅片表面，在各個(gè)方向上與STI的表面等速反應(yīng)，達(dá)到各向同性的刻蝕效果。
在刻蝕氣體的選擇上可以選擇含F(xiàn)的氣體，來與硅表面反應(yīng)。如CF4，CHF3，C4F8等氣體。
輕刻蝕(light etch)的實(shí)施方法是利用干法刻蝕機(jī)，選擇含F(xiàn)元素的刻蝕氣體，然后在功率設(shè)置上，選擇只應(yīng)用能產(chǎn)生等離子體的上部電極，而下部電極的功率設(shè)置為最小，或不使用下部電極。這樣在等離子體中的含有F的自由基就會(huì)擴(kuò)散到硅片表面，與STI溝槽內(nèi)部進(jìn)行個(gè)向同性的反應(yīng)，形成一個(gè)圓滑的STI表面，并且?guī)ё咭恍㏒TI表面的損傷層。
在產(chǎn)品加工結(jié)束后，可以在測試隔離特性的測試圖形中來確定本方法對隔離工藝的促進(jìn)作用。如在測試寄生MOS管的測試圖形上，測量寄生MOS管的I-off電流，就可以來判斷在本方法的隔離效果。
權(quán)利要求
1.一種減小在高壓MOS工藝中STI底部漏電的方法，其特征在于，在STI刻蝕工藝后，通過輕刻蝕方法，對STI硅表面進(jìn)行輕微的各向同性刻蝕。
2.如權(quán)利要求1所述的減小在高壓MOS工藝中STI底部漏電的方法，其特征在于，所述的輕刻蝕方法，是指通過利用干法刻蝕機(jī)，使用含F(xiàn)的刻蝕氣體，并且將刻蝕機(jī)的下部電極功率設(shè)為最小。
3.如權(quán)利要求2所述的減小在高壓MOS工藝中STI底部漏電的方法，其特征在于，所述的含F(xiàn)的刻蝕氣體可以是CF4或CHF3或C4F8氣體。
4.如權(quán)利要求1所述的減小在高壓MOS工藝中STI底部漏電的方法，其特征在于，刻蝕量為50～100。
全文摘要
本發(fā)明公開了一種減小在高壓MOS工藝中STI底部漏電的方法，它可以減少STI底部缺陷，進(jìn)而減小STI底部的漏電它是在STI刻蝕工藝后，通過輕刻蝕方法，對STI硅表面進(jìn)行輕微的各向同性刻蝕，所述的輕刻蝕方法，是指通過利用干法刻蝕機(jī)，使用含F(xiàn)的刻蝕氣體，并且將刻蝕機(jī)的下部電極功率設(shè)為最小。
文檔編號(hào)H01L21/3065GK1983523SQ20051011142
公開日2007年6月20日 申請日期2005年12月13日 優(yōu)先權(quán)日2005年12月13日
發(fā)明者王飛, 鄭萍, 余波 申請人:上海華虹Nec電子有限公司