專利名稱:用于包含n－epi偏置的高壓工藝的完全集成浮動電源的制作方法
技術(shù)領(lǐng)域：
本申請涉及用于饋送數(shù)據(jù)采集電路的電源電壓，尤其是，在單塊集成電路高壓工藝(technology)中實(shí)現(xiàn)的電流感測器芯片中的完全集成低壓浮動電源。
背景技術(shù)：
圖1示出了用于發(fā)動機(jī)驅(qū)動控制的普通轉(zhuǎn)換器裝置的單個轉(zhuǎn)換腳的電路10。該電路10包括用來驅(qū)動高壓側(cè)開關(guān)14和低壓側(cè)開關(guān)16的半橋驅(qū)動器12。在這種裝置中經(jīng)常用連接在X節(jié)點(diǎn)和負(fù)載之間的旁路電阻來感測相電流。由該旁路電阻提供的電壓數(shù)據(jù)由在單塊集成電路高壓工藝中實(shí)現(xiàn)的電流感測器芯片18檢測。B.Murari，F(xiàn).Bertotti，G.S.Vignola在Berlino 1996，Sprinter-Verlag的“Smart powerIcs”的第2章中討論了電流感測電路，該感測電路在此引用并作為參考，其包括在浮動n-epi袋(pocket)中，該袋指的是X節(jié)點(diǎn)，其允許通過在該點(diǎn)抑制普通模式出現(xiàn)來檢測數(shù)據(jù)(Vx＝0V÷600V)。
典型地，自舉電容器CB用于為芯片的浮動端供電。根據(jù)功率晶體管驅(qū)動要求，在關(guān)閉低壓側(cè)開關(guān)16時使用15V電源給自舉電容器CB充電，在關(guān)閉高壓側(cè)開關(guān)14時，提供相當(dāng)于Vx的VF＝15V。由于在自舉電容器CB上的充電和放電狀態(tài)，用波紋噪聲來表征外部電源電壓VF。
通常，高壓工藝可以從信號處理電路中使用的MOSFET的尺寸的連續(xù)減小獲益。相反，更小的設(shè)備通常需要低于15V的電源電壓。因此，為了充分利用尺寸減小工藝，必須實(shí)現(xiàn)能從VF電壓獲得穩(wěn)定的5V補(bǔ)給電源的浮動電源。

發(fā)明內(nèi)容因此，本發(fā)明的目的是提供一種解決方案，其使得具有輸出電壓Vout≤5V的完全集成低壓浮動供電(LVFS)得以實(shí)現(xiàn)。
本方面的另一個目的是在單塊集成電路高壓工藝中實(shí)現(xiàn)的電流感測器芯片中實(shí)現(xiàn)用于饋送數(shù)據(jù)采集的完全集成LVFS。
本發(fā)明的又一個目的是由在其袋中出現(xiàn)的最大電壓值小的電壓偏置的浮動n-epi袋中實(shí)現(xiàn)完全集成LVFS。
本發(fā)明的再一個目的是使用用于信號處理的先進(jìn)的MOSFET族，使得使用比在其中出現(xiàn)的最大電壓值低的電壓很好地偏置來保持浮動epi。
提供用于饋送數(shù)據(jù)采集電路的集成電路。該集成電路包括轉(zhuǎn)換器裝置，其具有用來驅(qū)動在半橋中連接的高壓側(cè)和低壓側(cè)開關(guān)、形成在單塊集成電路高壓工藝中的數(shù)據(jù)采集電路、用來給數(shù)據(jù)采集電路提供電壓的低壓浮動供電(LVFS)電路，該LVFS電路形成在浮動n-epi袋中，其使用比在n-epi袋中出現(xiàn)的最大電壓值低的電壓偏置。
通過參考附圖對本發(fā)明進(jìn)行以下描述，本發(fā)明的其他特點(diǎn)和優(yōu)點(diǎn)將會變得顯而易見。
圖1是用于電機(jī)驅(qū)動控制的普通轉(zhuǎn)換器裝置的單個轉(zhuǎn)換腳的電路 圖2是具有兩個不同外延生長的n-epi袋的單個p型基底的截面 圖3是具有兩個不同外延生長的n-epi袋，其中場氧化層與金屬交叉來提供LVFS的單個p型基底的截面 圖4是在浮動袋之間具有內(nèi)部粘合的單個p型基底的頂視 圖5是用來處理電壓值VF并確保所有連接都是反向偏置的調(diào)整電路的基礎(chǔ)結(jié)構(gòu)的電路圖，其中電壓值VF比epi袋偏置電壓Vout高；
圖6是單個p型基底的截面圖，其中對于兩個VX值所有連接都是反向偏置；
圖7是包括如圖6所示形成的測試LVFS的集成電路的截面 圖8是包括如圖6所示形成的LVFS的改進(jìn)集成電路的截面 圖9是圖8的集成電路的設(shè)計圖，其具有面積為640×380μm2，并包括電源能帶隙參考電壓、調(diào)整環(huán)以及在VF上的ESD；
圖10示出的是反向變化的試驗(yàn)電壓波形，其中a1)X(4V/div)，b1)ΔVout(2V/div)@dV/dt＝0.03V/ns；a2)X(4V/div)，b2)ΔVout(2V/div)@dV/dt＝0.01V/ns；以及時標(biāo)為500ns/div；以及
圖11示出的是反向變化的電壓波形，其中c1)X(7.5V/div)，d1)ΔVout(7.5V/div)@dV/dt＝0.03V/ns，c2)X(7.5V/div)，d2)Vout(7.5V/div)@dV/dt＝0.01V/ns，以及時標(biāo)為1μs/div。
具體實(shí)施方式為理解本發(fā)明的電流感測器芯片的工作狀態(tài)，提供要進(jìn)行檢測的系統(tǒng)、采取的工藝的特征的概述是有用的。該采取的工藝允許感測電路和邏輯接口都集成在相同的芯片上。圖2示出了具有兩個不同外延生長的n-epi袋的單個p型基底20的截面圖。所有的電路、感測線路和邏輯接口在epi袋中實(shí)現(xiàn)，在連接到系統(tǒng)的總地DC(圖1)的P型基底20中制作該epi袋。
該浮動的袋，其相當(dāng)于X節(jié)點(diǎn)，其特征為特別的幾何形狀，其由允許n-epi/p子接點(diǎn)承受高轉(zhuǎn)換偏置電壓。在由M.Grasso、S.Morini、A.Rugginenti在2004年12月7日提出的題為“用于AC發(fā)動機(jī)相電流感測的輸入濾波器”、美國專利No.6,828,753，由A.W.Ludikhuize在Power Semiconductor Devices and ICs，2000中提出的“A Review ofRESURF Technology”、在2000年5月25日的第12屆國際研討會的11-18頁上、由J.S.Ajit，D.Kinzer，N.Ranjan在ISPSD’93的PowerSemiconductor Devices and ICs，2003中提出的“1200V High-Side LateralMOSFET in Junction-Isolated Power IC Technology Using Two FieldReduction Layers”中討論了Resurf@工藝。在1993年5月18-20日的第5屆國際研討會的會議記錄的第230-235頁、由A.Merello、A.Rugginenti、M.Grasso提出的“使用單塊集成電路高壓門驅(qū)動器”以及由A.Lidow，D.Kinzer G.Sheridan，D.Tam提出的“在新千年中用于電力管理的半導(dǎo)體路標(biāo)”，2001年6月第89卷第6期第803-812頁的IEEE會議記錄在此結(jié)合并作為參考，其通常用來準(zhǔn)確地描繪電場。因此，結(jié)擊穿會使得達(dá)到1200V之多。低壓側(cè)的epi袋LS由固定電壓(15V)偏置并且相當(dāng)于DC-。在這兩個袋之間的信息交換由使用短路電流脈沖的DMOS裝置補(bǔ)償。以下公開的所有電壓值指的是共模VX(DC+或DC-)的瞬時值。
現(xiàn)在，可以利用具有2μm和0.5μm信道長度，分別稱之為20V工藝和5V工藝的MOS工藝。而且，現(xiàn)在VF是偏置浮動epi袋和提供電流感測電路唯一可以利用的電壓。因此，可以用20V工藝的MOS來實(shí)現(xiàn)epi袋和電流感測電路。
如上所述，本發(fā)明的目的在于開發(fā)5V工藝MOS族中的感測電路，該MOS族確保比第一MOS族具有更好的性能和更少的電力消耗。而且，該供給以及5V工藝中的感測電路所占的總面積比20V工藝中只用于感測電路所需要的面積更小。后者的優(yōu)勢獲得了價值，因?yàn)樾盘柼幚聿考膹?fù)雜性增加了。而且，5V工藝裝置有助于實(shí)現(xiàn)通過20V工藝的使用不能獲得其性能的電路。
在n-epi袋中，在p井(well)實(shí)現(xiàn)了n信道MOS，同時該n信道MOS直接形成在外延層中。這就意味著n-epi袋構(gòu)成了p信道裝置的主體。使用外部供給VF來偏置epi袋。p信道的主體偏置在15V利用5V裝置，工作范圍應(yīng)該介于15V(VF)和10V(VF-5V)之間。結(jié)果，感測電路和旁路電阻電壓Vin需要兩個不同的參考電壓，例如感測電路為VX+10V，旁路電阻電壓為VX，電壓變換就變得必要了。電壓轉(zhuǎn)換操作可能會使信號的信噪比更差，這必須進(jìn)行處理。因此，在偏置浮動袋的同時，實(shí)現(xiàn)提供參照VX的5V或3.3V輸出電壓的電力供給是必要的。
現(xiàn)在討論提出的關(guān)于供給電路的解決方案的優(yōu)缺點(diǎn)。理論和實(shí)踐結(jié)果的比較，顯示了一些未曾遇到的狀態(tài)，其分析和解釋也進(jìn)行討論。
實(shí)現(xiàn)LVFS
低壓浮動供電(LVFS)可以用多種不同的方法來實(shí)現(xiàn)。下面將突出這些各式各樣的解決方法的優(yōu)點(diǎn)和缺點(diǎn)以闡明做出這些選擇的背后的原因。獲得5V工藝電壓供電的第一種方法是不將其在電流感測芯片中集成來進(jìn)行調(diào)節(jié)。該方法可以用外面的LVFS芯片進(jìn)行補(bǔ)償。調(diào)節(jié)實(shí)現(xiàn)電壓Vout從VF開始(參見圖1)。這種方法對LVFS電路沒有拓?fù)湎拗啤＿@種方法的缺點(diǎn)是在該系統(tǒng)中出現(xiàn)其他芯片和板上耦合噪音的影響。
獲得5V工藝電壓供電第二種方法可以是用包含有LVFS的第二浮動n-epi袋來實(shí)現(xiàn)電流感測芯片。用VF來偏置該epi袋使得在供給拓?fù)浞矫鏇]有限制是可能的。然而，當(dāng)VX＝600V時，將電壓Vout提供給包含電流感測電路的其它浮動epi袋時產(chǎn)生了一些問題。
圖3示出了通過用金屬交叉場氧化層來提供LVFS的第二種方法的執(zhí)行。這里，第二種方法通過使用金屬來實(shí)現(xiàn)，其在epi袋之間交叉場氧化層區(qū)域，由于基底20連接到系統(tǒng)接地DC-，當(dāng)VF＝615V時發(fā)生了一些氧化層損壞的問題。該方法有很多缺點(diǎn)。為確保IC的整體性，有必要實(shí)現(xiàn)比通常的場氧化層更厚的場氧化層，這樣延長了場氧化層的沉積。而且，對處理步驟的任何改進(jìn)需要非常昂貴的、消耗時間的可靠性和質(zhì)量測試。因此，該方法可以認(rèn)為只對該裝置的大批量生產(chǎn)是可行的。
圖4示出了通過使用設(shè)置在兩個袋中并在內(nèi)部結(jié)合在一起的兩個專用墊來給第二epi袋提供Vout。N-epi區(qū)域1是LVFS，n-epi區(qū)域2是電流感測電路；n-epi區(qū)域3是接口部分。該結(jié)合被塑料模包圍并且確保了電絕緣。然而，因?yàn)樾枰獌蓚€其它的墊和內(nèi)部結(jié)合，這種方案增加了生產(chǎn)出的集成電路的成本。
本發(fā)明優(yōu)選的實(shí)施例涉及在相同的浮動epi袋中實(shí)現(xiàn)LVFS，在該袋中設(shè)置了電流感測電路。這允許通過LVFS電路的輸出電壓而不是袋中最大的電壓值VF直接偏置該epi袋。該實(shí)施例成本效率最好，以下將詳細(xì)描述。
由于該epi袋由LVFS本身的輸出電壓偏置，這對于理解該電壓供給電路的拓?fù)湎拗剖侵匾摹ＴO(shè)計成與該n-epi袋一起使用的電路由外部電源VF偏置，其也是其具有的最高電壓值。相反，對本發(fā)明來說，控制電壓值VF＝15V，其比epi袋偏置電壓Vout＝5V高，并且確保所有的連接在所有的工作條件下都是反向偏置是必要的。
如圖5所示，通過連接到VF只是20V工藝的n信道MOSFET的漏極端和由其結(jié)構(gòu)特征隔離的多晶硅電阻器來獲得該結(jié)果。圖6進(jìn)一步示出了多晶硅基底的橫截面，其中獲得的供電結(jié)構(gòu)連接對VX的共模值是反向偏置的。
在20V工藝中n信道裝置的使用是強(qiáng)制性的，因?yàn)镸OSFET將通過其源極端子提供電壓Vout。這就意味著在通常的工作條件下，其比電源源極電壓高5V。這樣，Vout＝5V偏置浮動袋并通過移動它們的工作范圍來饋送電流感測電路，其中在該工作范圍內(nèi)通過旁路電阻提供的數(shù)據(jù)是可以得到的(Vout÷VX)。
圖7示出了第一種方法實(shí)現(xiàn)的LVFS單元的示意圖。如圖所示，只有20V工藝的n信道MOS開關(guān)H2的漏極端和多晶硅電阻器R0連接到VF，這是出于上述考慮的需要。該電路在芯片中在開放的環(huán)形拓?fù)浣Y(jié)構(gòu)中測試，該結(jié)構(gòu)允許基于公式1實(shí)現(xiàn)VoutVout＝VZ+VGS1-VGS2(1)其中VZ是齊納二極管D1的反向偏置電壓。負(fù)載電流Iload＝1mA，是電流感測電路最大的消耗預(yù)計。
具有圖7的單元的電路的試驗(yàn)結(jié)果、位于根據(jù)Cadence@環(huán)境得到的極限曲線之間，顯示最大偏差為6.2％的Vout＝5.243。然而，該電路沒有提供具有需要的精度的Vout。所以，使用閉合的環(huán)形拓?fù)浣Y(jié)構(gòu)以改進(jìn)性能的第二種供給方法實(shí)現(xiàn)了。該供給的單元的示意圖和設(shè)計圖分別在圖8和9中示出。該閉合的環(huán)形拓?fù)浣Y(jié)構(gòu)還包括在測試芯片中，具有與第一供給電路相同的基本結(jié)構(gòu)，在20V工藝中具有額外增加的多晶硅電阻器R2和n信道MOSFET開關(guān)H2連接到VF。
用兩級放大器來實(shí)現(xiàn)調(diào)整環(huán)。其在5V工藝中實(shí)現(xiàn)并由與由電路實(shí)現(xiàn)的輸出電壓相同的輸出電壓直接供電。操作放大器的同相輸入是MOS開關(guān)M1的門而且由帶隙標(biāo)準(zhǔn)偏置。帶隙的輸出V_BG＝1.2V在溫度范圍-40℃≤溫度≤140℃內(nèi)精度為±2.8％。該帶隙電路包括由兩級配置組成的運(yùn)算放大器。由于使用的工藝不提供可用5V偏置的齊納二極管，所以包括該帶隙標(biāo)準(zhǔn)。該帶隙電路確保比用齊納二極管方法具有更好的溫度補(bǔ)償和精度。在正確的工作點(diǎn)中，放大器(V)的反相輸入也強(qiáng)迫到1.2V。在這種方式中，選擇R3和R4的值來獲得輸入級的靜態(tài)電流和IH2需要的Vout值是可能的。實(shí)際上，對于由緩沖輸入級構(gòu)成的H2的偏置電流可以寫成IH2＝V-/R3＝1.2V/R3 (2)同時Vout的值可以寫成Vout＝V-*(1+R4/R3) (3)
調(diào)整放大器的第二增益級作為公共源級來實(shí)現(xiàn)。其在具有MOSFET開關(guān)H3的20V工藝中實(shí)現(xiàn)，因?yàn)樵谡５墓ぷ鳁l件下，其漏電壓比源電壓高5V。差動輸入級由I1＝15μA偏置。另外，設(shè)計電流源電路并且插入在測試芯片中。該電路提供用于帶隙Ip5μA的偏置電流和調(diào)整放大器Ip10μA。帶隙和電流源都由Vout供給并在5V工藝中實(shí)現(xiàn)。因此，在它們的拓?fù)浣Y(jié)構(gòu)上有一些限制，實(shí)際上，在這些電路中的NPN裝置包括的集流器是epi袋層，由于這種原因，其在5V處。仿真(simulation)和測量
在Cadence的仿真環(huán)境和圖8的電路的試驗(yàn)結(jié)果之間的比較記錄在表1中。在表1中，仿真列報告情況限制最差，測試列報告觀察到的芯片的平均性能。進(jìn)行最差情況仿真以獲得測試期間相當(dāng)重要的極限曲線。測試在30個樣品中進(jìn)行。根據(jù)最初的分析，觀察由于在CB上的充電狀態(tài)和放電狀態(tài)，LVFS如何受VF的值的變化的影響是重要的。仿真顯示了與正常Vout有±3.6％的偏置。測量顯示與Vout的最大偏置小于2％。
第二種分析描述了在整個這些應(yīng)用典型的所需的溫度范圍內(nèi)的LVFS的特征。最差情況仿真示出了在Vout偏值低4.8％。在測試狀態(tài)期間，用熱氣流改變芯片的工作溫度，其與5V的最大偏離小于4％。
最后的分析示出了LVFS在電流負(fù)載中怎樣受偏離影響。實(shí)際上，設(shè)計該供給來提供電流Iload＝1mA。該仿真顯示了在Vout上的最大偏離小于4％。在測試狀態(tài)期間，最大偏離小于3.6％。因此，根據(jù)這些分析可以得出結(jié)論，仿真結(jié)果和測試結(jié)果之間與位于仿真的最差情況曲線之間的試驗(yàn)曲線存在良好的一致是可能的。
如上所述，VF是有干擾的外部供電。因此，在VF上分析Vout怎樣被有干擾的信號影響是重要的。對于這些測量，在多個不同的頻率時具有2V峰到峰振幅的正弦信號疊加到VF上。隨后，觀察到Vout上的干擾振幅。該試驗(yàn)結(jié)果比仿真的還要糟。注意，在確定電路的最后方案時，供給電路的輸出將是一個內(nèi)部節(jié)點(diǎn)，而在測試芯片中其連接到外部襯墊是重要的。然而，仍得到外部干擾的顯著減小。
表1
記錄了在0V和600V之間的VX節(jié)點(diǎn)的振蕩期間LVFS的形態(tài)。該振蕩由斜率(dV/dt)表征，其可以是每納秒數(shù)十伏。建立的可以獲得的測量允許我們觀察LVFS強(qiáng)迫VX在0V和30V之間振蕩的形態(tài)。然而，考慮到隨著施加反向電壓，p子接點(diǎn)/n-epi接點(diǎn)的電容減小，這是振蕩真正的臨界范圍。所以，主要的電荷注入發(fā)生在振蕩這部分。用所使用的儀器，用最大值1V/ns改變振蕩區(qū)域的斜率也是可能的。該試驗(yàn)結(jié)果示出了在X節(jié)點(diǎn)從30V過渡到0V期間LVFS產(chǎn)生的一些問題(見圖9)。實(shí)際上，在振蕩期間能看到Vout的值受到很大的干擾。該現(xiàn)象的振幅和持續(xù)時間都連接到振幅斜率和由負(fù)載減弱的電流。新的仿真被帶到表面是該問題背后的原因。實(shí)際上，具有Vout＝5V和VX＝30V，該p副接點(diǎn)/n-epi接點(diǎn)具有35V的反向偏置電壓。當(dāng)VX下降到0V時，在n-epi中有許多正電荷從連接處注入。該問題是由于這樣的事實(shí)，n-epi袋的偏置由源跟隨器級MOSFET H2(圖8)提供該類型的輸出級能獲得電流，但不能減弱它。因此，該電荷注入增加了Vout的值。在Vout上的峰值振幅可以通過增加由負(fù)載減弱的電流來降低。
圖10和11示出了在放電狀態(tài)結(jié)束后Vout保持在低于5V。當(dāng)VX′振幅的斜率增加時，該現(xiàn)象的持續(xù)時間增加了。該形態(tài)時由于調(diào)節(jié)運(yùn)輸放大器上的轉(zhuǎn)換速度問題引起的。實(shí)際上，如果Vout增加，該調(diào)節(jié)環(huán)盡力將它在其正確的工作點(diǎn)上轉(zhuǎn)變。要不是Vout的值高于VF，將會失去環(huán)控制。由于該調(diào)節(jié)沒有將轉(zhuǎn)變最優(yōu)化，其需要數(shù)μs來將該環(huán)恢復(fù)到其正確的工作點(diǎn)。該問題通過為LVFS執(zhí)行一個輸出級可能得到解決，其既能提供電流又能減弱電流，例如推挽式拓?fù)?。用這種方法，在負(fù)面期間n-epi中注入的電荷可以被減弱。
雖然已經(jīng)相對與特殊實(shí)施例描述了本發(fā)明，但是許多其它的變形和改變以及其他用途對本領(lǐng)域技術(shù)人員來說是顯而易見的。因此，指出本發(fā)明并不局限于這里的典型公開。
權(quán)利要求
1.一種用于為數(shù)據(jù)采集電路供電的集成電路，該集成電路包括轉(zhuǎn)換器設(shè)備，該轉(zhuǎn)換器設(shè)備具有用來驅(qū)動在半橋中連接的高壓側(cè)和低壓側(cè)的半橋驅(qū)動器，該集成電路包括形成在單塊集成電路高壓工藝中的數(shù)據(jù)采集電路；以及用來給數(shù)據(jù)采集電路提供電壓的低壓浮動供電LVFS電路，該LVFS電路形成在浮動n-epi袋中，該袋由比n-epi袋中出現(xiàn)的電壓的最大值低的電壓偏置。
2.根據(jù)權(quán)利要求
1所述的集成電路，其中由LVFS電路提供給數(shù)據(jù)采集電路的電壓優(yōu)選是介于5V和3.3V之間。
3.根據(jù)權(quán)利要求
1所述的集成電路，其中該LVFS形成在數(shù)據(jù)采集電路的硅基板的浮動n-epi袋中，該n-epi袋由LVFS的輸出電壓直接偏置。
4.根據(jù)權(quán)利要求
3所述的集成電路，其中設(shè)計該LVFS以與n-epi袋一起使用，并由外部供電偏置，該外部供電是集成電路中最高的電壓值，該LVFS電路提供n-epi袋偏置電壓Vout。
5.根據(jù)權(quán)利要求
4所述的集成電路，其中該LVFS電路包括第一n信道MOSFET和在第一n信道MOSFET的柵極端和漏極接線端之間連接的第一多晶硅電阻器，該第一n信道MOSFET的電源提供電壓Vout。
6.根據(jù)權(quán)利要求
5所述的集成電路，其中只有第一n信道MOSFET的漏極接線端和第一多晶硅電阻器連接到外部電壓源，該第一n信道MOSFET和第一多晶硅電阻器由它們的結(jié)構(gòu)特征隔離。
7.根據(jù)權(quán)利要求
6所述的集成電路，其中第一n信道MOSFET在20V工藝中。
8.根據(jù)權(quán)利要求
7所述的集成電路，其中LVFS的接點(diǎn)由位于高壓側(cè)開關(guān)和低壓側(cè)開關(guān)之間的節(jié)點(diǎn)處的電壓VX的共模值反向偏置。
9.根據(jù)權(quán)利要求
5所述的集成電路，其中該LVFS電路還包括具有連接到第一n信道MOSFET的柵極和第一多晶硅電阻器柵極接線端和漏極接線端以及連接到齊納二極管的陰極端的源極端子的第二n信道MOSFET，該齊納二極管的陽極端子連接到高壓側(cè)開關(guān)和低壓側(cè)開關(guān)之間的節(jié)點(diǎn)。
10.根據(jù)權(quán)利要求
9所述的集成電路，其中電壓Vout等于齊納二極管的反向偏置電壓加上第二n信道MOSFET的柵源的電壓減去第一n信道MOSFET的柵源的電壓。
11.根據(jù)權(quán)利要求
5所述的集成電路，其中該LVFS電路還包括具有通過第二電阻器和電容器連接到第一n信道MOSFET的柵極和連接到第一多晶硅電阻器柵極端子和漏極端子的第二n信道MOSFET，以及具有兩級放大器的調(diào)節(jié)環(huán)，該兩級放大器包括包括帶隙電路和電流源電路的差動級，該帶隙電路提供偏置差動級的帶隙參考以及偏置帶隙電路的電流源電路；以及作為公共源級實(shí)現(xiàn)的增益級。
12.根據(jù)權(quán)利要求
11所述的集成電路，其中該差動級在5V工藝中實(shí)現(xiàn)，增益級和第二n信道MOSFET在20V工藝中實(shí)現(xiàn)，通過輸出電壓VOUT直接供給調(diào)節(jié)環(huán)。
13.用于驅(qū)動負(fù)載所述的集成電路，該集成電路包括轉(zhuǎn)換器裝置，該轉(zhuǎn)換器裝置具有用來驅(qū)動在半橋中連接的高壓側(cè)和低壓側(cè)開關(guān)的半橋驅(qū)動器，該集成電路包括形成在單塊集成電路高壓工藝中的電流感測器；以及用來給電流感測器提供電壓的低壓浮動供電電路LVFS，該LVFS電路連接在外部供給VF和電流感測器之間。
14.根據(jù)權(quán)利要求
13所述的集成電路，其中還包括在負(fù)載和連接高壓側(cè)開關(guān)和低壓側(cè)開關(guān)的節(jié)點(diǎn)之間耦合的節(jié)點(diǎn)電壓供電，該電流感測器通過節(jié)點(diǎn)電壓供電感測電壓。
15.根據(jù)權(quán)利要求
13所述的集成電路，其中在連接到高壓側(cè)和低壓側(cè)開關(guān)之間的節(jié)點(diǎn)的外部芯片上提供該LVFS電路，該LVFS電路沒有集成在電流感測器中。
16.根據(jù)權(quán)利要求
13所述的集成電路，其中該電流感測器包括第一和第二浮動n-epi袋，該第二n-epi袋包括LVFS，和在與金屬交叉的第一和第二epi袋之間的場氧化層。
17.根據(jù)權(quán)利要求
16所述的集成電路，還包括用于提供輸出電壓VOUT設(shè)置在第一和第二袋中、并在內(nèi)部連接在一起的至少兩個專用襯墊。
18.根據(jù)權(quán)利要求
17所述的集成電路，其中該電流感測器還包括三個n-epi區(qū)域，第一區(qū)域是LVFS電路，第二區(qū)域包括電流感測器電路，第三區(qū)域是接口部分。
19.根據(jù)權(quán)利要求
18所述的集成電路，其中該電流感測器還包括用來包圍所述連接并提供電氣絕緣的塑料模。
專利摘要
提供一種用來饋送數(shù)據(jù)采集電路的集成電路。該集成電路包括用來驅(qū)動在半橋中連接的高壓側(cè)和低壓側(cè)開關(guān)的半橋驅(qū)動器，形成在單塊集成電路高壓工藝中的數(shù)據(jù)采集電路，以及用來給數(shù)據(jù)采集電路提供電壓的低壓浮動供電(LVFS)電路，該LVFS電路形成在浮動n－epi袋中，該袋由比n－epi袋中出現(xiàn)的電壓的最大值低的電壓偏置。
文檔編號H01L27/04GK1992265SQ200610162710
公開日2007年7月4日 申請日期2006年10月8日
發(fā)明者S·莫里尼 申請人:國際整流器公司導(dǎo)出引文BiBTeX, EndNote, RefMan