專利名稱：非揮發(fā)性存儲器及其制造方法
技術領域：
本發(fā)明涉及一種半導體元件及其制造方法，特別是涉及一種非揮發(fā)性存儲器及其制造方法。
背景技術：
存儲器，顧名思義便是用以儲存數據或數據的半導體元件。當計算機微處理器的功能越來越強，軟件所進行的程序與運算越來越龐大時，存儲器的需求也就越來越高，為了制造容量大且便宜的存儲器以滿足這種需求的趨勢，制作存儲器元件的技術與工藝，已成為半導體科技持續(xù)往高集成度挑戰(zhàn)的驅動力。
在各種存儲器產品中，具有可進行多次數據的存入、讀取或抹除等動作，且存入的數據在斷電后也不會消失的優(yōu)點的非揮發(fā)性存儲器，已成為個人計算機和電子設備所廣泛采用的一種存儲器元件。
圖1為現有一種溝槽式元件的剖面示意圖。請參照圖1A，基底100具有多個溝槽102，而溝槽式元件配置于溝槽102中。溝槽式元件例如為溝槽式存儲器，其包括浮置柵極104、控制柵極108以及介電層106。其中，浮置柵極104、控制柵極108的材料為摻雜多晶硅。此外，溝槽式元件下方具有源極/漏極區(qū)110，其是利用離子注入的方式所形成。
然而，隨著集成度的增加，兩相鄰溝槽式元件之間的距離也會縮小，亦即源極/漏極區(qū)110之間的距離也會縮小。因此，當源極/漏極區(qū)110之間的距離太小時，可能會因為源極/漏極區(qū)110中的摻雜物擴散至基底100中而使得相鄰的源極/漏極區(qū)110造成不正常的電性貫通(punch through)。另一方面，在形成以摻雜多晶硅為材料的控制柵極108時，控制柵極108中的摻雜物亦會擴散至源極/漏極區(qū)110中，進一步使源極/漏極區(qū)110的區(qū)域擴大，而更容易使與相鄰的源極/漏極區(qū)110產生不正常的電性貫通，甚至于摻雜物會擴散至周圍的介電層，嚴重影響元件可靠性。而且，以摻雜多晶硅為材料的控制柵極108具有較高的線電阻。也會影響元件效能。

發(fā)明內容
本發(fā)明的目的就是在提供一種非揮發(fā)性存儲器，其具有一層摻雜金屬硅化物層以及材料為金屬的控制柵極。
本發(fā)明的另一目的是提供一種非揮發(fā)性存儲器的制造方法，利用加熱工藝使摻雜金屬硅化物層中的摻雜物擴散而形成源極/漏極區(qū)。
本發(fā)明提出一種非揮發(fā)性存儲器的制作方法，首先，提供一基底，此基底具有一溝槽，其中此溝槽將用以形成溝槽式元件。接著，于溝槽中的基底上形成一層摻雜硅化金屬層。然后，進行加熱工藝，以于摻雜硅化金屬層下方的基底中形成源極/漏極區(qū)。之后，于摻雜硅化金屬層上形成第一導體層并填滿溝槽。
依照本發(fā)明實施例所述的非揮發(fā)性存儲器的制造方法，上述的摻雜硅化金屬層的材料例如為摻雜硅化鍺(GeSi)。
依照本發(fā)明實施例所述的非揮發(fā)性存儲器的制造方法，上述的摻雜硅化金屬層的形成方法例如是以原位(in-situ)注入摻雜物的方式，使用低壓化學氣相沉積法形成的。
依照本發(fā)明實施例所述的非揮發(fā)性存儲器的制造方法，上述的摻雜硅化金屬層的厚度例如是介于100～500之間。
依照本發(fā)明實施例所述的非揮發(fā)性存儲器的制造方法，上述的第一導體層的材料例如為金屬。
依照本發(fā)明實施例所述的非揮發(fā)性存儲器的制造方法，上述的加熱工藝例如為快速熱回火(RTA)工藝。
依照本發(fā)明實施例所述的非揮發(fā)性存儲器的制造方法，于摻雜硅化金屬層形成前，還可以先于溝槽的表面上形成第一介電層。接著，于溝槽的二側壁上形成浮置柵極。然后，于基底上形成第二介電層。之后，除溝槽中的部分第二介電層與第一介電層而暴露出基底，并形成摻雜硅化金屬層于暴露的基底上。
依照本發(fā)明實施例所述的非揮發(fā)性存儲器的制造方法，上述的浮置柵極的形成方法例如是先于溝槽內填入導體材料層。之后，將導體材料層圖案化，以于溝槽的二側壁上形成浮置柵極。
依照本發(fā)明實施例所述的非揮發(fā)性存儲器的制造方法，上述的導體材料層的材料例如為摻雜多晶硅。
依照本發(fā)明實施例所述的非揮發(fā)性存儲器的制造方法，還可以在形成第一導體層之后，于基底上形成第三介電層。之后，再于第三介電層上形成第二導體層。
本發(fā)明還提出一種非揮發(fā)性存儲器，此非揮發(fā)性存儲器包括一基底、一第一介電層、一對浮置柵極、一控制柵極、一第二介電層、一摻雜硅化金屬層以及一第一源極/漏極區(qū)。其中，基底中具有一溝槽。第一介電層配置于溝槽的側壁與部分溝槽的底部上。浮置柵極配置于溝槽的二側壁上，且位于第一介電層上?？刂茤艠O配置于溝槽中，且控制柵極的頂部高于基底的表面。第二介電層配置于浮置柵極與控制柵極之間，且位于第一介電層上。摻雜硅化金屬層配置于控制柵極與基底之間。第一源極/漏極區(qū)配置于摻雜硅化金屬層下方的基底中。
依照本發(fā)明實施例所述的非揮發(fā)性存儲器，上述的摻雜硅化金屬層的材料例如為摻雜硅化鍺。
依照本發(fā)明實施例所述的非揮發(fā)性存儲器，上述的摻雜硅化金屬層的厚度例如是介于100～500之間。
依照本發(fā)明實施例所述的非揮發(fā)性存儲器，上述的控制柵極的材料例如為金屬。
依照本發(fā)明實施例所述的非揮發(fā)性存儲器，還可以有一第三介電層，配置于基底上并覆蓋控制柵極，以及一導體層，位于第三介電層上。
依照本發(fā)明實施例所述的非揮發(fā)性存儲器，上述的導體層配置于控制柵極高于基底表面的側壁。
依照本發(fā)明實施例所述的非揮發(fā)性存儲器，還可以有一第二源極/漏極區(qū)，配置于導體層二側的基底中。
依照本發(fā)明實施例所述的非揮發(fā)性存儲器，上述的浮置柵極的材料例如為摻雜多晶硅。
依照本發(fā)明實施例所述的非揮發(fā)性存儲器，上述的第一介電層的材料例如為氧化硅(SiO2)。
依照本發(fā)明實施例所述的非揮發(fā)性存儲器，上述的第二介電層的材料例如為氧化硅。
依照本發(fā)明實施例所述的非揮發(fā)性存儲器，上述的第三介電層的材料例如為氧化硅。
本發(fā)明在控制柵極的下方形成一層摻雜金屬硅化物層，可降低源極/漏極區(qū)的線電阻，并藉由一道加熱工藝，使摻雜金屬硅化物層中的摻雜物擴散至下方的基底中，形成，可避免源極/漏極區(qū)的范圍過于擴大，而造成不正常的電性貫通，并具有較佳的短通道效應。此外，利用金屬來作為存儲器中的控制柵極，則不會有因摻雜物擴散至穿隧氧化層而影響元件效能的情形發(fā)生。
為讓本發(fā)明的上述和其它目的、特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合附圖作詳細說明如下。


圖1為現有一種溝槽式元件的剖面示意圖。
圖2A至圖2G為依照本發(fā)明實施例所繪示的非揮發(fā)性存儲器的制作流程剖面圖。
簡單符號說明20、20’非揮發(fā)性存儲器100、200基底102、204溝槽104、208浮置柵極106、110、206、210、216介電層108控制柵極110、212、220源極/漏極區(qū)202圖案化掩模層205溝槽式元件207導體材料層209、219間隙壁213摻雜硅化金屬層214、218a、218b導體層具體實施方式
圖2A至圖2G為依照本發(fā)明實施例所繪示的非揮發(fā)性存儲器的制作流程剖面圖。首先請參照第2A圖，提供基底200。接著，于基底200表面形成圖案化掩模層202，其材料例如為氮化硅。然后，以圖案化掩模層202為掩模，進行蝕刻工藝，以于基底200中形成溝槽204。接下來，于溝槽204表面形成介電層206，以作為穿隧氧化層。其中，介電層206的材料例如為氧化硅，形成方法例如為熱氧化法。之后，于溝槽204中填入導體材料層207。其中，導體材料層207的材料例如為摻雜多晶硅，形成方法例如是先利用化學氣相沉積法形成一層多晶硅層后，再進行離子注入步驟。
然后，請參照圖2B，移除圖案化掩模層202表面上的導體材料層207，其移除方式例如為化學機械研磨法。接著，進行回蝕刻步驟，蝕刻部分的導體層207，留下溝槽204內的導體層207，使其頂部低于圖案化掩模層202的表面。接下來，于溝槽204的側壁上形成間隙壁209，并覆蓋導體層207的部分上表面。其中，間隙壁209的材料例如是與導體層207具有不同蝕刻選擇性的材料，形成方法例如是先形成一層絕緣材料層(未繪示)，然后利用各向異性蝕刻法移除部分絕緣材料層。
之后，請參照圖2C，以圖案化掩模層202與間隙壁209為蝕刻掩模，將導體材料層207圖案化，以于溝槽204的側壁上形成一對浮置柵極208。然后，再于基底200上形成介電層210。介電層210可以是一復合層，由下而上依序為氧化硅層、氮化硅層與氧化硅層。當然，介電層210也可能是只包括氧化硅層/氮化硅層，或者僅僅是一層氧化硅層。介電層210的形成方法例如是化學氣相沉積法。
接著，請參照圖2D，移除溝槽204內部分的介電層206與210，以暴露出基底200，并移除圖案化掩模層202上的介電層210。其中，移除的方法包括各向異性蝕刻工藝，其例如為干式蝕刻工藝。然后，于暴露出的基底200上形成摻雜硅化金屬層213。其中，摻雜硅化金屬層213的材料例如為摻雜硅化鍺。摻雜硅化金屬層213的形成方法例如是采用臨場(in-situ)注入摻雜物的方式，使用低壓化學氣相沉積法形成的。此外，摻雜硅化金屬層213的厚度例如是介于100～500之間。之后，進行加熱工藝，使摻雜硅化金屬層213中的摻雜物擴散至摻雜硅化金屬層213下方的基底200中，以形成源極/漏極區(qū)212。其中，加熱工藝例如為快速熱回火工藝。
然后，請參照圖2E，于基底200上形成導體材料層(未繪示)，并填滿溝槽204。其中，導體材料層的材料例如是為金屬。接著，移除部分導體材料層至暴露出圖案化掩模層202以形成導體層214，以作為控制柵極。然后，移除圖案化掩模層202。
之后，請參照圖2F，于基底200上形成介電層216。其中，介電層216的材料例如為氧化硅。然后，于介電層216上形成導體層218a，作為字線之用，以完成非揮發(fā)性存儲器20的制作。其中，導體層218a的材料例如為摻雜多晶硅。
在另一實施例中，接續(xù)于圖2F之后，還可以進行下述步驟，即可完成另一種非揮發(fā)性存儲器20’的制作。請參照圖2G，首先，于導體層214的側壁上的導體層218a上形成間隙壁219。然后，以間隙壁219為掩模，移除部分導體層218a，以形成導體層218b。其中，移除部分導體層218a的方法例如為進行各向異性蝕刻工藝。之后，于導體層218b二側的基底200中，形成源極/漏極區(qū)220，而完成共享同一控制柵極(即導體層214)的二個存儲器的制作。其中，源極/漏極區(qū)220的形成方法例如為進行離子注入工藝。
值得一提的是，以本發(fā)明所制作出的非揮發(fā)性存儲器(如圖2F與圖2G所示)，在位于控制柵極的下方，皆配置有摻雜硅化金屬層，且因為二者的控制柵極皆以金屬作為其材料，因此可以避免配置于摻雜硅化金屬層下方基底中的源極/漏極區(qū)因其它的摻雜物滲入，而造成源極/漏極區(qū)擴大或滲入周圍的介電層，進而造成不正常電性貫通的現象。
在本發(fā)明的上述制造方法中，在形成控制柵極前，先形成一層摻雜金屬硅化物層，之后使用快速熱回火工藝，使摻雜金屬硅化物層中的摻雜物，經由擴散的方式而在下方的基底中形成摻雜區(qū)來作為源極/漏極。由于形成的摻雜區(qū)會局限在特定位置，因此可避免不正常的電性貫通，并且可以避免短通道效應。而且，摻雜金屬硅化物層可以增加導電性，降低源極/漏極區(qū)的線電阻。此外，利用金屬材料取代摻雜多晶硅來作為控制柵極，可以避免因摻雜多晶硅中的摻雜物擴散至穿隧氧化層，而對存儲器元件產生影響。
雖然本發(fā)明以優(yōu)選實施例揭露如上，然而其并非用以限定本發(fā)明，本領域的技術人員在不脫離本發(fā)明的精神和范圍內，可作些許的更動與潤飾，因此本發(fā)明的保護范圍應當以后附的權利要求所界定者為準。
權利要求
1.一種非揮發(fā)性存儲器的制作方法，包括提供一基底，該基底具有一溝槽，其中該溝槽將用以形成一溝槽式元件；于該溝槽中的該基底上形成一摻雜硅化金屬層；進行一加熱工藝，以于該摻雜硅化金屬層下方的該基底中形成一源極/漏極區(qū)；以及于該摻雜硅化金屬層上形成一第一導體層并填滿該溝槽。
2.如權利要求1所述的非揮發(fā)性存儲器的制作方法，其中該摻雜硅化金屬層的材料包括摻雜硅化鍺。
3.如權利要求1所述的非揮發(fā)性存儲器的制作方法，其中該摻雜硅化金屬層的形成方法包括以臨場注入摻雜物的方式，使用低壓化學氣相沉積法形成的。
4.如權利要求1所述的非揮發(fā)性存儲器的制作方法，其中該摻雜硅化金屬層的厚度介于100～500之間。
5.如權利要求1所述的非揮發(fā)性存儲器的制作方法，其中該第一導體層的材料包括金屬。
6.如權利要求1所述的非揮發(fā)性存儲器的制作方法，其中該加熱工藝包括快速熱回火工藝。
7.如權利要求1所述的非揮發(fā)性存儲器的制作方法，還包括于該摻雜硅化金屬層形成前于該溝槽的表面上形成一第一介電層；于該溝槽的二側壁上形成一浮置柵極；于該基底上形成一第二介電層；以及移除該溝槽中的部分該第二介電層與該第一介電層而暴露出該基底，并形成該摻雜硅化金屬層于暴露的該基底上。
8.如權利要求7所述的非揮發(fā)性存儲器的制作方法，其中該浮置柵極的形成方法包括于該溝槽內填入一導體材料層；以及圖案化該導體材料層，以于該溝槽的二側壁上形成該浮置柵極。
9.如權利要求8所述的非揮發(fā)性存儲器的制作方法，其中該導體材料層的材料包括摻雜多晶硅。
10.如權利要求1所述的非揮發(fā)性存儲器的制作方法，還包括形成該第一導體層后，于該基底上形成一第三介電層；以及于該第三介電層上形成一第二導體層。
11.一種非揮發(fā)性存儲器，包括一基底，該基底中具有一溝槽；一第一介電層，配置于該溝槽的側壁與部分該溝槽的底部上；一浮置柵極，配置于該溝槽的二側壁上，且位于該第一介電層上；一控制柵極，配置于該溝槽中，且該控制柵極的頂部高于該基底的表面；一第二介電層，配置于該對浮置柵極與該控制柵極之間，且位于該第一介電層上；一摻雜硅化金屬層，配置于該控制柵極與該基底之間；以及一第一源極/漏極區(qū)，配置于該摻雜硅化金屬層下方的該基底中。
12.如權利要求11所述的非揮發(fā)性存儲器，其中該摻雜硅化金屬層的材料包括摻雜硅化鍺。
13.如權利要求11所述的非揮發(fā)性存儲器，其中該摻雜硅化金屬層的厚度介于100～500之間。
14.如權利要求11所述的非揮發(fā)性存儲器，其中該控制柵極的材料包括金屬。
15.如權利要求11所述的非揮發(fā)性存儲器，還包括一第三介電層，配置于該基底上并覆蓋該控制柵極；以及一導體層，位于該第三介電層上。
16.如權利要求15所述的非揮發(fā)性存儲器，其中該導體層配置于該控制柵極的高于該基底的表面的側壁。
17.如權利要求16所述的非揮發(fā)性存儲器，還包括一第二源極/漏極區(qū)，配置于該導體層二側的該基底中。
18.如權利要求11所述的非揮發(fā)性存儲器，其中該浮置柵極的材料包括摻雜多晶硅。
19.如權利要求11所述的非揮發(fā)性存儲器，其中該第一介電層的材料包括氧化硅。
20.如權利要求11所述的非揮發(fā)性存儲器，其中該第二介電層的材料包括氧化硅。
21.如權利要求11所述的非揮發(fā)性存儲器，其中該第三介電層的材料包括氧化硅。
全文摘要
一種非揮發(fā)性存儲器的制作方法，首先，提供一基底，此基底具有一溝槽，其中此溝槽將用以形成溝槽式元件。接著，于溝槽中的基底上形成一層摻雜硅化金屬層。然后，進行加熱工藝，以于摻雜硅化金屬層下方的基底中形成源極/漏極區(qū)。之后，于摻雜硅化金屬層上形成第一導體層并填滿溝槽。
文檔編號H01L27/115GK1917176SQ20051008949
公開日2007年2月21日 申請日期2005年8月19日 優(yōu)先權日2005年8月19日
發(fā)明者王炳堯, 賴亮全 申請人:力晶半導體股份有限公司