專利名稱：非易失性存儲(chǔ)器件及其驅(qū)動(dòng)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種新穎的非易失性存儲(chǔ)器件及其驅(qū)動(dòng)方法，更具體地說(shuō)，本發(fā)明涉及一種能夠僅使用一個(gè)晶體管來(lái)執(zhí)行兩比特操作、并能夠在不需要為選擇柵分配額外面積的情況下防止產(chǎn)生過(guò)擦除問(wèn)題的非易失性存儲(chǔ)器件及其驅(qū)動(dòng)方法。
背景技術(shù)：
非易失性存儲(chǔ)器中存儲(chǔ)的數(shù)據(jù)即使在供電中斷的情況下也不會(huì)丟失，因此被廣泛地用來(lái)在多種設(shè)備中存儲(chǔ)數(shù)據(jù)，這樣的設(shè)備包括數(shù)碼像機(jī)和移動(dòng)電話。圖1示出了用于實(shí)現(xiàn)根據(jù)相關(guān)技術(shù)的非易失性存儲(chǔ)器件的單晶體管型層疊單元結(jié)構(gòu)。
如圖1所示，單晶體管型層疊單元包括半導(dǎo)體襯底11；隧道氧化層12，選擇性形成在半導(dǎo)體襯底的預(yù)定區(qū)域上；層疊柵極結(jié)構(gòu)，由浮動(dòng)?xùn)?3、柵間絕緣層14、和控制柵15構(gòu)成；絕緣層隔離物16，設(shè)置在層疊柵結(jié)構(gòu)的兩側(cè)；絕緣層17，形成在層疊柵結(jié)構(gòu)和絕緣層隔離物之間；輕摻雜漏極18a和18b，形成在半導(dǎo)體襯底表面上，并基本位于絕緣層隔離物的下方；源/漏結(jié)19a和19b，形成在半導(dǎo)體襯底表面上，并基本位于絕緣層隔離物的兩側(cè)以外；以及硅化層20，形成在源/漏結(jié)上并位于層疊柵結(jié)構(gòu)頂部的控制柵之上。
在具有上述構(gòu)造的單晶體管型層疊單元中，它占用很小的面積，從而促進(jìn)了裝置的集成性，其中的浮動(dòng)?xùn)?3被介電層完全包裹，并用作該層疊單元的電荷存儲(chǔ)單元。在對(duì)該單元進(jìn)行編程時(shí)，應(yīng)用了通道熱電子注入(injection)來(lái)將電子注入到浮動(dòng)?xùn)?3中，并因此提高了其閾值電壓(VT)。在擦除操作中，閾值電壓由于擦除操作而被降低，電子通過(guò)Fowler-Nordheim(FN)隧道效應(yīng)被從浮動(dòng)?xùn)?3中除去。
與此同時(shí)，由于半導(dǎo)體加工(尤其是隧道氧化層12的厚度)的不均勻性，或者由于施加到包裹浮動(dòng)?xùn)?3的介電層上的應(yīng)力，可能會(huì)出現(xiàn)過(guò)擦除狀態(tài)(VT≤0V)。這里，應(yīng)該注意的是，如果任意一個(gè)單元中出現(xiàn)了過(guò)擦除，則在給定的位線上將沒(méi)有單元能夠被讀取，所以防止過(guò)擦除是一項(xiàng)很關(guān)鍵的操作要求。通常來(lái)說(shuō)，在例如圖1所示的單晶體管型層疊單元中，通過(guò)檢測(cè)過(guò)擦除單元、并在提高被檢測(cè)的單元的閾值電壓之后對(duì)其進(jìn)行編程解決了過(guò)擦除的問(wèn)題。然而，這個(gè)過(guò)程耗費(fèi)太多的測(cè)試時(shí)間，需要復(fù)雜的電路來(lái)補(bǔ)償過(guò)擦除單元的閾值電壓，并增加了數(shù)據(jù)擦除過(guò)程的復(fù)雜性。此外，在解決過(guò)擦除問(wèn)題過(guò)程中，通過(guò)縮小單元的容許閾值電壓的范圍(窗口)來(lái)配置單晶體管型層疊單元，以盡力防止過(guò)擦除狀態(tài)的出現(xiàn)。這里，當(dāng)以超過(guò)數(shù)十千字節(jié)的區(qū)塊單位執(zhí)行擦除操作時(shí)，被擦除區(qū)塊的統(tǒng)計(jì)學(xué)閾值電壓分布被過(guò)度擴(kuò)展，從而減小了實(shí)際的容許閾值電壓范圍。
上述的非易失性存儲(chǔ)單元使得浮動(dòng)?xùn)诺某潆姞顟B(tài)(即，閾值電壓)能夠?qū)?yīng)于存儲(chǔ)器的邏輯狀態(tài)。對(duì)于3.3V的輸入電壓，單晶體管型層疊單元的容許閾值電壓范圍為1.0V～5.0V，并且流過(guò)單晶體管型層疊單元的單元電流可相應(yīng)地確定。例如，如果向低級(jí)閾值電壓被設(shè)為1.0V的控制柵施加3.3V的讀取電壓，則單元電流對(duì)應(yīng)于其差值，即3.3V-1.0V，從而阻塞了以5.0V編程的單元的通道(channel，也叫“溝道”)中的電流通路。因此，在單晶體管型層疊單元中，電流流動(dòng)狀態(tài)或電流阻塞狀態(tài)被檢測(cè)出，這兩種狀態(tài)與包括兩個(gè)值(即，邏輯“1”和邏輯“0”)的邏輯狀態(tài)相關(guān)聯(lián)，使得每個(gè)單元能夠存儲(chǔ)一比特的數(shù)字?jǐn)?shù)據(jù)。
在數(shù)據(jù)讀取操作中，存儲(chǔ)器的數(shù)據(jù)讀取速度與單元電流成正比；即，高的單元電流意味著高的數(shù)據(jù)讀取速度，反之亦然。因此，由于較低的閾值電壓可獲得較高的單元電流，因而較低的閾值電壓也意味著較高的讀取速度，并且，由于上述單晶體管型層疊單元的單元電流較低，因此它難以提高數(shù)據(jù)讀取速度。
為了滿足單晶體管型層疊單元的技術(shù)規(guī)則而進(jìn)一步實(shí)現(xiàn)單元尺寸減小(精度增加)的各種嘗試同樣具有多種副作用，包括較差的單元特性，以及較低的單元可靠性。例如，在排列于存儲(chǔ)器陣列中的單晶體管層疊單元中，漏極直接與位線相連，而源極與共用的地線相連。這樣，當(dāng)施加漏極電壓時(shí)，會(huì)發(fā)生漏極接通或塊晶體管擊穿現(xiàn)象，并且由于漏極與浮動(dòng)?xùn)畔噙B而產(chǎn)生高泄漏電流。因此增加了編程電流，使得電荷泵電路的數(shù)目也必須增加。漏極接通、擊穿、和高泄漏電流效應(yīng)與通道寬度成反比放大，因而很難減小單元的尺寸。此外，存儲(chǔ)器陣列可能會(huì)由于漏電電流而意想不到地將熱電子注入到包含于選定位線中的非選定單元中，并可能由于電場(chǎng)應(yīng)力而遭遇非選定單元中的電荷泄漏問(wèn)題，并且，當(dāng)針對(duì)漏極執(zhí)行接觸和布線處理時(shí)，可能產(chǎn)生存儲(chǔ)晶體管(單元)的浮動(dòng)?xùn)诺南噜徰趸瘜拥膼夯瘑?wèn)題。
即使隨著微細(xì)加工技術(shù)的發(fā)展，并且，盡管快閃存儲(chǔ)單元可具有單晶體管結(jié)構(gòu)，但由于上述的多個(gè)問(wèn)題，仍然難以減小單元的尺寸。為了解決這些問(wèn)題，單晶體管型層疊單元可包括與浮動(dòng)?xùn)啪w管串接的選擇柵晶體管。然而，增加選擇柵晶體管要求在單元集成過(guò)程中分配額外的面積，這又抵消了減小單元尺寸的作用。

發(fā)明內(nèi)容
因此，本發(fā)明的目的在于一種能夠基本消除由相關(guān)技術(shù)中的限制和缺點(diǎn)引起的一個(gè)或多個(gè)問(wèn)題的非易失性存儲(chǔ)器件及其驅(qū)動(dòng)方法。
本發(fā)明的一個(gè)目的在于提供一種非易失性存儲(chǔ)器件，它不需要單獨(dú)的測(cè)試來(lái)對(duì)過(guò)擦除單元進(jìn)行檢測(cè)，且不需要用來(lái)增加過(guò)擦除單元的閾值電壓的電路，就能解決過(guò)擦除問(wèn)題。
本發(fā)明的另一目的在于提供一種能夠有效擴(kuò)展閾值電壓窗口的非易失性存儲(chǔ)器件。
本發(fā)明的另一目的在于提供一種非易失性存儲(chǔ)器件，它不需要額外的面積來(lái)處理過(guò)擦除狀態(tài)，從而提高了裝置的集成性。
本發(fā)明的另一目的在于提供一種可以縮短測(cè)試時(shí)間的非易失性存儲(chǔ)器件。
本發(fā)明的另一目的在于提供一種可簡(jiǎn)化擦除操作的非易失性存儲(chǔ)器件。
本發(fā)明的另一目的在于提供一種具有可同時(shí)實(shí)現(xiàn)選擇柵功能的主柵電極的非易失性存儲(chǔ)器件。
本發(fā)明的另一目的在于提供一種不需要構(gòu)造選擇柵的非易失性存儲(chǔ)器件。
本發(fā)明的另一目的在于提供一種沒(méi)有漏極接通問(wèn)題的非易失性存儲(chǔ)器件，它能夠使用較低的編程電壓進(jìn)行器件的操作、有效地減小電荷泵電路的數(shù)目、并提升與漏極干擾相關(guān)的耐久特性。
本發(fā)明的另一目的在于提供一種可簡(jiǎn)化器件制造、并促進(jìn)器件集成性的非易失性存儲(chǔ)器件。
本發(fā)明的另一目的在于提供一種能夠?qū)崿F(xiàn)較快的編程速度、從而實(shí)現(xiàn)高性能非易失性存儲(chǔ)器件的非易失性存儲(chǔ)器件。
本發(fā)明的另一目的在于提供一種非易失性存儲(chǔ)器件，它可以防止由于單晶體管型層疊單元結(jié)構(gòu)內(nèi)的相鄰元件的耦合而引起的電荷損失，并因此提高裝置的可量測(cè)性。
本發(fā)明的另一目的在于提供一種僅使用一個(gè)晶體管就能制造兩比特的器件、從而顯著提高集成性并降低每一比特的生產(chǎn)成本的非易失性存儲(chǔ)器件。
本發(fā)明的另一目的在于提供一種用于驅(qū)動(dòng)任意一種上述非易失性存儲(chǔ)器件的方法。
本發(fā)明的其他優(yōu)點(diǎn)、目的、和特征的一部分將在隨后的描述中闡述，另一部分將在本領(lǐng)域技術(shù)人員分析以下內(nèi)容的基礎(chǔ)上變得顯而易見(jiàn)，或者通過(guò)實(shí)施本發(fā)明而了解。本發(fā)明的目的和其他優(yōu)點(diǎn)可通過(guò)在說(shuō)明書(shū)、權(quán)利要求書(shū)、以及附圖中所特別指出的結(jié)構(gòu)實(shí)現(xiàn)和獲得。
為了實(shí)現(xiàn)根據(jù)在本文中實(shí)施和主要描述的本發(fā)明的上述目的和其他優(yōu)點(diǎn)，提供了一種非易失性存儲(chǔ)器件，包括半導(dǎo)體襯底；源/漏結(jié)，形成在半導(dǎo)體襯底的預(yù)定表面區(qū)域中；主柵氧化層，形成在半導(dǎo)體襯底的表面上，并設(shè)置在源/漏結(jié)之間，該主柵氧化層的一端包括第一比特電荷存儲(chǔ)單元，該第一比特電荷存儲(chǔ)單元包括第一隧道氧化層、第一勢(shì)阱層、和第一耦合氧化層，以及，該主柵氧化層的相對(duì)端包括第二比特電荷存儲(chǔ)單元，該第二比特電荷存儲(chǔ)單元包括第二隧道氧化層、第二勢(shì)阱層、和第二耦合氧化層；以及主柵電極，形成在主柵氧化層上。
在本發(fā)明的另一方面中，提供了一種用于驅(qū)動(dòng)上述非易失性存儲(chǔ)器件的方法，該方法包括通過(guò)建立預(yù)定編程偏壓條件，使得通道電子從源結(jié)傳遞到漏結(jié)、并靠近漏結(jié)產(chǎn)生熱電子作為通道電子，來(lái)對(duì)非易失性存儲(chǔ)器件進(jìn)行編程，從而在漏結(jié)上形成垂直電場(chǎng)，以將電子注入到第一和第二勢(shì)阱層的至少一個(gè)中。
在本發(fā)明的另一方面中，提供了一種用于驅(qū)動(dòng)上述非易失性存儲(chǔ)器件的方法，該方法包括從第一和第二比特電荷存儲(chǔ)單元中的至少一個(gè)中擦除已存儲(chǔ)的比特。該擦除操作這樣實(shí)現(xiàn)通過(guò)建立預(yù)定擦除偏壓條件來(lái)使存儲(chǔ)在第一和第二勢(shì)阱層中的電子產(chǎn)生Fowler-Nordheim隧道效應(yīng)，從而將電子傳遞到源/漏結(jié)；或者通過(guò)將源/漏結(jié)的熱空穴注入到第一和第二勢(shì)阱層中，從而使熱空穴與存儲(chǔ)在第一和第二勢(shì)阱層中的電子相結(jié)合。
在本發(fā)明的另一方面中，提供了一種用于驅(qū)動(dòng)上述非易失性存儲(chǔ)器件的方法，該方法包括通過(guò)建立預(yù)定讀取偏壓條件來(lái)讀取第一和第二比特電荷存儲(chǔ)單元中的一個(gè)，以確定擦除狀態(tài)和編程狀態(tài)中的一種，如果源/漏結(jié)之間存在電流，則確定為擦除狀態(tài)；如果源/漏結(jié)之間不存在電流，則確定為編程狀態(tài)。
應(yīng)該了解，本發(fā)明前面的概述以及隨后的詳述使示例性和說(shuō)明性的，目的在于提供對(duì)所申請(qǐng)的本發(fā)明的進(jìn)一步的說(shuō)明。


加入附圖是為了提供對(duì)本發(fā)明的進(jìn)一步的理解，附圖被并入并構(gòu)成了本申請(qǐng)的一部分，本發(fā)明的圖示實(shí)施例和說(shuō)明書(shū)一起用來(lái)說(shuō)明本發(fā)明的原理。在附圖中
圖1示出了傳統(tǒng)的單晶體管層疊單元的結(jié)構(gòu)的截面圖；圖2是根據(jù)本發(fā)明的非易失性存儲(chǔ)器件的截面圖；圖3是根據(jù)本發(fā)明的非易失性存儲(chǔ)器件的平衡態(tài)能帶的示意圖，其中，圖示的能帶對(duì)應(yīng)于圖2的III-III線；圖4和圖5是圖2的非易失性存儲(chǔ)器件根據(jù)本發(fā)明的驅(qū)動(dòng)方法對(duì)兩比特單元中的一個(gè)進(jìn)行選擇性編程的截面圖，并一同示出了相應(yīng)的編程操作；圖6是圖2的非易失性存儲(chǔ)器件根據(jù)本發(fā)明的驅(qū)動(dòng)方法進(jìn)行擦除的截面圖，并一同示出了擦除操作的示意圖；圖7是圖2的非易失性存儲(chǔ)器件的截面圖，其中，兩比特單元中處于編程狀態(tài)的第一個(gè)正根據(jù)本發(fā)明的驅(qū)動(dòng)方法被讀取，并一同示出了讀取操作的示意圖；圖8是圖2的非易失性存儲(chǔ)器件的截面圖，其中，兩比特單元中處于擦除狀態(tài)的第一個(gè)正根據(jù)本發(fā)明的驅(qū)動(dòng)方法被讀取，并一同示出了讀取操作的示意圖；以及圖9是圖2的非易失性存儲(chǔ)器件的截面圖，其中，兩比特都已被編程的兩比特單元中的第二個(gè)正根據(jù)本發(fā)明的驅(qū)動(dòng)方法被讀取，并一同示出了讀取操作的示意圖；具體實(shí)施方式
以下將詳細(xì)參照本發(fā)明的優(yōu)選實(shí)施例，其實(shí)例在附圖中示出。任何可能的情況下，附圖中將使用相似的附圖標(biāo)號(hào)來(lái)表示相同或相似的部件。
本發(fā)明的非易失性存儲(chǔ)器件被構(gòu)造為分成兩個(gè)部分的單晶體管(單元)，因而為每一個(gè)單元(cell，也叫“存儲(chǔ)單元”)提供了兩比特的數(shù)據(jù)存儲(chǔ)容量。本發(fā)明的非易失性存儲(chǔ)器件具有能夠執(zhí)行控制柵功能和選擇柵功能的主柵電極，因而不需要選擇柵。
參照?qǐng)D2，根據(jù)本發(fā)明的非易失性存儲(chǔ)器件包括半導(dǎo)體襯底31；輕摻雜漏區(qū)38，形成在半導(dǎo)體襯底的預(yù)定表面區(qū)域中；源/漏結(jié)區(qū)域39，形成在半導(dǎo)體襯底的預(yù)定表面區(qū)域中，作為設(shè)置在輕摻雜漏區(qū)以外的雜質(zhì)擴(kuò)散層，其深度大于輕摻雜漏區(qū)的深度；主柵氧化層32，形成在半導(dǎo)體襯底上，并基本設(shè)置在輕摻雜漏區(qū)之間；第一和第二比特電荷存儲(chǔ)單元(storage unit)33和34，用于分別存儲(chǔ)第一比特和第二比特，并設(shè)置在主柵氧化層的兩端；主柵電極35，形成在主柵氧化層和第一和第二比特電荷存儲(chǔ)單元之上；側(cè)壁隔離物36，設(shè)置在主柵電極的兩側(cè)；聚氧化層37，形成在主柵電極和側(cè)壁隔離物之間；以及，硅化層40，形成在源/漏結(jié)區(qū)域上方以及主柵電極頂部。第一比特電荷存儲(chǔ)單元33包括隧道氧化層33a、勢(shì)阱層33b、和耦合氧化層33c，第二比特電荷存儲(chǔ)單元34包括隧道氧化層34a、勢(shì)阱層34b、和耦合氧化層34c。這里，隧道氧化層33a和34a設(shè)置在靠近半導(dǎo)體襯底31的電荷存儲(chǔ)單元的底部，耦合氧化層33c和34c設(shè)置在靠近主柵電極35的電荷存儲(chǔ)單元的頂部。
隧道氧化層33a和34a以及耦合氧化層33c和34c由具有較大能帶間隙的材料制成，而勢(shì)阱層33b和34b由具有較小能帶間隙的材料制成，從而由各個(gè)勢(shì)阱層形成勢(shì)阱。即，隧道氧化層33a和34a以及耦合氧化層33c和34c的能帶間隙大于中間的勢(shì)阱層33b和34b，制成各個(gè)勢(shì)阱層的材料比起相應(yīng)的相鄰層(即，隧道氧化層和耦合氧化層)來(lái)說(shuō)，表現(xiàn)出較高的介電常數(shù)和較低的阱密度。例如，隧道氧化層33a和34a以及耦合氧化層33c和34c可由SiO2、Al2O3、Y2O3等制成，而勢(shì)阱層33b和34b可由HfO2、ZrO2、BaZrO2、BaTiO2、Ta2O5、ZrSiO4、基于鑭化物的氧化層、氮化層等制成。
圖3是根據(jù)本發(fā)明的平衡態(tài)能帶結(jié)構(gòu)的示意圖，示出了勢(shì)阱在分別設(shè)置于隧道氧化層33a和34a與耦合氧化層33c和34c之間的勢(shì)阱層33b和34b中的形成。在這種情況下，隧道氧化層33a和34a由SiO2制成，勢(shì)阱層33b和34b由Ta2O5制成，耦合氧化層33c和34c由Al2O3制成。
由于通道熱電子注入效應(yīng)將電子注入到一個(gè)勢(shì)阱中，或者由于Fowler-Nordheim隧道效應(yīng)將電子從相應(yīng)的勢(shì)阱中除去，位于勢(shì)阱層33b和34b正下方的半導(dǎo)體襯底31的部分的電荷(電勢(shì))可發(fā)生改變，這產(chǎn)生了兩種效果中的一種，即，根據(jù)半導(dǎo)體襯底的相應(yīng)部分中生成的電勢(shì)，半導(dǎo)體襯底中存在或不存在電流。結(jié)果，一比特非易失性存儲(chǔ)器件可在各個(gè)勢(shì)阱層33b和34b中實(shí)現(xiàn)，從而可僅使用一個(gè)晶體管來(lái)實(shí)現(xiàn)兩比特操作。
在用于驅(qū)動(dòng)根據(jù)本發(fā)明具有上述結(jié)構(gòu)的非易失性存儲(chǔ)器件的方法中，與選定雜質(zhì)擴(kuò)散層(即，源/漏結(jié)區(qū)域39)的一個(gè)電極作為源結(jié)、選定其另一電極作為漏結(jié)不同的是，雜質(zhì)擴(kuò)散層的兩側(cè)都能夠按照需要來(lái)根據(jù)輸入偏壓被確定為源結(jié)或漏結(jié)。因此，在本發(fā)明的驅(qū)動(dòng)方法中，雜質(zhì)擴(kuò)散層的源/漏結(jié)將根據(jù)其與比特電荷存儲(chǔ)單元的對(duì)應(yīng)關(guān)系來(lái)表示，這樣，靠近第一比特電荷存儲(chǔ)單元33的源/漏結(jié)表示為Vsd1層，靠近第二比特電荷存儲(chǔ)單元34的源/漏結(jié)表示為Vsd2層。
本發(fā)明的驅(qū)動(dòng)方法包括針對(duì)第一和第二比特電荷存儲(chǔ)單元33和34的編程、擦除、和讀取操作，從而將預(yù)定偏壓條件相應(yīng)地施加到根據(jù)本發(fā)明的非易失性存儲(chǔ)器件上。圖4和圖5示出了比特選擇性編程操作，圖6示出了利用反向偏壓的擦除操作，圖7～9示出了各種讀取操作。
參照?qǐng)D4和圖5，它們分別示出了第一比特或第二比特的選擇性編程，電壓+Vgpgm(即，用于編程的正電勢(shì)預(yù)定柵電壓)加到主柵電極35上，同時(shí)半導(dǎo)體襯底31接地。根據(jù)正在編程的是第一比特(比特1)還是第二比特(比特2)，可將電壓+Vsdpgm(即，用于編程的正電勢(shì)預(yù)定源/漏結(jié)電壓)加到Vsd1層和被編程的比特的源/漏結(jié)上，而另一源/漏結(jié)(即，“未編程”比特的源/漏結(jié))接地。具體來(lái)說(shuō)，根據(jù)選擇性地對(duì)第一比特編程的圖4所示，將+Vsdpgm加到Vsd1層上，Vsd2層接地；根據(jù)選擇性地對(duì)第二比特編程的圖5所示，+Vsdpgm加到Vsd2層上，Vsd1層接地。在這種偏壓條件下，電子通過(guò)源極-通道注入被傳送到被編程的比特的源/漏結(jié)，在接近被編程的比特的源/漏結(jié)時(shí)，從通道電子變?yōu)闊犭娮?，熱電子的聚集產(chǎn)生垂直電場(chǎng)。即，被注入的電子從Vsd2層移到Vsd1層，來(lái)對(duì)第一比特編程，并變?yōu)槌騐sd1層的熱電子(圖4)，或者，從Vsd1層移到Vsd2層，來(lái)對(duì)第二比特編程，并變?yōu)槌騐sd2層的熱電子(圖5)。由于源極-通道注入之后產(chǎn)生的垂直電場(chǎng)，當(dāng)相應(yīng)的比特電荷存儲(chǔ)單元33或34的勢(shì)阱充有熱電子時(shí)，將對(duì)選定的比特進(jìn)行編程。
參照?qǐng)D6，它具體示出了根據(jù)本發(fā)明的以塊為單位或以頁(yè)為單位的擦除，在主柵電極35上施加電壓-Vgers(即，用于擦除的負(fù)電勢(shì)預(yù)定柵電壓)，同時(shí)半導(dǎo)體襯底31接地或浮動(dòng)。通過(guò)向主柵電極35和半導(dǎo)體襯底31施加上述電壓電勢(shì)，以及使各個(gè)Vsd1和Vsd2層接地，或者分別向其施加電壓+Vsders(即，用于擦除的正電勢(shì)預(yù)定源/漏結(jié)電壓)，實(shí)現(xiàn)了預(yù)定擦除偏壓條件。在這種偏壓條件下，當(dāng)存儲(chǔ)在第一和第二比特電荷存儲(chǔ)單元33和34的勢(shì)阱層33b和34b中的電子發(fā)生Fowler-Nordheim隧道效應(yīng)，被分別傳送到Vsd1和Vsd2層時(shí)，發(fā)生單元擦除?；蛘撸脸珘簵l件可使電子分別從Vsd1和Vsd2層到勢(shì)阱層33b和34b進(jìn)行熱空穴注入(HHI)過(guò)程，使熱空穴與存儲(chǔ)在勢(shì)阱層中的電子相結(jié)合，使得各個(gè)勢(shì)阱的電子的電荷通過(guò)帶-帶(BTB)隧道效應(yīng)或者生成電子-空穴對(duì)(EHP)而除去。
雖然附圖中沒(méi)有具體地示出，但根據(jù)本發(fā)明的以比特為單位的擦除可通過(guò)向主柵電極35和半導(dǎo)體襯底31施加上述的電壓電勢(shì)而實(shí)現(xiàn)，即，向主柵電極施加-Vgers，同時(shí)使半導(dǎo)體襯底31接地或浮動(dòng)，同時(shí)，向待擦除的比特的源/漏結(jié)施加+Vsders形式的擦除偏壓或接地電勢(shì)(GND)，并使另一(“非擦除”)源/漏結(jié)浮動(dòng)。例如，在選擇性擦除第一或第二比特時(shí)，除了向主柵電極35施加-Vgers、同時(shí)使半導(dǎo)體襯底31接地或浮動(dòng)以外，還可以通過(guò)向Vsd1層施加+Vsders或GND并使Vsd2層浮動(dòng)來(lái)擦除第一比特，以及，通過(guò)向Vsd2層施加+Vsders或GND和使Vsd1層浮動(dòng)來(lái)擦除第二比特。
圖7和圖8各自示出了用于讀取存儲(chǔ)在根據(jù)本發(fā)明的非易失性存儲(chǔ)器件的單元中的數(shù)據(jù)的方法，它首先檢測(cè)單元是處于編程狀態(tài)或者擦除狀態(tài)。例如，為了從單元的第一比特中讀取數(shù)據(jù)，向主柵電極35施加電壓+Vgref(正電勢(shì)預(yù)定柵極基準(zhǔn)電壓)，同時(shí)使半導(dǎo)體襯底31和Vsd1層(正在被讀取比特的源/漏結(jié))接地，并且，向Vsd2層(另一“非讀取”比特的源/漏結(jié))施加電壓+Vsdr(即，用于讀取的正電勢(shì)預(yù)定源/漏結(jié)電壓)。在上述的讀取偏壓條件下，根據(jù)本發(fā)明的非易失性存儲(chǔ)器件的操作結(jié)果根據(jù)單元的比特(比特1)是處于圖7所示的擦除狀態(tài)還是處于圖8所示的編程狀態(tài)而不同。加到各個(gè)源/漏結(jié)上的偏壓在通道區(qū)域中產(chǎn)生局部電勢(shì)，從而能夠檢測(cè)出相應(yīng)的比特的編程/擦除狀態(tài)。
也就是說(shuō)，如圖7所示，如果單元的第一比特處于編程狀態(tài)，那么勢(shì)阱層33b的電子電荷局部地增加半導(dǎo)體襯底31的通道區(qū)域(即，位于第一比特勢(shì)阱層正下方的半導(dǎo)體襯底部分)的電勢(shì)，并建立起0.8～1.0eV的勢(shì)壘，這將阻礙電子從Vsd1層到通道區(qū)域的源極-通道注入(沒(méi)有電流)。根據(jù)通道區(qū)域中不存在電流即可確定第一比特處于編程狀態(tài)，使得存儲(chǔ)在第一比特中的數(shù)據(jù)可進(jìn)行讀取。相反，如圖8所示，如果單元的第一比特處于擦除狀態(tài)，則勢(shì)阱層33b中沒(méi)有電子電荷存在，從而不會(huì)建立勢(shì)壘，使得電子從Vsd1層注入到通道區(qū)域的源極-通道注入能夠發(fā)生(有電流)。根據(jù)通道區(qū)域中存在電流，即可確定第一比特處于擦除狀態(tài)。
如圖7和圖8所示，通過(guò)向Vsd2層加偏壓而確定的通道區(qū)域的電勢(shì)能夠精確檢測(cè)出第一比特的編程/擦除狀態(tài)，而不管第一比特是否被過(guò)擦除，從而能夠精確地對(duì)被編程的比特進(jìn)行讀取。換而言之，盡管單元的比特可能處于過(guò)擦除狀態(tài)，但比特的過(guò)擦除不會(huì)導(dǎo)致進(jìn)一步的問(wèn)題，并且，即使由于發(fā)生了過(guò)擦除而使單元的閾值電壓低于0V，數(shù)據(jù)仍然能夠精確地讀取出來(lái)。因此，本發(fā)明的主柵電極35用作選擇柵以及控制柵，即使在負(fù)閾值電壓的情況下，本發(fā)明也可使非易失性存儲(chǔ)器件的適當(dāng)操作成為可能，從而有效地?cái)U(kuò)展閾值電壓窗口。
圖9也示出了用于讀取存儲(chǔ)在根據(jù)本發(fā)明的非易失性存儲(chǔ)器件中的數(shù)據(jù)的方法，而且具體示出了第一和第二比特都被編程并且其中一個(gè)將被讀取的單元。在圖9的實(shí)例中，正在被讀取的是第二比特。這里，類似于圖7和圖8所示的方法，讀取偏壓條件這樣實(shí)現(xiàn)，即通過(guò)向主柵電極35施加+Vgref，同時(shí)使半導(dǎo)體襯底31和被讀取的比特的源/漏結(jié)(Vsd2層)接地，并向另一源/漏結(jié)(Vsd1層)施加+Vsdr。在這種情況下，由于Vsd1層相對(duì)于Vsd2層接收正電壓，因而Vsd1層充當(dāng)漏極，Vsd2層充當(dāng)源極。
因此，勢(shì)阱層34b的電子電荷局部地增加了第二比特勢(shì)阱層下方的通道區(qū)域的電勢(shì)，并建立起勢(shì)壘，以阻礙電子從Vsd2層到通道區(qū)域的源極-通道注入，使得存儲(chǔ)在第二比特中的數(shù)據(jù)能夠被讀取出來(lái)，這同樣類似于圖7和圖8中所示的方法。然而，在這種情況下，第一比特勢(shì)阱層33b(“未讀取”比特)下方的通道區(qū)域的生成電勢(shì)和由施加到Vsd1層上的偏壓所確定的通道區(qū)域電流流動(dòng)狀態(tài)不受勢(shì)阱層的電子電荷的影響，使得第二比特的常規(guī)讀取操作能夠執(zhí)行。
通過(guò)采用根據(jù)本發(fā)明的非易失性存儲(chǔ)器件及其驅(qū)動(dòng)方法，產(chǎn)生了多種有益的效果。例如，本發(fā)明實(shí)現(xiàn)了沒(méi)有過(guò)擦除問(wèn)題的非易失性存儲(chǔ)器件。對(duì)過(guò)擦除問(wèn)題的有效抑制帶來(lái)了許多好處，包括由于不需要進(jìn)行過(guò)擦除單元檢測(cè)，因而縮短了測(cè)試時(shí)間；不需要用來(lái)增加過(guò)擦除單元的閾值電壓的電路；簡(jiǎn)化了擦除操作；以及，擴(kuò)展了閾值電壓窗口。與此同時(shí)，根據(jù)本發(fā)明的非易失性存儲(chǔ)器件的主柵電極同時(shí)實(shí)現(xiàn)了選擇柵的功能，它消除了構(gòu)建選擇柵的需要，并實(shí)現(xiàn)了沒(méi)有漏極接通問(wèn)題點(diǎn)非易失性存儲(chǔ)器件，它能夠利用較低的編程電壓進(jìn)行裝置的操作，有效減少了電荷泵電路的數(shù)目，并提升了與漏極干擾相關(guān)的耐久特性。由于不需要構(gòu)建選擇柵或者用來(lái)增加過(guò)擦除單元的閾值電壓的電路，并且，由于只需要很少的電荷泵電路，因而能夠簡(jiǎn)化裝置的制造，并促進(jìn)裝置的集成性。
而且，電子相對(duì)于比特電荷存儲(chǔ)單元的局部轉(zhuǎn)移，即，各個(gè)勢(shì)阱層的勢(shì)阱的局部電荷放大效應(yīng)，能夠?yàn)閷?shí)現(xiàn)高性能非易失性存儲(chǔ)器件提供較快的編程速度。由于勢(shì)阱層由氧化層或者氮化物層制成，本發(fā)明還防止了單晶體管型層疊單元結(jié)構(gòu)內(nèi)的相鄰元件的耦合引起的電荷損失，因此不受相鄰元件的耦合的影響。由于防止了電荷損失，因而能夠提升裝置的可量測(cè)性。
很重要的是，本發(fā)明能夠只使用一個(gè)晶體管來(lái)制造兩比特的裝置，從而顯著地增加集成性，并降低每一比特的生產(chǎn)成本。
以上所述僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不用于限制本發(fā)明，對(duì)于本領(lǐng)域的技術(shù)人員來(lái)說(shuō)，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種非易失性存儲(chǔ)器件，包括半導(dǎo)體襯底；源/漏結(jié)，形成在所述半導(dǎo)體襯底的預(yù)定表面區(qū)域中；主柵氧化層，形成在所述半導(dǎo)體襯底的表面上，并設(shè)置在所述源/漏結(jié)之間，所述主柵氧化層的一端包括第一比特電荷存儲(chǔ)單元，所述第一比特電荷存儲(chǔ)單元包括第一隧道氧化層、第一勢(shì)阱層、和第一耦合氧化層，以及，所述主柵氧化層的相對(duì)端包括第二比特電荷存儲(chǔ)單元，所述第二比特電荷存儲(chǔ)單元包括第二隧道氧化層、第二勢(shì)阱層、和第二耦合氧化層；以及主柵電極，形成在所述主柵氧化層上。
2.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)器件，其中，所述第一和第二隧道氧化層靠近所述半導(dǎo)體襯底設(shè)置，并且，所述第一和第二耦合氧化層靠近所述主柵電極設(shè)置。
3.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)器件，其中，所述第一比特電荷存儲(chǔ)單元的所述第一隧道氧化層、所述第一勢(shì)阱層、和所述第一耦合氧化層依次層疊，并設(shè)置在所述半導(dǎo)體襯底和所述主柵電極之間，并且，所述第二比特電荷存儲(chǔ)單元的所述第二隧道氧化層、所述第二勢(shì)阱層、和所述第二耦合氧化層依次層疊，并設(shè)置在所述半導(dǎo)體襯底和所述主柵電極之間。
4.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)器件，其中，所述第一比特電荷存儲(chǔ)單元允許所述主柵電極和所述半導(dǎo)體襯底之間的第一可控電子流，并且，所述第二比特電荷存儲(chǔ)單元允許所述主柵電極和所述半導(dǎo)體襯底之間的第二可控電子流。
5.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)器件，其中，所述第一勢(shì)阱層由能帶間隙小于所述第一隧道氧化層和所述第一耦合氧化層的能帶間隙的材料制成，并且，所述第二勢(shì)阱層由能帶間隙小于所述第二隧道氧化層和所述第二耦合氧化層的能帶間隙的材料制成。
6.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)器件，其中，所述第一和第二勢(shì)阱層的每一個(gè)都由能帶間隙小于所述第一和第二隧道氧化層和所述第一和第二耦合氧化層中的任意一個(gè)的能帶間隙的材料制成。
7.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)器件，其中，所述第一勢(shì)阱層由介電常數(shù)大于所述第一隧道氧化層和所述第一耦合氧化層的介電常數(shù)的材料制成，并且，所述第二勢(shì)阱層由介電常數(shù)大于所述第二隧道氧化層和所述第二耦合氧化層的介電常數(shù)的材料制成。
8.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)器件，其中，所述第一勢(shì)阱層由阱密度低于所述第一隧道氧化層和所述第一耦合氧化層的阱密度的材料制成，并且，所述第二勢(shì)阱層由阱密度低于所述第二隧道氧化層和所述第二耦合氧化層的阱密度的材料制成。
9.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)器件，其中，所述第一勢(shì)阱層由介電常數(shù)高于且阱密度低于所述第一隧道氧化層和所述第一耦合氧化層的材料制成，并且，所述第二勢(shì)阱層由介電常數(shù)高于且阱密度低于所述第二隧道氧化層和所述第二耦合氧化層的材料制成。
10.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)器件，其中，所述第一和第二勢(shì)阱層中的每一個(gè)都由介電常數(shù)高于且阱密度低于所述第一和第二隧道氧化層和所述第一和第二耦合氧化層中的任意一個(gè)的材料制成。
11.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)器件，其中，所述第一和第二隧道氧化層和所述第一和第二耦合氧化層由選自SiO2、Al2O3、和Y2O3中的一種制成。
12.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)器件，其中，所述第一和第二勢(shì)阱層中的每一個(gè)都由選自HfO2、ZrO2、BaZrO2、BaTiO2、Ta2O5、ZrSiO4、基于鑭化物的氧化層、和氮化層中的一種制成。
13.一種用于驅(qū)動(dòng)非易失性介質(zhì)的方法，所述非易失性介質(zhì)包括半導(dǎo)體襯底；源/漏結(jié)，形成在所述半導(dǎo)體襯底的預(yù)定表面區(qū)域中；主柵氧化層，形成在所述半導(dǎo)體襯底的表面上，并設(shè)置在所述源/漏結(jié)之間，所述主柵氧化層的一端包括第一比特電荷存儲(chǔ)單元，所述第一比特電荷存儲(chǔ)單元包括第一隧道氧化層、第一勢(shì)阱層、和第一耦合氧化層，以及，所述主柵氧化層的相對(duì)端包括第二比特電荷存儲(chǔ)單元，所述第二比特電荷存儲(chǔ)單元包括第二隧道氧化層、第二勢(shì)阱層、和第二耦合氧化層；以及主柵電極，形成在所述主柵氧化層上，所述方法包括通過(guò)建立預(yù)定編程偏壓條件來(lái)對(duì)非易失性存儲(chǔ)器件進(jìn)行編程，使得通道電子從源結(jié)傳遞到漏結(jié)，并且在靠近所述漏結(jié)的地方產(chǎn)生熱電子作為通道電子，從而在所述漏結(jié)上形成垂直電場(chǎng)，以將電子注入到所述第一和第二勢(shì)阱層的至少一個(gè)中。
14.根據(jù)權(quán)利要求13所述的方法，其中，在所述預(yù)定編程偏壓條件中，預(yù)定的正電壓被加到所述主柵電極和所述漏結(jié)上，并且，所述源結(jié)和所述半導(dǎo)體襯底接地。
15.一種用于驅(qū)動(dòng)非易失性介質(zhì)的方法，所述非易失性介質(zhì)包括半導(dǎo)體襯底；源/漏結(jié)，形成在所述半導(dǎo)體襯底的預(yù)定表面區(qū)域中；主柵氧化層，形成在所述半導(dǎo)體襯底的表面上，并設(shè)置在所述源/漏結(jié)之間，所述主柵氧化層的一端包括第一比特電荷存儲(chǔ)單元，所述第一比特電荷存儲(chǔ)單元包括第一隧道氧化層、第一勢(shì)阱層、和第一耦合氧化層，以及，所述主柵氧化層的相對(duì)端包括第二比特電荷存儲(chǔ)單元，所述第二比特電荷存儲(chǔ)單元包括第二隧道氧化層、第二勢(shì)阱層、和第二耦合氧化層；以及主柵電極，形成在所述主柵氧化層上，所述方法包括通過(guò)建立預(yù)定擦除偏壓條件，將已存儲(chǔ)的比特從所述第一和第二比特電荷存儲(chǔ)單元中的至少一個(gè)中擦除，使得存儲(chǔ)在所述第一和第二勢(shì)阱層中的電子產(chǎn)生Fowler-Nordheim隧道效應(yīng)，從而將電子傳遞到所述源/漏結(jié)。
16.根據(jù)權(quán)利要求15所述的方法，其中，當(dāng)所述擦除步驟將所述已存儲(chǔ)的比特同時(shí)從所述第一和第二比特電荷存儲(chǔ)單元中擦除時(shí)，在所述預(yù)定擦除偏壓條件中，預(yù)定的負(fù)電壓被施加到所述主柵電極，并且所述半導(dǎo)體襯底和所述源/漏結(jié)接地。
17.根據(jù)權(quán)利要求15所述的方法，其中，當(dāng)所述擦除步驟將所述已存儲(chǔ)的比特同時(shí)從所述第一和第二比特電荷存儲(chǔ)單元中擦除時(shí)，在所述預(yù)定擦除偏壓條件中，預(yù)定的負(fù)電壓被施加到所述主柵電極，所述半導(dǎo)體襯底接地，并且預(yù)定的正電壓被施加到所述源/漏結(jié)。
18.根據(jù)權(quán)利要求15所述的方法，其中，當(dāng)所述擦除步驟將所述已存儲(chǔ)的比特同時(shí)從所述第一和第二比特電荷存儲(chǔ)單元中擦除時(shí)，在所述預(yù)定擦除偏壓條件中，預(yù)定的負(fù)電壓被施加到所述主柵電極，所述半導(dǎo)體襯底浮動(dòng)，并且，預(yù)定的正電壓被施加到所述源/漏結(jié)。
19.根據(jù)權(quán)利要求15所述的方法，其中，當(dāng)所述擦除步驟將所述已存儲(chǔ)的比特只從所述第一和第二比特電荷存儲(chǔ)單元中的一個(gè)擦除時(shí)，在所述預(yù)定擦除偏壓條件中，預(yù)定的負(fù)電壓被施加到所述主柵電極，所述半導(dǎo)體襯底接地，預(yù)定的正電壓被施加到正在被擦除的所述第一和第二比特電荷存儲(chǔ)單元中的一個(gè)的源/漏結(jié)，并且，所述第一和第二比特電荷存儲(chǔ)單元中的另一個(gè)的源/漏結(jié)接地。
20.根據(jù)權(quán)利要求15所述的方法，其中，當(dāng)所述擦除步驟將所述已存儲(chǔ)的比特只從所述第一和第二比特電荷存儲(chǔ)單元中的一個(gè)擦除時(shí)，在所述預(yù)定擦除偏壓條件中，預(yù)定的負(fù)電壓被施加到所述主柵電極，所述半導(dǎo)體襯底浮動(dòng)，預(yù)定的正電壓被施加到正在被擦除的所述第一和第二比特電荷存儲(chǔ)單元中的一個(gè)的源/漏結(jié)，并且，所述第一和第二比特電荷存儲(chǔ)單元中的另一個(gè)的源/漏結(jié)接地。
21.根據(jù)權(quán)利要求15所述的方法，其中，當(dāng)所述擦除步驟將所述已存儲(chǔ)的比特只從所述第一和第二比特電荷存儲(chǔ)單元中的一個(gè)擦除時(shí)，在所述預(yù)定擦除偏壓條件中，預(yù)定的負(fù)電壓被施加到所述主柵電極，所述半導(dǎo)體襯底和正在被擦除的所述第一和第二比特電荷存儲(chǔ)單元中的一個(gè)的源/漏結(jié)接地，并且，所述第一和第二比特電荷存儲(chǔ)單元中的另一個(gè)的源/漏結(jié)浮動(dòng)。
22.根據(jù)權(quán)利要求15所述的方法，其中，當(dāng)所述擦除步驟將所述已存儲(chǔ)的比特只從所述第一和第二比特電荷存儲(chǔ)單元中的一個(gè)擦除時(shí)，在所述預(yù)定擦除偏壓條件中，預(yù)定的負(fù)電壓被施加到所述主柵電極，所述半導(dǎo)體襯底浮動(dòng)，正在被擦除的所述第一和第二比特電荷存儲(chǔ)單元中的一個(gè)的源/漏結(jié)接地，并且，所述第一和第二比特電荷存儲(chǔ)單元中的另一個(gè)的源/漏結(jié)浮動(dòng)。
23.一種用于驅(qū)動(dòng)非易失性介質(zhì)的方法，所述非易失性介質(zhì)包括半導(dǎo)體襯底；源/漏結(jié)，形成在所述半導(dǎo)體襯底的預(yù)定表面區(qū)域中；主柵氧化層，形成在所述半導(dǎo)體襯底的表面上，并設(shè)置在所述源/漏結(jié)之間，所述主柵氧化層的一端包括第一比特電荷存儲(chǔ)單元，所述第一比特電荷存儲(chǔ)單元包括第一隧道氧化層、第一勢(shì)阱層、和第一耦合氧化層，以及，所述主柵氧化層的相對(duì)端包括第二比特電荷存儲(chǔ)單元，所述第二比特電荷存儲(chǔ)單元包括第二隧道氧化層、第二勢(shì)阱層、和第二耦合氧化層；以及主柵電極，形成在所述主柵氧化層上，所述方法包括通過(guò)建立預(yù)定擦除偏壓條件，將已存儲(chǔ)的比特從所述第一和第二比特電荷存儲(chǔ)單元中的至少一個(gè)中擦除，使得所述源/漏結(jié)的熱空穴注入到所述第一和第二勢(shì)阱層中，從而使所述熱空穴與存儲(chǔ)在所述第一和第二勢(shì)阱層中的電子相結(jié)合。
24.根據(jù)權(quán)利要求23所述的方法，其中，當(dāng)所述擦除步驟將所述已存儲(chǔ)的比特同時(shí)從所述第一和第二比特電荷存儲(chǔ)單元中擦除時(shí)，在所述預(yù)定擦除偏壓條件中，預(yù)定的負(fù)電壓被施加到所述主柵電極，并且所述半導(dǎo)體襯底和所述源/漏結(jié)接地。
25.根據(jù)權(quán)利要求23所述的方法，其中，當(dāng)所述擦除步驟將所述已存儲(chǔ)的比特同時(shí)從所述第一和第二比特電荷存儲(chǔ)單元中擦除時(shí)，在所述預(yù)定擦除偏壓條件中，預(yù)定的負(fù)電壓被施加到所述主柵電極，所述半導(dǎo)體襯底接地，并且預(yù)定的正電壓被施加到所述源/漏結(jié)。
26.根據(jù)權(quán)利要求23所述的方法，其中，當(dāng)所述擦除步驟將所述已存儲(chǔ)的比特同時(shí)從所述第一和第二比特電荷存儲(chǔ)單元中擦除時(shí)，在所述預(yù)定擦除偏壓條件中，預(yù)定的負(fù)電壓被施加到所述主柵電極，所述半導(dǎo)體襯底浮動(dòng)，并且，預(yù)定的正電壓被施加到所述源/漏結(jié)。
27.根據(jù)權(quán)利要求23所述的方法，其中，當(dāng)所述擦除步驟將所述已存儲(chǔ)的比特只從所述第一和第二比特電荷存儲(chǔ)單元中的一個(gè)擦除時(shí)，在所述預(yù)定擦除偏壓條件中，預(yù)定的負(fù)電壓被施加到所述主柵電極，所述半導(dǎo)體襯底接地，預(yù)定的正電壓被施加到正在被擦除的所述第一和第二比特電荷存儲(chǔ)單元中的一個(gè)的源/漏結(jié)，并且，所述第一和第二比特電荷存儲(chǔ)單元中的另一個(gè)的源/漏結(jié)浮動(dòng)。
28.根據(jù)權(quán)利要求23所述的方法，其中，當(dāng)所述擦除步驟將所述已存儲(chǔ)的比特只從所述第一和第二比特電荷存儲(chǔ)單元中的一個(gè)擦除時(shí)，在所述預(yù)定擦除偏壓條件中，預(yù)定的負(fù)電壓被施加到所述主柵電極，所述半導(dǎo)體襯底浮動(dòng)，預(yù)定的正電壓被施加到正在被擦除的所述第一和第二比特電荷存儲(chǔ)單元中的一個(gè)的源/漏結(jié)，并且，所述第一和第二比特電荷存儲(chǔ)單元中的另一個(gè)的源/漏結(jié)浮動(dòng)。
29.根據(jù)權(quán)利要求23所述的方法，其中，當(dāng)所述擦除步驟將所述已存儲(chǔ)的比特只從所述第一和第二比特電荷存儲(chǔ)單元中的一個(gè)擦除時(shí)，在所述預(yù)定擦除偏壓條件中，預(yù)定的負(fù)電壓被施加到所述主柵電極，所述半導(dǎo)體襯底和正在被擦除的所述第一和第二比特電荷存儲(chǔ)單元中的一個(gè)的源/漏結(jié)接地，并且，所述第一和第二比特電荷存儲(chǔ)單元中的另一個(gè)的源/漏結(jié)浮動(dòng)。
30.根據(jù)權(quán)利要求23所述的方法，其中，當(dāng)所述擦除步驟將所述已存儲(chǔ)的比特只從所述第一和第二比特電荷存儲(chǔ)單元中的一個(gè)擦除時(shí)，在所述預(yù)定擦除偏壓條件中，預(yù)定的負(fù)電壓被施加到所述主柵電極，所述半導(dǎo)體襯底浮動(dòng)，正在被擦除的所述第一和第二比特電荷存儲(chǔ)單元中的一個(gè)的源/漏結(jié)接地，并且，所述第一和第二比特電荷存儲(chǔ)單元中的另一個(gè)的源/漏結(jié)浮動(dòng)。
31.一種用于驅(qū)動(dòng)非易失性介質(zhì)的方法，所述非易失性介質(zhì)包括半導(dǎo)體襯底；源/漏結(jié)，形成在所述半導(dǎo)體襯底的預(yù)定表面區(qū)域中；主柵氧化層，形成在所述半導(dǎo)體襯底的表面上，并設(shè)置在所述源/漏結(jié)之間，所述主柵氧化層的一端包括第一比特電荷存儲(chǔ)單元，所述第一比特電荷存儲(chǔ)單元包括第一隧道氧化層、第一勢(shì)阱層、和第一耦合氧化層，以及，所述主柵氧化層的相對(duì)端包括第二比特電荷存儲(chǔ)單元，所述第二比特電荷存儲(chǔ)單元包括第二隧道氧化層、第二勢(shì)阱層、和第二耦合氧化層；以及主柵電極，形成在所述主柵氧化層上，所述方法包括通過(guò)建立預(yù)定讀取偏壓條件來(lái)對(duì)所述第一和第二比特電荷存儲(chǔ)單元中的一個(gè)進(jìn)行讀取，以確定擦除狀態(tài)和編程狀態(tài)中的一種，如果所述源/漏結(jié)之間存在電流，則確定為擦除狀態(tài)；如果所述源/漏結(jié)之間不存在電流，則確定為編程狀態(tài)。
32.根據(jù)權(quán)利要求31所述的方法，其中，在所述預(yù)定讀取偏壓條件中，正在被讀取的所述第一和第二比特電荷存儲(chǔ)單元中的一個(gè)的所述半導(dǎo)體襯底和所述源/漏結(jié)接地，并且，預(yù)定的正電壓被施加到所述第一和第二比特電荷存儲(chǔ)單元中的另一個(gè)的所述主柵電極和所述源/漏結(jié)。
33.根據(jù)權(quán)利要求32所述的方法，其中，如果確定了所述第一和第二比特電荷存儲(chǔ)單元中的一個(gè)的擦除狀態(tài)，則根據(jù)所述源/漏結(jié)之間的電流和位于正在被讀取的比特電荷存儲(chǔ)單元正下方的所述半導(dǎo)體襯底的一部分的半導(dǎo)體襯底電勢(shì)來(lái)確認(rèn)所述擦除狀態(tài)，所述電流由施加到所述主柵電極的所述預(yù)定正電壓產(chǎn)生，以及，所述半導(dǎo)體襯底電勢(shì)由施加到所述第一和第二比特電荷存儲(chǔ)單元中的另一個(gè)的源/漏結(jié)上的所述預(yù)定正電壓產(chǎn)生。
全文摘要
本發(fā)明提供了一種非易失性存儲(chǔ)器件及其驅(qū)動(dòng)方法。該非易失性存儲(chǔ)器件包括半導(dǎo)體襯底；源/漏結(jié)，形成在半導(dǎo)體襯底的預(yù)定表面區(qū)域中；主柵氧化層，形成在半導(dǎo)體襯底的表面上，并設(shè)置在所述源/漏結(jié)之間，主柵氧化層的一端包括第一比特電荷存儲(chǔ)單元，該第一比特電荷存儲(chǔ)單元包括第一隧道氧化層、第一勢(shì)阱層、和第一耦合氧化層，以及，主柵氧化層的相對(duì)端包括第二比特電荷存儲(chǔ)單元，該第二比特電荷存儲(chǔ)單元包括第二隧道氧化層、第二勢(shì)阱層、和第二耦合氧化層；以及主柵電極，形成在主柵氧化層上。
文檔編號(hào)H01L29/78GK1716615SQ200510076948
公開(kāi)日2006年1月4日 申請(qǐng)日期2005年6月9日 優(yōu)先權(quán)日2004年6月9日
發(fā)明者鄭真孝 申請(qǐng)人:東部亞南半導(dǎo)體株式會(huì)社