專利名稱：非揮發(fā)性存儲單元及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種存儲器元件及其制造方法，且特別是有關(guān)于一種非揮發(fā)性存儲單元(Non-Volatile Memory Cell)及其制造方法。
背景技術(shù)：
可電抹除且可程序的非揮發(fā)性存儲器元件由于具有可多次進(jìn)行數(shù)據(jù)的存入、讀取、抹除等動作，且存入的數(shù)據(jù)在斷電后也不會消失的優(yōu)點，所以已成為個人計算機(jī)和電子設(shè)備所廣泛采用的一種存儲器元件。
這種非揮發(fā)性存儲器元件以多晶硅制作浮置柵極(Floating Gate)與控制柵極(Control Gate)。當(dāng)對存儲器元件進(jìn)行程序化(Program)時，注入的電荷會均勻分布于整個多晶硅浮置柵極層之中。然而，當(dāng)多晶硅浮置柵極層下方的穿隧層有缺陷存在時，就容易造成元件的漏電流，進(jìn)而影響元件的可靠性。
因此，為了解決上述問題，目前較常采取的方法是利用絕緣的電荷陷入層來取代多晶硅浮置柵極，此電荷陷入層的材料例如是氮化硅。由于氮化硅電荷陷入層上下通常各有一層氧化硅，所以會形成一種包含氧化硅/氮化硅/氧化硅(ONO)堆棧層在內(nèi)的柵極堆棧(Stacked)結(jié)構(gòu)，而此具有柵極堆棧結(jié)構(gòu)的存儲器元件即稱為SONOS存儲器。當(dāng)對此SONOS存儲器程序化時，電荷雖會注入氮化硅電荷陷入層中，但并不會均勻分布其中，也就是說電荷是局部集中于氮化硅電荷陷入層中。如此一來，不但可以解決上述元件漏電流的問題，而且對于單一存儲單元來說，還可于其中存入二個位，即形成單一存儲單元可儲存二位(2bits/cell)的非揮發(fā)性存儲器。
圖1是繪示現(xiàn)有一種SONOS存儲單元的剖面示意圖。請參照圖1，SONOS存儲單元由基底100、源極區(qū)102、漏極區(qū)104、下氧化硅層106、氮化硅層108、上氧化硅110與柵極層112所構(gòu)成。其中，配置于基底100上的下氧化硅層106、氮化硅層108與上氧化硅110為氧化硅-氮化硅-氧化硅堆棧層，即所謂的ONO堆棧層114。另外，圖1中的實線區(qū)域116與118表示電荷儲存的區(qū)域。對SONOS存儲單元而言，可以在接近漏極區(qū)104與源極區(qū)102的氮化硅層108中各自注入電荷。換言之，可于區(qū)域116與118中分別存入一個位(bit)，而得到單一存儲單元可儲存二位(2bits/cell)的非揮發(fā)性存儲器。
然而，注入氮化硅層108電荷是以高斯(Gauss)分布的方式分布于區(qū)域116與118中(如圖1中曲線120與122所示)。所以，當(dāng)元件集成度提升之后，元件尺寸會愈來愈小，如此將可能導(dǎo)致曲線120與122越來越靠近，甚至彼此重疊。當(dāng)曲線120與122重疊時，儲存于區(qū)域116與118中的位可能會相互影響，從而降低存儲器元件的可靠性(Reliability)。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的就是在提供一種非揮發(fā)性存儲單元的制造方法，以避免因單一存儲單元中的二位彼此互相影響，而使得存儲器元件的可靠性降低。
本發(fā)明的再一目的是提供一種非揮發(fā)性存儲單元，以能夠在單一存儲單元中儲存二位數(shù)據(jù)，而作為多階存儲單元使用。
本發(fā)明提出一種非揮發(fā)性存儲單元的制造方法，此方法先于基底上依序形成穿隧層、電荷陷入層、阻擋層與控制柵極層。然后，于控制柵極層上形成第一掩模層，此第一掩模層具有第一開口而暴露出預(yù)定形成存儲單元的區(qū)域。之后，于第一開口的側(cè)壁上形成第二掩模層。接著，以第一掩模層與第二掩模層為掩模，移除部分的控制柵極層、阻擋層、電荷陷入層與穿隧層，而形成貫穿這些膜層的第二開口。繼之，移除第一掩模層與第二掩模層。然后，于第二開口表面形成絕緣層。之后，于第二開口填入導(dǎo)電層，并且覆蓋絕緣層。接著，于部分的控制柵極層、絕緣層與導(dǎo)電層上形成第三掩模層。繼之，利用第三掩模層定義出柵極堆棧結(jié)構(gòu)。然后，移除第三掩模層。
依照本發(fā)明的優(yōu)選實施例所述的非揮發(fā)性存儲單元的制造方法，于第一開口的側(cè)壁上形成第二掩模層的方法例如是先于第一掩模層頂面、第一開口表面形成共形的掩模材料層，之后再進(jìn)行各向異性蝕刻工藝，以移除位于第一掩模層頂面與第一開口底部的掩模材料層。
依照本發(fā)明的優(yōu)選實施例所述的非揮發(fā)性存儲單元的制造方法，其中第一掩模層的第一開口以及/或是第三掩模層的尺寸為光刻工藝的臨界尺寸(Critical Dimension，CD)。
依照本發(fā)明的優(yōu)選實施例所述的非揮發(fā)性存儲單元的制造方法，其中第一掩模層以及/或是第二掩模層的材料例如是氧化硅、氮化硅或氮氧化硅依照本發(fā)明的優(yōu)選實施例所述的非揮發(fā)性存儲單元的制造方法，其中導(dǎo)電層的材料例如是多晶硅。
依照本發(fā)明的優(yōu)選實施例所述的非揮發(fā)性存儲單元的制造方法，其中電荷陷入層的材料例如是多晶硅或氮化硅；穿隧層的材料例如是氧化硅；阻擋層的材料例如是氧化硅；控制柵極層的材料例如是多晶硅。
依照本發(fā)明的優(yōu)選實施例所述的非揮發(fā)性存儲單元的制造方法，其中于第二開口表面形成絕緣層以及于第二開口填入導(dǎo)電層的方法例如是先于控制柵極層的頂面與第二開口的表面形成共形的絕緣材料層，接著于絕緣材料層上形成導(dǎo)電材料層，且此導(dǎo)電材料層至少填滿第二開口，然后移除第二開口以外的導(dǎo)電材料層與絕緣材料層?；蛘呤?，先于控制柵極層頂面與第二開口表面形成共形的絕緣材料層，然后移除第二開口以外的絕緣材料層，以形成絕緣層，之后于絕緣層與控制柵極層頂面上形成導(dǎo)電材料層，且此導(dǎo)電材料層至少填滿該第二開口，接著移除第二開口以外的導(dǎo)電材料層。
依照本發(fā)明的優(yōu)選實施例所述的非揮發(fā)性存儲單元的制造方法，其中在利用第三掩模層定義出柵極堆棧結(jié)構(gòu)之后，還可于柵極堆棧結(jié)構(gòu)的側(cè)邊的基底中形成源極區(qū)與漏極區(qū)。
本發(fā)明提出一種非揮發(fā)性存儲單元，此非揮發(fā)性存儲單元由基底、柵極堆棧層、絕緣層與導(dǎo)電層所構(gòu)成。其中，柵極堆棧層配置在基底上，此柵極堆棧層由基底依序為穿隧層、電荷陷入層、阻擋層與控制柵極層，而且柵極堆棧層具有開口貫穿這些膜層。此外，絕緣層配置在開口表面。另外，導(dǎo)電層配置在開口中，且覆蓋此絕緣層。
依照本發(fā)明的優(yōu)選實施例所述的非揮發(fā)性存儲單元，其中電荷陷入層的材料例如是多晶硅或氮化硅；穿隧層的材料例如是氧化硅；阻擋層的材料例如是氧化硅；控制柵極層或?qū)щ妼拥牟牧侠缡嵌嗑Ч琛?br> 依照本發(fā)明的優(yōu)選實施例所述的非揮發(fā)性存儲單元，還包括源極區(qū)與漏極區(qū)分別配置在柵極堆棧層側(cè)邊的基底中。
本發(fā)明通過柵極堆棧層中形成開口并于其中形成絕緣層，以將同一存儲單元內(nèi)用于儲存電荷的電荷陷入層的兩位區(qū)域分開。因此，當(dāng)對此存儲單元進(jìn)行程序化時，由于儲存于電荷陷入層中的兩位會彼此分開，因此可避免產(chǎn)生單一存儲單元的兩個位彼此互相影響的問題。
為讓本發(fā)明的上述和其它目的、特征和優(yōu)點能更明顯易懂，下文特舉優(yōu)選實施例，并配合附圖作詳細(xì)說明如下。


圖1是現(xiàn)有一種SONOS存儲單元的剖面示意圖。
圖2A至圖2E是依照本發(fā)明一優(yōu)選實施例的一種非揮發(fā)性存儲單元的制造流程剖面示意圖。
簡單符號說明100、200基底102、228源極區(qū)104、230漏極區(qū)106、110氧化硅層108氮化硅層112柵極層114ONO堆棧層116、118、230、232區(qū)域120、122曲線202、202a、202b穿隧層204、204a、204b電荷陷入層206、206a、206b阻擋層208、208a、208b控制柵極層210、216、224掩模層212、218開口214預(yù)定形成存儲單元的區(qū)域220絕緣層222導(dǎo)電層226柵極堆棧結(jié)構(gòu)具體實施方式
圖2A至圖2E是繪示依照本發(fā)明一優(yōu)選實施例的一種非揮發(fā)性存儲單元的制造流程剖面示意圖。
請參照圖2A，于基底200上依序形成穿隧層202、電荷陷入層204、阻擋層206與控制柵極層208。其中，穿隧層202的材料例如是氧化硅或是其它可用于電荷穿隧的材料，其形成方法例如是進(jìn)行熱氧化工藝或是其它合適的工藝。此外，電荷陷入層204的材料例如是多晶硅、氮化硅或是其它可以用于電荷儲存的材料，其形成方法例如是進(jìn)行化學(xué)氣相沉積工藝或是其它合適的工藝。另外，阻擋層206的材料例如是氧化硅、氧化硅/氮化硅/氧化硅堆棧層或是其它可用于阻擋電荷的材料，其形成方法例如是進(jìn)行熱氧化工藝或是其它合適的工藝。此外，控制柵極層208的材料例如是多晶硅或是其它可作為柵極使用的導(dǎo)電材料，其形成方法例如是進(jìn)行化學(xué)氣相沉積工藝或是其它合適的工藝。
然后，于控制柵極層208上形成掩模層210，此掩模層210具有開口212而暴露出預(yù)定形成存儲單元的區(qū)域214。其中，掩模層210的材料例如是氧化硅、氮化硅、氮氧化硅或其它和控制柵極層208具有不同蝕刻選擇性的材料。此外，掩模層210的形成方法例如是利用具有光刻工藝的臨界尺寸(CD)的光致抗蝕劑圖案(未繪示)而定義出來的。也就是說，預(yù)定形成存儲單元的區(qū)域214的尺寸是在目前光刻工藝中，在曝光分辨率的限制下，所能達(dá)到的最小尺寸。
之后，于開口212的側(cè)壁上形成另一掩模層216，此掩模層216會覆蓋住部分的裸露的控制柵極層208。其中掩模層216的材料例如是氧化硅、氮化硅或氮氧化硅或其它和控制柵極層208具有不同蝕刻選擇性的材料，而掩模層210與216的材料可以是相同或是不同。此掩模層216的形成方法例如是先于掩模層210頂面、開口212表面形成共形的一掩模材料層(未繪示)，然后再進(jìn)行各向異性蝕刻工藝，以移除位于掩模層210頂面與開口212底部的掩模材料層而形成之。
接著，請參照圖2B，以掩模層210與216為掩模，移除部分的控制柵極層208、阻擋層206、電荷陷入層204與穿隧層202，而形成貫穿這些膜層的開口218，并且形成控制柵極層208a、阻擋層206a、電荷陷入層204a與穿隧層202a。移除的方法例如是各向異性蝕刻工藝。
繼之，請參照圖2C，在移除掩模層210與216之后，于開口218表面形成絕緣層220，并且于開口218填入導(dǎo)電層222并覆蓋絕緣層220。其中，絕緣層220的材料例如是氧化硅、氮化硅、氮氧化硅或是其它合適的介電材料，導(dǎo)電層222的材料例如是多晶硅、金屬或是其它合適的導(dǎo)電材料。
在一實施例中，絕緣層220與導(dǎo)電層222形成的方法例如是先于控制柵極層208a的頂面與開口218的表面形成共形的絕緣材料層(未繪示)，其形成方法例如是進(jìn)行化學(xué)氣相沉積工藝。接著，于絕緣材料層上形成導(dǎo)電材料層(未繪示)，且此導(dǎo)電材料層至少填滿開口218，其形成方法例如是進(jìn)行化學(xué)氣相沉積工藝。然后，移除開口218以外的導(dǎo)電材料層與絕緣材料層，其移除方法例如是進(jìn)行化學(xué)機(jī)械研磨工藝或是回蝕刻工藝。
或者，在另一實施例中，絕緣層220與導(dǎo)電層222形成的方法例如是先于控制柵極層208a頂面與開口218表面形成共形的絕緣材料層(未繪示)，其形成方法例如是進(jìn)行化學(xué)氣相沉積工藝。然后，移除開口218以外的絕緣材料層，以形成絕緣層220，其移除方法例如是進(jìn)行化學(xué)機(jī)械研磨工藝或是回蝕刻工藝。之后，于絕緣層220與控制柵極層208a頂面上形成導(dǎo)電材料層(未繪示)，且此導(dǎo)電材料層至少填滿開口218，其形成方法例如是進(jìn)行化學(xué)氣相沉積工藝。接著，移除開口218以外的導(dǎo)電材料層，其移除方法例如是進(jìn)行化學(xué)機(jī)械研磨工藝或是回蝕刻工藝。
接著，請參照圖2D，于部分的控制柵極層208a、絕緣層220與導(dǎo)電層222上形成掩模層224。在一實施例中，掩模層224覆蓋預(yù)定形成存儲單元的區(qū)域214。此外，掩模層224的材料例如是氧化硅、氮化硅、氮氧化硅、光致抗蝕劑材料或是其它合適的材料。此外，掩模層224的材料為光致抗蝕劑材料時，則掩模層224所形成的尺寸是在目前光刻工藝中，在曝光分辨率的限制下，所能達(dá)到的最小尺寸。
繼之，請參照圖2E，利用掩模層224定義出柵極堆棧結(jié)構(gòu)226，此柵極堆棧結(jié)構(gòu)226由穿隧層202b、電荷陷入層204b、阻擋層206b與控制柵極層208b所構(gòu)成。然后，移除掩模層224。之后，于柵極堆棧結(jié)構(gòu)226的側(cè)邊的基底200中形成源極區(qū)228與漏極區(qū)230。
以下說明利用上述方法所得的存儲單元結(jié)構(gòu)。
請參照圖2E，本發(fā)明的非揮發(fā)性存儲單元由基底200、柵極堆棧層226、絕緣層220與導(dǎo)電層222所構(gòu)成。其中，柵極堆棧層226配置在基底200上，此柵極堆棧層226由基底200依序為穿隧層202b、電荷陷入層204b、阻擋層206b與控制柵極層208b，而且此柵極堆棧層226中具有開口218貫穿這些膜層。其中，穿隧層202b的材料例如是氧化硅或是其它可用于電荷穿隧的材料。電荷陷入層204b的材料例如是多晶硅、氮化硅或是其它可以用于電荷儲存的材料。阻擋層206b的材料例如是氧化硅、氧化硅/氮化硅/氧化硅堆棧層或是其它可用于阻擋電荷的材料。控制柵極層208b的材料例如是多晶硅或是其它可作為柵極使用的導(dǎo)電材料。
此外，絕緣層220配置在開口218表面。其中，絕緣層220的材料例如是氧化硅、氮化硅、氮氧化硅或是其它合適的介電材料。另外，導(dǎo)電層222配置在開口218中，且覆蓋此絕緣層220。其中，導(dǎo)電層222的材料例如是多晶硅、金屬或是其它合適的導(dǎo)電材料。
在本發(fā)明一優(yōu)選實施例中，此非揮發(fā)性存儲單元還可包括在柵極堆棧層226側(cè)邊的基底200中配置源極區(qū)228與漏極區(qū)230。
本發(fā)明通過絕緣層220以將同一存儲單元內(nèi)用于儲存電荷的電荷陷入層204b的兩位區(qū)域分隔開來。因此，當(dāng)對此存儲單元進(jìn)行程序化時，無論注入的電荷是否以高斯分布的方式分布于電荷陷入層204b，由于同一存儲單元內(nèi)的兩位以透過絕緣層220分隔開來，因此可避免產(chǎn)生單一存儲單元的兩個位彼此互相影響的問題。因此，本發(fā)明采用絕緣層隔離同一存儲單元的兩位區(qū)域的方法除了可于SONOS存儲單元，亦可用于快閃存儲單元。也就是說，在上述實施例中，若電荷陷入層204使用多晶硅等導(dǎo)電材料，則利用本發(fā)明的方法所得的存儲單元為一種快閃存儲單元，此時電荷陷入層204為浮置柵極。此外，若電荷陷入層204使用氮化硅等絕緣材料，則利用本發(fā)明的方法所得的存儲單元為一種氮化硅只讀存儲單元(NROM)或是SONON存儲單元。
此外，在進(jìn)行存儲單元操作時，控制柵極層208b與導(dǎo)電層222可以共同耦接至一端點，此時的操作方式如現(xiàn)有的存儲器元件的操作方法?；蛘?，在另一實施例，控制柵極層208b與導(dǎo)電層222可以分別耦接至不同的端點，此時的操作方式如下在進(jìn)行存儲單元操作時，若欲于電荷陷入層204b的右邊(區(qū)域234)存入電荷，于右邊的控制柵極層208b、導(dǎo)電層222施加電壓，而使源極區(qū)228的電荷通過左邊的控制柵極層208b與導(dǎo)電層222下方的基底200(通道區(qū))而進(jìn)入電荷陷入層204b的右邊(區(qū)域234)。也就是說，導(dǎo)電層222有類似柵的功能，可通過于其上施加電壓來決定其下方的通道區(qū)是否開啟。
雖然本發(fā)明以優(yōu)選實施例揭露如上，然而其并非用以限定本發(fā)明，本領(lǐng)域的技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，可作些許的更動與潤飾，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以后附的權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
1.一種非揮發(fā)性存儲單元的制造方法，包括于一基底上依序形成一穿隧層、一電荷陷入層、一阻擋層與一控制柵極層；于該控制柵極層上形成一第一掩模層，該第一掩模層具有一第一開口而暴露出一預(yù)定形成存儲單元的區(qū)域；于該第一開口的側(cè)壁上形成一第二掩模層；以該第一掩模層與該第二掩模層為掩模，移除部分該控制柵極層、該阻擋層、該電荷陷入層與該穿隧層，而形成貫穿該些膜層的一第二開口；移除該第一掩模層與該第二掩模層；于該第二開口表面形成一絕緣層；于該第二開口填入一導(dǎo)電層，并且覆蓋該絕緣層；于該控制柵極層、該絕緣層與該導(dǎo)電層上形成一第三掩模層；利用該第三掩模層定義出一柵極堆棧結(jié)構(gòu)；以及移除該第三掩模層。
2.如權(quán)利要求1所述的非揮發(fā)性存儲單元的制造方法，其中于該第一開口的側(cè)壁上形成該第二掩模層的方法包括于該第一掩模層頂面、該第一開口表面形成共形的一掩模材料層；以及進(jìn)行一各向異性蝕刻工藝，以移除位于該第一掩模層頂面與該第一開口底部的該掩模材料層。
3.如權(quán)利要求1所述的非揮發(fā)性存儲單元的制造方法，其中該第一掩模層的該第一開口的尺寸為光刻工藝的臨界尺寸(Critical Dimension，CD)。
4.如權(quán)利要求1所述的非揮發(fā)性存儲單元的制造方法，其中該第三掩模層的尺寸為光刻工藝的臨界尺寸(Critical Dimension，CD)。
5.如權(quán)利要求1所述的非揮發(fā)性存儲單元的制造方法，其中該第一掩模層的材料包括氧化硅、氮化硅或氮氧化硅。
6.如權(quán)利要求1所述的非揮發(fā)性存儲單元的制造方法，其中該第二掩模層的材料包括氧化硅、氮化硅或氮氧化硅。
7.如權(quán)利要求1所述的非揮發(fā)性存儲單元的制造方法，其中該導(dǎo)電層的材料包括多晶硅。
8.如權(quán)利要求1所述的非揮發(fā)性存儲單元的制造方法，其中該電荷陷入層的材料包括多晶硅或氮化硅。
9.如權(quán)利要求1所述的非揮發(fā)性存儲單元的制造方法，其中該穿隧層的材料包括氧化硅。
10.如權(quán)利要求1所述的非揮發(fā)性存儲單元的制造方法，其中該阻擋層的材料包括氧化硅。
11.如權(quán)利要求1所述的非揮發(fā)性存儲單元的制造方法，其中該控制柵極層的材料包括多晶硅。
12.如權(quán)利要求1所述的非揮發(fā)性存儲單元的制造方法，其中于該第二開口表面形成該絕緣層以及于該第二開口填入該導(dǎo)電層的方法包括于該控制柵極層的頂面與該第二開口的表面形成共形的一絕緣材料層；于該絕緣材料層上形成一導(dǎo)電材料層，該導(dǎo)電材料層至少填滿該第二開口；以及移除該第二開口以外的該導(dǎo)電材料層與該絕緣材料層。
13.如權(quán)利要求1所述的非揮發(fā)性存儲單元的制造方法，其中于該第二開口表面形成該絕緣層以及于該第二開口填入該導(dǎo)電層的方法包括于該控制柵極層頂面與該第二開口表面形成共形的一絕緣材料層；移除該第二開口以外的該絕緣材料層，以形成該絕緣層；于該絕緣層與該控制柵極層頂面上形成一導(dǎo)電材料層，該導(dǎo)電材料層至少填滿該第二開口；以及移除該第二開口以外的該導(dǎo)電材料層。
14.如權(quán)利要求1所述的非揮發(fā)性存儲單元的制造方法，其中在利用該第三掩模層定義出該柵極堆棧結(jié)構(gòu)之后，還包括于該柵極堆棧結(jié)構(gòu)的側(cè)邊的該基底中形成一源極區(qū)與一漏極區(qū)。
15.一種非揮發(fā)性存儲單元，包括一柵極堆棧層，配置在一基底上，該柵極堆棧層由該基底依序為一穿隧層、一電荷陷入層、一阻擋層與一控制柵極層，而且該柵極堆棧層中具有一開口貫穿該些膜層；一絕緣層，配置在該開口表面；以及一導(dǎo)電層，配置在該開口中，且覆蓋該絕緣層。
16.如權(quán)利要求15所述的非揮發(fā)性存儲單元，其中該電荷陷入層的材料包括多晶硅或氮化硅。
17.如權(quán)利要求15所述的非揮發(fā)性存儲單元，其中該穿隧層的材料包括氧化硅。
18.如權(quán)利要求15所述的非揮發(fā)性存儲單元，其中該阻擋層的材料包括氧化硅。
19.如權(quán)利要求15所述的非揮發(fā)性存儲單元，其中該控制柵極層或該導(dǎo)電層的材料包括多晶硅。
20.如權(quán)利要求15所述的非揮發(fā)性存儲單元，還包括一源極區(qū)與一漏極區(qū)分別配置在該柵極堆棧層側(cè)邊的該基底中。
全文摘要
一種非揮發(fā)性存儲單元，此非揮發(fā)性存儲單元由基底、柵極堆棧層、絕緣層與導(dǎo)電層所構(gòu)成。其中，柵極堆棧層配置在基底上，此柵極堆棧層由基底依序為穿隧層、電荷陷入層、阻擋層與控制柵極層，而且柵極堆棧層中具有開口貫穿這些膜層。此外，絕緣層配置在開口表面。另外，導(dǎo)電層配置在開口中，且覆蓋此絕緣層。
文檔編號H01L27/115GK1855442SQ20051006746
公開日2006年11月1日 申請日期2005年4月25日 優(yōu)先權(quán)日2005年4月25日
發(fā)明者李自強(qiáng) 申請人:聯(lián)華電子股份有限公司