專利名稱：用于測試凸點(diǎn)的倒裝芯片半導(dǎo)體封裝及其制造方法
技術(shù)領(lǐng)域：
本公開涉及一種半導(dǎo)體封裝及其制造方法，更特別地，涉及用于測試凸點(diǎn)的倒裝芯片(flip chip)半導(dǎo)體封裝及其制造方法。
背景技術(shù)：
隨著半導(dǎo)體器件的集成度提高，半導(dǎo)體器件輸入/輸出端子的數(shù)量增加。表面安裝型封裝比針插入型封裝更常使用，這是因?yàn)獒槻迦胄头庋b中電路板上能夠形成的外部引線(outer lead)數(shù)量受到限制。提出了諸如球柵陣列(BGA)封裝和芯片規(guī)模封裝的封裝方法，以將半導(dǎo)體芯片設(shè)置在更小空間中。半導(dǎo)體芯片安裝在封裝上。半導(dǎo)體芯片和封裝使用電連接的方法連接，例如，引線鍵合，載帶自動鍵合，及倒裝芯片鍵合。
使用倒裝芯片鍵合的半導(dǎo)體封裝的尺寸能夠小于使用引線鍵合的半導(dǎo)體封裝的尺寸。倒裝芯片封裝具有高速電特性并且輸入/輸出端子能夠形成在半導(dǎo)體芯片的任何位置。通過凸點(diǎn)(bump)的再分布(redistribution)能夠減小倒裝芯片封裝的尺寸。
圖1至3示出了傳統(tǒng)倒裝芯片半導(dǎo)體封裝及其制造方法。參考圖1，在絕緣層101的邊緣形成多個上焊盤(upper pad)112。上焊盤112通過接觸通孔(via contact hole)(未示出)電連接到多個下焊盤(未示出)。參考圖2，形成多條再分布連接布線120并連接至所述多個上焊盤112。該再分布連接布線120可由導(dǎo)電層形成。該再分布連接布線從上焊盤112朝封裝的中央延伸。參考圖3，在封裝上形成鈍化層103。該鈍化層103具有用于露出再分布連接布線120的開口。通過傳統(tǒng)工藝，可以在再分布連接布線120的露出部分上形成凸點(diǎn)142。
執(zhí)行電芯片篩選(EDS，electrical die sorting)測試以測試倒裝芯片封裝的電特性。EDS測試包括使用垂直探針板的方法和使用傳統(tǒng)探針板的方法。
參考圖4，示出了使用垂直探針板(probe card)300的EDS測試。垂直探針板300包括體310和設(shè)置在體310底表面上的多個探針320。探針320對應(yīng)凸點(diǎn)142排列。接著，垂直探針板300下降，使得探針320接觸倒裝芯片半導(dǎo)體封裝的對應(yīng)凸點(diǎn)142。然后，加上信號以進(jìn)行EDS測試。
使用傳統(tǒng)探針板的EDS測試需要在圖1所示的上焊盤112上進(jìn)行，這是因?yàn)閭鹘y(tǒng)探針板的探針不能夠?qū)?yīng)凸點(diǎn)142排列。
當(dāng)使用垂直探針板300用于EDS測試時，倒裝芯片半導(dǎo)體封裝的制造成本會增加，因?yàn)榇怪碧结槹?00昂貴。當(dāng)使用傳統(tǒng)探針板用于EDS測試時，倒裝芯片封裝會受到污染，因?yàn)樾枰诜庋b制造工藝期間將倒裝芯片封裝轉(zhuǎn)移到測試線上。

發(fā)明內(nèi)容
在本發(fā)明的一個示范實(shí)施例中，一種半導(dǎo)體封裝包括沿著半導(dǎo)體芯片的表面邊緣設(shè)置的多個焊盤；形成在半導(dǎo)體芯片的表面上并離開多個焊盤一預(yù)定距離設(shè)置的多個安裝凸點(diǎn)；將多個焊盤電連接至多個安裝凸點(diǎn)的多條再分布連接布線；以及設(shè)置在多個焊盤上的多個測試凸點(diǎn)。
在本發(fā)明的另一個示范實(shí)施例中，一種半導(dǎo)體封裝包括半導(dǎo)體芯片；沿著半導(dǎo)體芯片的表面邊緣設(shè)置的多個焊盤；形成在半導(dǎo)體芯片的表面上并離開多個焊盤一預(yù)定距離設(shè)置的多個安裝凸點(diǎn)；將多個焊盤電連接至多個安裝凸點(diǎn)的多條再分布連接布線；以及設(shè)置在多個焊盤和多個安裝凸點(diǎn)之間的多個測試凸點(diǎn)。
在本發(fā)明的又一個示范實(shí)施例中，一種用于制造半導(dǎo)體封裝的方法包括在半導(dǎo)體芯片上形成第一絕緣層，該第一絕緣層具有用于露出半導(dǎo)體芯片的多個焊盤的一部分的開口；在第一絕緣層上形成多條再分布連接布線，其中所述多條再分布連接布線電連接至多個焊盤；形成具有用于露出多條再分布連接布線的第一區(qū)和第二區(qū)的開口的第二絕緣層；以及分別在多條再分布連接布線的第一區(qū)和第二區(qū)上形成多個安裝凸點(diǎn)和多個測試凸點(diǎn)。
通過參考附圖詳細(xì)地描述其示范實(shí)施例，上述和其它示范實(shí)施例將變得更加明晰。


圖1至3是示出傳統(tǒng)倒裝芯片半導(dǎo)體封裝的制造工藝的平面圖；圖4是示出關(guān)于傳統(tǒng)倒裝芯片半導(dǎo)體封裝的EDS測試的示范實(shí)施例的截面圖；圖5至8是示出根據(jù)本發(fā)明示范實(shí)施例的倒裝芯片半導(dǎo)體封裝制造方法的平面圖；圖9和10是示出根據(jù)本發(fā)明另一示范實(shí)施例的倒裝芯片半導(dǎo)體封裝制造方法的平面圖；圖11至14是分別沿圖5至8的A-A’線截取的截面圖；以及圖15和16是沿圖9和10的A-A’線截取的截面圖。
具體實(shí)施例方式
現(xiàn)在將參考附圖更加充分地描述本發(fā)明的示范實(shí)施例。然而，本發(fā)明能夠以許多不同的形式實(shí)施，并且不應(yīng)當(dāng)理解成局限于這里列舉的示范實(shí)施例的限制。更確切地，提供這些示范實(shí)施例是使得本公開徹底和完整，并向本領(lǐng)域技術(shù)人員充分傳達(dá)本發(fā)明的理念。在附圖中，為了清楚起見放大了層的厚度和區(qū)域。
圖8和14示出了根據(jù)本發(fā)明示范實(shí)施例的倒裝芯片半導(dǎo)體封裝。該倒裝芯片半導(dǎo)體封裝包括半導(dǎo)體芯片200、絕緣層201、下焊盤211、接觸層202、上焊盤212、測試凸點(diǎn)241、再分布連接布線220和安裝凸點(diǎn)242。絕緣層201形成在半導(dǎo)體芯片200的表面上，在該表面上已經(jīng)形成了下焊盤211。形成在半導(dǎo)體芯片200的表面上的絕緣層201覆蓋下焊盤211。上焊盤212形成在絕緣層201上。上焊盤212通過穿過絕緣層201的接觸通孔202與下焊盤211電連接。再分布連接布線220設(shè)置在絕緣層201的一部分上。再分布連接布線可由導(dǎo)電層形成并從上焊盤212朝倒裝芯片半導(dǎo)體封裝的中央延伸。
鈍化層203覆蓋上焊盤212、再分布連接布線220和絕緣層201。該鈍化層203具有用于露出上焊盤212的一部分的第一開口231和露出再分布連接布線220的一部分的第二開口232。通常，對應(yīng)再分布連接布線220的第一端形成所述第二開口232，該第一端與上焊盤212相對。安裝凸點(diǎn)242設(shè)置在再分布連接布線220的通過第二開口232露出的部分上。測試凸點(diǎn)241設(shè)計(jì)為在EDS測試期間接觸傳統(tǒng)探針板的探針。安裝凸點(diǎn)242設(shè)計(jì)為在將倒裝芯片半導(dǎo)體封裝安裝在印刷電路板或基板上時是倒裝芯片鍵合的(flip-chip-bonded)。測試凸點(diǎn)241和安裝凸點(diǎn)242可通過相同制造工藝由相同材料形成。
根據(jù)本發(fā)明的示范實(shí)施例，可以在沒有于制造線的外部進(jìn)行的單獨(dú)測試的情況下制造倒裝芯片半導(dǎo)體封裝。因?yàn)榈寡b芯片半導(dǎo)體封裝不需要在制造該倒裝芯片封裝時轉(zhuǎn)移到測試線，因此可以防止倒裝芯片半導(dǎo)體封裝的污染。
根據(jù)本發(fā)明的示范實(shí)施例，可以使用傳統(tǒng)探針板進(jìn)行用于最終倒裝芯片封裝的EDS測試。傳統(tǒng)探針板的探針接觸倒裝芯片半導(dǎo)體封裝的測試凸點(diǎn)241。由于測試凸點(diǎn)241設(shè)置在上焊盤212之上，傳統(tǒng)探針板的探針能夠接觸設(shè)置在上焊盤212上的測試凸點(diǎn)241。在探針接觸測試凸點(diǎn)241后，施加基于EDS測試程序的信號以探測缺陷。
參考圖5至8以及11至14描述根據(jù)本發(fā)明示范實(shí)施例的倒裝芯片半導(dǎo)體封裝制造工藝。參考圖5和11，在半導(dǎo)體芯片200和下焊盤211上形成絕緣層201。下焊盤設(shè)置在半導(dǎo)體芯片200的邊緣處。接觸通孔202穿過絕緣層201形成。上焊盤212和下焊盤211通過接觸通孔202彼此接觸。
參考圖6和12，在絕緣層201上形成再分布連接布線220。該再分布連接布線可以通過常規(guī)金屬化工藝(metallization process)由導(dǎo)電層形成。該再分布連接布線220從上焊盤212朝倒裝芯片半導(dǎo)體封裝的中央延伸。在本發(fā)明的示范實(shí)施例中，再分布連接布線220的長度可以基于第二開口232的位置而彼此不相同。
參考圖7和13，鈍化層203覆蓋上焊盤212、再分布連接布線220和絕緣層201。通過移除鈍化層203的一部分，形成用于露出每個上焊盤212的一部分和每個再分布連接布線220的一部分的第一開口231和第二開口232。該第一開口231形成在上焊盤212上，且該第二開口232形成在再分布連接布線220上。
參考圖8和14，使用諸如例如電鍍工藝(electrolytic plating)、絲網(wǎng)印刷工藝、球布置(ball placement)工藝的傳統(tǒng)凸點(diǎn)形成方法，形成測試凸點(diǎn)241和安裝凸點(diǎn)242。測試凸點(diǎn)241設(shè)置在上焊盤212的通過第一開口231露出的部分上。安裝凸點(diǎn)242設(shè)置在再分布連接布線220的通過第二開口232露出的部分上。測試凸點(diǎn)241和安裝凸點(diǎn)242可以由金或者焊料形成。
參考圖10和16，根據(jù)本發(fā)明的另一示范實(shí)施例，測試凸點(diǎn)341設(shè)置在再分布連接布線220的露出部分上。
鈍化層203覆蓋上焊盤212、再分布連接布線220和絕緣層201。鈍化層203包括用于露出每個再分布連接布線220的部分的第一開口331和第二開口332。第一開口331靠近上焊盤212形成在鈍化層上。第二開口332靠近倒裝芯片半導(dǎo)體封裝的中央形成在鈍化層203上。
測試凸點(diǎn)341設(shè)置在再分布連接布線220的通過第一開口331露出的部分上。安裝凸點(diǎn)342設(shè)置在再分布連接布線220的通過第二開口332露出的部分上。安裝凸點(diǎn)342和上焊盤212之間的距離可以變化。然而，測試凸點(diǎn)341和上焊盤212之間的距離(圖10中示出為“d”)基本上相同。因此，使用傳統(tǒng)探針板的EDS測試可在測試凸點(diǎn)341上進(jìn)行。當(dāng)測試凸點(diǎn)341中的凸點(diǎn)的尺寸大于上焊盤212中的焊盤的尺寸時，可以使用根據(jù)本發(fā)明示范實(shí)施例的倒裝芯片半導(dǎo)體封裝。
參考圖9、10、15和16，在半導(dǎo)體芯片200上形成絕緣層201，并在絕緣層201上形成上焊盤212。在絕緣層201上形成再分布連接布線220。
參考圖9和15，鈍化層203覆蓋上焊盤212、再分布連接布線220和絕緣層201。通過移除鈍化層203的一部分，形成用于露出再分布連接布線220的第一開口331和第二開口332。該第一開口331容納測試凸點(diǎn)341。該第二開口332容納安裝凸點(diǎn)342。該第一開口331設(shè)置在距上焊盤212的預(yù)定距離(d)處。第一開口331比第二開口332更加靠近上焊盤212。
參考圖10和16，使用諸如例如電鍍工藝、絲網(wǎng)印刷工藝、球布置工藝的傳統(tǒng)凸點(diǎn)形成方法，形成測試凸點(diǎn)341和安裝凸點(diǎn)342。測試凸點(diǎn)341設(shè)置在再分布連接布線220的通過第一開口331露出的部分上。安裝凸點(diǎn)342設(shè)置在再分布連接布線220的通過第二開口332露出的部分上。測試凸點(diǎn)341和安裝凸點(diǎn)342可以由金或焊料形成。
盡管在此參考附圖描述了示范實(shí)施例，但是可以理解的是，本發(fā)明不限于這些示范實(shí)施例，且本領(lǐng)域普通技術(shù)人員可以在其中實(shí)施各種其它變化和修改，而不脫離本發(fā)明的范圍或者精神。所有這些變化和修改確定為包括在由所附權(quán)利要求限定的發(fā)明保護(hù)范圍內(nèi)。
本申請要求于2004年5月4日向韓國知識產(chǎn)權(quán)局提交的第10-2004-0031357號韓國專利申請的優(yōu)選權(quán)，其公開的全文在此作參照引用。
權(quán)利要求
1.一種半導(dǎo)體封裝，包括沿著半導(dǎo)體芯片的表面邊緣設(shè)置的多個焊盤；形成在所述半導(dǎo)體芯片的表面上并設(shè)置為離開所述多個焊盤一預(yù)定距離的多個安裝凸點(diǎn)；用于將所述多個焊盤電連接至所述多個安裝凸點(diǎn)的多條再分布連接布線；以及設(shè)置在所述多個焊盤上的多個測試凸點(diǎn)。
2.如權(quán)利要求1的半導(dǎo)體封裝，其中所述再分布連接布線由導(dǎo)電層形成，每個所述再分布連接布線具有接觸對應(yīng)焊盤的第一端和接觸對應(yīng)安裝凸點(diǎn)的第二端。
3.如權(quán)利要求1的半導(dǎo)體封裝，其中所述多個測試凸點(diǎn)的每一個接觸對應(yīng)的再分布連接布線的上表面的一部分，該再分布連接布線接觸對應(yīng)的焊盤。
4.如權(quán)利要求1的半導(dǎo)體封裝，其中所述多個安裝凸點(diǎn)和所述多個測試凸點(diǎn)通過相同工藝由相同材料形成。
5.如權(quán)利要求4的半導(dǎo)體封裝，其中所述多個安裝凸點(diǎn)和所述多個測試凸點(diǎn)由金或者焊料形成。
6.一種半導(dǎo)體封裝，包括半導(dǎo)體芯片；沿著所述半導(dǎo)體芯片的表面邊緣設(shè)置的多個焊盤；形成在所述半導(dǎo)體芯片的表面上并設(shè)置為離開所述多個焊盤一預(yù)定距離的多個安裝凸點(diǎn)；將所述多個焊盤電連接至所述多個安裝凸點(diǎn)的多條再分布連接布線；以及設(shè)置在所述多個焊盤和所述多個安裝凸點(diǎn)之間的多個測試凸點(diǎn)。
7.如權(quán)利要求6的半導(dǎo)體封裝，其中所述多條再分布連接布線由導(dǎo)電層形成，且所述多條再分布連接布線的每一個具有接觸對應(yīng)的焊盤的第一端和接觸對應(yīng)的安裝凸點(diǎn)的第二端。
8.如權(quán)利要求6的半導(dǎo)體封裝，其中所述多個安裝凸點(diǎn)和所述多個測試凸點(diǎn)通過相同工藝由相同材料形成。
9.如權(quán)利要求8的半導(dǎo)體封裝，其中所述多個安裝凸點(diǎn)和所述多個測試凸點(diǎn)由金或者焊料形成。
10.如權(quán)利要求6的半導(dǎo)體封裝，其中所述多個測試凸點(diǎn)中的凸點(diǎn)的尺寸大于所述多個焊盤中的焊盤的尺寸。
11.如權(quán)利要求6的半導(dǎo)體封裝，其中所述多個測試凸點(diǎn)和所述多個焊盤之間的距離基本上相等。
12.一種用于制造半導(dǎo)體封裝的方法，包括在半導(dǎo)體芯片上形成第一絕緣層，該第一絕緣層具有用于露出所述半導(dǎo)體芯片的多個焊盤的一部分的開口；在所述第一絕緣層上形成多條再分布連接布線，其中所述多條再分布連接布線電連接至所述多個焊盤；形成第二絕緣層，其具有用于露出所述多條再分布連接布線的第一區(qū)和第二區(qū)的開口的；以及分別在所述多條再分布連接布線的所述第一區(qū)和所述第二區(qū)上形成多個安裝凸點(diǎn)和多個測試凸點(diǎn)。
13.如權(quán)利要求12的方法，其中所述第一區(qū)形成為與所述多個焊盤相對且所述第二區(qū)形成在所述多個焊盤上。
14.如權(quán)利要求12的方法，其中所述第一區(qū)形成為與所述多個焊盤相對且所述第二區(qū)形成在所述多個焊盤和所述第一區(qū)之間。
15.如權(quán)利要求12的方法，其中所述多個安裝凸點(diǎn)和所述多個測試凸點(diǎn)在一個工藝中同時形成。
16.如權(quán)利要求15的方法，其中所述多個安裝凸點(diǎn)和所述多個測試凸點(diǎn)由金或者焊料形成。
全文摘要
本發(fā)明涉及一種半導(dǎo)體封裝，其包括沿著半導(dǎo)體芯片的表面邊緣設(shè)置的多個焊盤；形成在所述半導(dǎo)體芯片的表面上并設(shè)置為離開所述多個焊盤一預(yù)定距離的多個安裝凸點(diǎn)；將所述多個焊盤電連接至所述多個安裝凸點(diǎn)的多條再分布連接布線；以及設(shè)置在所述多個焊盤上的多個測試凸點(diǎn)。
文檔編號H01L23/02GK1700457SQ20051006672
公開日2005年11月23日 申請日期2005年4月30日 優(yōu)先權(quán)日2004年5月4日
發(fā)明者鄭鎮(zhèn)國, 裵庸太, 金映旲 申請人:三星電子株式會社