專利名稱：記憶體電路元件應(yīng)用裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種應(yīng)用于集成電路的裝置，特別是涉及一種記憶體電路元件應(yīng)用裝置。
背景技術(shù)：
習(xí)知的記憶體，如動(dòng)態(tài)隨機(jī)存取記憶體(DRAM)、靜態(tài)隨機(jī)存取記憶體(SRAM)或包含記憶體的系統(tǒng)單晶片等，是以半導(dǎo)體制程制造，但隨著電子元件的微小而復(fù)雜化以及制程的進(jìn)步，記憶體容量亦同步擴(kuò)大。
然而，記憶體電路在制作過(guò)程中，于設(shè)計(jì)時(shí)，就必需要先決定記憶體陣列的定址長(zhǎng)度與數(shù)據(jù)長(zhǎng)度，若經(jīng)過(guò)制程下線后，想要在回頭改變定址長(zhǎng)度與數(shù)據(jù)長(zhǎng)度，則已經(jīng)無(wú)法用激光修補(bǔ)方式做到改變定址長(zhǎng)度與數(shù)據(jù)長(zhǎng)度。
另外，動(dòng)態(tài)隨機(jī)存取記憶體，被期待以較小的面積，具有更大的記憶容量，當(dāng)記憶體容量越來(lái)越大時(shí)，因更細(xì)微的加工，伴隨信號(hào)微小化，不可避免的，在半導(dǎo)體制造上產(chǎn)生錯(cuò)誤的記憶體位元(memory bit或稱作記憶體胞室memory cell)的機(jī)率也越來(lái)越高，使得良率降低，因此，記憶體除了正常所需成列成行的記憶體區(qū)域，同時(shí)留有備用電路(redundancycircuit或稱作備用胞室redundancy cell)，利用激光修補(bǔ)技術(shù)改變電路路徑，但是，若封裝完成后，仍有損壞區(qū)段，則此記憶體無(wú)法使用。

發(fā)明內(nèi)容
本發(fā)明的目的在于，提供一種新型結(jié)構(gòu)的記憶體電路元件應(yīng)用裝置，所要解決的技術(shù)問(wèn)題是使其可使記憶體電路改變其定址長(zhǎng)度(AddressLength)與數(shù)據(jù)長(zhǎng)度(Data Length)，從而更加適于實(shí)用。
本發(fā)明的另一目的在于，提供一種記憶體電路元件應(yīng)用裝置，所要解決的技術(shù)問(wèn)題是使其可以修補(bǔ)記憶體電路損壞區(qū)段，從而更加適于實(shí)用。
本發(fā)明的目的及解決其技術(shù)問(wèn)題是采用以下技術(shù)方案來(lái)實(shí)現(xiàn)的。為了達(dá)到上述發(fā)明目的，依據(jù)本發(fā)明的記憶體電路元件應(yīng)用裝置，其包括記憶體電路元件腳位組、開(kāi)關(guān)裝置、記憶體電路、可程式記憶體電路以及單向性導(dǎo)通元件整流裝置。記憶體電路又包括定址總線與數(shù)據(jù)總線長(zhǎng)度重新配置電路以及記憶體邏輯電路。而記憶體電路元件腳位組包括記憶體電路元件電源腳位、記憶體電路元件接地腳位以及多數(shù)個(gè)腳位。而單向性導(dǎo)通元件整流裝置，耦接記憶體電路元件電源腳位與記憶體電路元件接地腳位以接受一外部電源，并從固定的兩端分別固定提供一正電位及一接地電位以供應(yīng)內(nèi)部所有元件的電源。而開(kāi)關(guān)裝置包括第一總線、第二總線、第三總線以及第一控制線，第一總線耦接記憶體電路元件腳位組，第一控制線耦接記憶體電路元件電源腳位與記憶體電路元件接地腳位二者其一，利用第一控制線訊號(hào)決定決定該第一總線耦接該第二總線或該第三總線。而記憶體電路內(nèi)部的定址總線與數(shù)據(jù)總線長(zhǎng)度重新配置電路包括第四總線、第五總線以及第六總線，第四總線耦接至第三總線，第六總線耦接至該記憶體邏輯電路，依據(jù)第五總線的輸入訊號(hào)，以決定定址總線與數(shù)據(jù)總線長(zhǎng)度配置。記憶體電路內(nèi)部的記憶體邏輯電路，根據(jù)定址總線與數(shù)據(jù)總線長(zhǎng)度重新配置電路所配置的定址總線與數(shù)據(jù)總線長(zhǎng)度儲(chǔ)存數(shù)據(jù)。可程式記憶體電路包括第七總線、第二控制線以及第八總線，第七總線耦接第二總線，第二控制線耦接至記憶體電路元件電源腳位與記憶體電路元件接地腳位二者其一，第八總線耦接至第五總線，利用第二控制線訊號(hào)，以決定寫(xiě)入狀態(tài)或輸出狀態(tài)，當(dāng)寫(xiě)入狀態(tài)時(shí)，利用集成電路元件腳位對(duì)其作程式化，當(dāng)輸出狀態(tài)時(shí)，將程式化后的結(jié)果輸出，經(jīng)由輸出總線，送至該記憶體電路的定址總線與數(shù)據(jù)總線長(zhǎng)度重新配置電路，用以決定該記憶體電路的定址長(zhǎng)度與數(shù)據(jù)長(zhǎng)度。
本發(fā)明的目的及解決其技術(shù)問(wèn)題還采用以下的技術(shù)方案來(lái)實(shí)現(xiàn)。又，為了達(dá)到上述發(fā)明目的，依據(jù)本發(fā)明的記憶體電路元件應(yīng)用裝置，其包括記憶體電路元件腳位組、記憶體電路、開(kāi)關(guān)裝置、可程式記憶體電路以及單向性導(dǎo)通元件整流裝置。其中，記憶體電路元件腳位組包括記憶體電路元件電源腳位、記憶體電路元件接地腳位以及多數(shù)個(gè)腳位。記憶體電路包括內(nèi)部電源線、內(nèi)部接地線以及訊號(hào)線組。開(kāi)關(guān)裝置包括第一總線、第二總線、第三總線、控制線、內(nèi)部電源線以及一內(nèi)部接地線，第一總線耦接記憶體電路元件腳位組，控制線耦接記憶體電路元件電源腳位與記憶體電路元件接地腳位二者其一，記憶體電路的訊號(hào)線組至少部分耦接第二總線?？沙淌接洃涹w電路包括第四總線、第五總線、內(nèi)部電源線以及內(nèi)部接地線，第四總線耦接至第三總線，記憶體電路的訊號(hào)線組至少部分耦接第五總線。單向性導(dǎo)通元件整流裝置，包括一電源輸入端、外部接地端、內(nèi)部電源端與內(nèi)部接地端，電源輸入端耦接記憶體電路元件電源腳位，外部接地端耦接記憶體電路元件接地腳位，內(nèi)部電源端耦接記憶體電路的內(nèi)部電源線、可程式記憶體電路的內(nèi)部電源線以及開(kāi)關(guān)裝置的內(nèi)部電源線，內(nèi)部接地端耦接記憶體電路的內(nèi)部接地線、可程式記憶體電路的內(nèi)部接地線以及開(kāi)關(guān)裝置的內(nèi)部接地線，用以供應(yīng)內(nèi)部所有元件的電源。而開(kāi)關(guān)裝置利用控制線訊號(hào)，以決定第一總線耦接第二總線或第三總線。且利用可程式記憶體電路，用以修補(bǔ)記憶體電路的缺陷。
再者，為了達(dá)到上述目的，依據(jù)本發(fā)明的記憶體電路元件應(yīng)用裝置，其包括記憶體電路元件腳位組、開(kāi)關(guān)裝置、記憶體電路以及可程式記憶體電路。記憶體電路元件腳位組包括多數(shù)個(gè)腳位。開(kāi)關(guān)裝置包括第一總線、第二總線、第三總線以及第一控制線，第一總線耦接至記憶體電路元件腳位組，第一控制線耦接記憶體電路元件腳位組其中之一，利用第一控制線訊號(hào)決定第一總線耦接第二總線或第三總線。記憶體電路包括記憶體邏輯電路以及定址總線與數(shù)據(jù)總線長(zhǎng)度重新配置電路。記憶體邏輯電路用以儲(chǔ)存/讀取數(shù)據(jù)。定址總線與數(shù)據(jù)總線長(zhǎng)度重新配置電路包括第四總線、第五總線以及第六總線，第四總線耦接至第三總線，第六總線耦接至記憶體邏輯電路，依據(jù)第五總線的輸入訊號(hào)，以決定定址總線與數(shù)據(jù)總線長(zhǎng)度配置，并將第四總線送入的訊號(hào)，按照第五總線輸入的設(shè)定，判定并對(duì)記憶體邏輯電路存取。可程式記憶體電路包括第七總線、第二控制線以及第八總線，第七總線耦接第二總線，第二控制線耦接至記憶體電路元件腳位組其中之一，第八總線耦接第五總線，利用第二控制線訊號(hào)，以決定寫(xiě)入狀態(tài)或輸出狀態(tài)，當(dāng)寫(xiě)入狀態(tài)時(shí)，利用第七總線輸入的訊號(hào)作程式化的動(dòng)作，當(dāng)輸出狀態(tài)時(shí)，將程式化后的結(jié)果輸出，經(jīng)由第八總線，送至定址總線與數(shù)據(jù)總線長(zhǎng)度重新配置電路，用以決定記憶體電路的定址長(zhǎng)度與數(shù)據(jù)長(zhǎng)度。
此外，為了達(dá)到上述目的，依據(jù)本發(fā)明的記憶體電路元件應(yīng)用裝置，其包括記憶體電路元件腳位組、記憶體電路、開(kāi)關(guān)裝置以及可程式記憶體電路。其中，記憶體電路元件腳位組包括多數(shù)個(gè)腳位。記憶體電路包括訊號(hào)線組。開(kāi)關(guān)裝置包括第一總線、第二總線、第三總線、第一控制線，第一總線耦接記憶體電路元件腳位組，第一控制線耦接記憶體電路元件腳位組其中之一，記憶體電路的訊號(hào)線組至少部分耦接第二總線，利用控制線訊號(hào)，以決定第一總線耦接第二總線或第三總線?？沙淌接洃涹w電路包括第四總線、第五總線、第二控制線，第二控制線耦接記憶體電路元件腳位組其中之一，第四總線耦接至第三總線，記憶體電路的訊號(hào)線組至少部分耦接第五總線，根據(jù)第二控制線訊號(hào)，以決定是否寫(xiě)入，根據(jù)寫(xiě)入的數(shù)據(jù)以修補(bǔ)記憶體電路的缺陷。
本發(fā)明因電源輸入端采用單向性導(dǎo)通元件整流裝置結(jié)構(gòu)，因此外部電源端與地端反接，對(duì)于集成電路內(nèi)部的電源與地端不受影響，且可以利用外部電源腳位當(dāng)作控制訊號(hào)，來(lái)控制修補(bǔ)記憶體或決定記憶體定址長(zhǎng)度與數(shù)據(jù)長(zhǎng)度。
本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點(diǎn)和有益效果。經(jīng)由上述可知，本發(fā)明是有關(guān)于一種記憶體電路元件應(yīng)用裝置，此裝置是于集成電路記憶體元件內(nèi)部加入單向性導(dǎo)通元件整流裝置與可程式記憶體與開(kāi)關(guān)元件，利用單向性導(dǎo)通元件整流裝置，使元件外部電源正接或反接，內(nèi)部電源供應(yīng)皆不受影響。再利用元件外部電源腳位訊號(hào)作判斷訊號(hào)。當(dāng)正接時(shí)，判定邏輯為1，此時(shí)元件外部腳位連接至記憶體，可對(duì)記憶體作測(cè)試；反接時(shí)，判定邏輯為0，此時(shí)元件外部腳位連接至可程式記憶體，利用元件外部腳位對(duì)可程式記憶體作程式化可用作修補(bǔ)記憶體，亦或是改變記憶體位址與數(shù)據(jù)排線長(zhǎng)度。
上述說(shuō)明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，而可依照說(shuō)明書(shū)的內(nèi)容予以實(shí)施，并且為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能夠更明顯易懂，以下特舉較佳實(shí)施例，并配合附圖，詳細(xì)說(shuō)明如下。


圖1為本發(fā)明第一實(shí)施例記憶體電路元件應(yīng)用裝置電路方塊圖。
圖2為本發(fā)明第一實(shí)施例記憶體電路元件應(yīng)用裝置另一實(shí)施方式電路方塊圖。
圖3為本發(fā)明第二實(shí)施例記憶體電路元件應(yīng)用裝置電路方塊圖。
圖4為本發(fā)明第三實(shí)施例記憶體電路元件應(yīng)用裝置電路方塊圖。
圖5為本發(fā)明第四實(shí)施例記憶體電路元件應(yīng)用裝置電路方塊圖。
PWR記憶體電路元件電源腳位GND記憶體電路元件接地腳位100、200、300單向性導(dǎo)通元件整流裝置102、202、302開(kāi)關(guān)裝置104、204記憶體電路106、2 06、304可程式記憶體電路108、208、308、400、500記憶體電路元件腳位組110、112、114、130、134總線148、150、152、210、212總線214、230、234、248、250總線252、310、312、314、322、324總線116、132、216、232、316控制線118、126、136、218、226、236、318、328、332內(nèi)部電源線120、128、138、220、228、238、320、330、334內(nèi)部接地線122、222定址總線與數(shù)據(jù)總線長(zhǎng)度重新配置電路124、224記憶體邏輯電路 140、240、338電源輸入端142、242、340外部接地端144、244、342內(nèi)部電源端146、246、344內(nèi)部接地端254閂鎖器306記憶體電路 336訊號(hào)線組401、501腳位
具體實(shí)施例方式
為更進(jìn)一步闡述本發(fā)明為達(dá)成預(yù)定發(fā)明目的所采取的技術(shù)手段及功效，以下結(jié)合附圖及較佳實(shí)施例，對(duì)依據(jù)本發(fā)明提出的記憶體電路元件應(yīng)用裝置其具體實(shí)施方式
、結(jié)構(gòu)、特征及其功效，詳細(xì)說(shuō)明如后。
圖1為本發(fā)明一實(shí)施例的記憶體電路元件應(yīng)用裝置電路方塊圖，請(qǐng)參照?qǐng)D1所示，其包含記憶體電路元件電源腳位PWR、記憶體電路元件接地腳位GND、單向性導(dǎo)通元件整流裝置100、開(kāi)關(guān)裝置102、記憶體電路104、可程式記憶體電路106(可程式記憶體電路可以包括一次程式化記憶體One TimeProgramming，OTP Memory或閃存Flash Memory...等等，以下皆稱之為可程式記憶體電路，不另外舉例)以及記憶體電路元件腳位組108。其中，開(kāi)關(guān)裝置102包括總線110、總線112、總線114、控制線116、內(nèi)部電源線118以及一內(nèi)部接地線120。而記憶體電路104包括定址總線與數(shù)據(jù)總線長(zhǎng)度重新配置電路122(Address Bus and Data Bus Length ReconfigurationCircuit)、記憶體邏輯電路124、內(nèi)部電源線126以及內(nèi)部接地線128。而可程式記憶體電路106包括總線130、控制線132、總線134、內(nèi)部電源線136以及內(nèi)部接地線138。而單向性導(dǎo)通元件整流裝置100包括電源輸入端140、外部接地端142、內(nèi)部電源端144以及內(nèi)部接地端146。其中，定址總線與數(shù)據(jù)總線長(zhǎng)度重新配置電路122又包括總線148、總線150以及總線152。
單向性導(dǎo)通元件整流裝置100的電源輸入端140耦接記憶體電路元件電源腳位PWR，其外部接地端142耦接記憶體電路元件接地腳位GND，內(nèi)部電源端144耦接開(kāi)關(guān)裝置102的內(nèi)部電源線118、記憶體電路104的內(nèi)部電源線126以及可程式記憶體電路106的內(nèi)部電源線136，其內(nèi)部接地端耦接開(kāi)關(guān)裝置102的內(nèi)部接地線120、記憶體電路104的內(nèi)部接地線128以及可程式記憶體電路106的內(nèi)部接地線138。開(kāi)關(guān)裝置102的總線110耦接至記憶體電路元件腳位組108，控制線116耦接記憶體電路元件電源腳位PWR(此實(shí)施例用記憶體電路元件電源腳位PWR，亦可使用記憶體電路元件接地腳位GND)，總線112耦接可程式記憶體電路106的總線130，總線114耦接記憶體電路104內(nèi)部定址總線與數(shù)據(jù)總線長(zhǎng)度重新配置電路122的總線118。而可程式記憶體電路106的總線130耦接開(kāi)關(guān)裝置102的總線112，而其控制線132耦接記憶體電路元件接地腳位(此實(shí)施例用記憶體電路元件接地腳位GND，亦可使用記憶體電路元件電源腳位PWR)，其總線134耦接記憶體電路104內(nèi)部的定址總線與數(shù)據(jù)總線長(zhǎng)度重新配置電路122的總線150。記憶體電路104內(nèi)部定址總線與數(shù)據(jù)總線長(zhǎng)度重新配置電路122的總線148耦接該開(kāi)關(guān)裝置102的總線114，總線152耦接記憶體邏輯電路124。
單向性導(dǎo)通元件整流裝置100其功能為無(wú)論電源(正電位)接記憶體電路元件電源腳位PWR，地電位(電位為0)接記憶體電路元件接地腳位GND或電源(正電位)接記憶體電路元件接地腳位GND，地電位(電位為0)接記憶體電路元件電源腳位PWR，于記憶體電路元件內(nèi)部供應(yīng)電源皆不受影響(單向性導(dǎo)通元件整流裝置為習(xí)知，例如橋式整流，任何熟知電子領(lǐng)域者，皆有許多不同的方式實(shí)施，故不在此贅述)。而開(kāi)關(guān)裝置102利用控制線116訊號(hào)決定總線110連接總線112或總線114。可程式記憶體電路106利用控制線132訊號(hào)決定寫(xiě)入狀態(tài)或輸出狀態(tài)，當(dāng)寫(xiě)入狀態(tài)時(shí)，利用其總線130的訊號(hào)作程式化的動(dòng)作，當(dāng)輸出狀態(tài)時(shí)，將程式化后的結(jié)果輸出至總線134，送至記憶體電路104內(nèi)部的定址總線與數(shù)據(jù)總線長(zhǎng)度重新配置電路122，用以決定該記憶體電路的定址長(zhǎng)度(Address Length)與數(shù)據(jù)長(zhǎng)度(DataLength)。定址總線與數(shù)據(jù)總線長(zhǎng)度重新配置電路122依據(jù)總線150的輸入訊號(hào)，決定定址總線長(zhǎng)度與數(shù)據(jù)總線長(zhǎng)度配置。記憶體邏輯電路124則根據(jù)定址總線與數(shù)據(jù)總線長(zhǎng)度重新配置電路122所送入的訊號(hào)，作儲(chǔ)存數(shù)據(jù)或讀取數(shù)據(jù)。
根據(jù)上例來(lái)說(shuō)，請(qǐng)參見(jiàn)圖1所示，當(dāng)本發(fā)明記憶體電路元件應(yīng)用裝置正接時(shí)，電源(正電位)接記憶體電路元件電源腳位PWR，地電位(電位為0)接記憶體電路元件接地腳位GND時(shí)，此時(shí)開(kāi)關(guān)裝置102的控制線116接收到邏輯1的訊號(hào)(此實(shí)施例用記憶體電路元件電源腳位PWR，熟習(xí)此技藝者，應(yīng)當(dāng)知曉，亦可使用記憶體電路元件接地腳位GND作控制線訊號(hào))，則開(kāi)關(guān)裝置102將開(kāi)關(guān)切至總線112。而可程式記憶體電路106的控制線132接收到邏輯0的訊號(hào)(此實(shí)施例用記憶體電路元件接地腳位GND，熟習(xí)此技藝者，應(yīng)當(dāng)知曉，亦可使用記憶體電路元件電源腳位PWR作控制線訊號(hào))，此時(shí)，可程式記憶體電路106即進(jìn)入寫(xiě)入狀態(tài)。由于此時(shí)相當(dāng)于記憶體電路元件腳位組108電性耦接至可程式記憶體電路106，即可用記憶體電路元件腳位組108輸入訊號(hào)對(duì)可程式記憶體電路106作程式化的動(dòng)作。
當(dāng)本發(fā)明記憶體電路元件應(yīng)用裝置反接時(shí)，電源(正電位)接記憶體電路元件接地腳位GND，地電位(電位為0)接記憶體電路元件電源腳位PWR時(shí)，此時(shí)，開(kāi)關(guān)裝置102接收到邏輯0的訊號(hào)，并將開(kāi)關(guān)切換至總線114。而可程式記憶體電路106也接收到邏輯1的狀態(tài)，由于先前已經(jīng)對(duì)可程式記憶體作程式化，此時(shí)，可程式記憶體106根據(jù)先前程式化的結(jié)果輸出至輸出總線134。而記憶體電路104內(nèi)部的定址總線與數(shù)據(jù)總線長(zhǎng)度重新配置電路122的總線150接收到可程式記憶體106的輸出訊號(hào)，便決定記憶體電路的定址總線長(zhǎng)度與數(shù)據(jù)總線長(zhǎng)度的配置(如1M×16或2M×8或4M×4...等等)。由于此時(shí)，開(kāi)關(guān)裝置102的開(kāi)關(guān)切換至總線114，而總線114耦接記憶體電路104內(nèi)部的定址總線與數(shù)據(jù)總線長(zhǎng)度重新配置電路122的總線148，相當(dāng)于記憶體電路元件腳位組108電性耦接至記憶體電路104內(nèi)部的定址總線與數(shù)據(jù)總線長(zhǎng)度重新配置電路122，如此便可定義記憶體電路元件腳位組108對(duì)應(yīng)設(shè)定(1M×16或2M×8或4M×4)對(duì)記憶體作存取的動(dòng)作。
上述的記憶體電路元件應(yīng)用裝置，更可以在可程式記憶體與記憶體電路之間加入閂鎖器254，如圖2所示，可以將可程式記憶體輸出數(shù)據(jù)與記憶體時(shí)脈同步，其余操作模式便如上面所述，故不予贅述。
圖3為本發(fā)明另一實(shí)施例的記憶體電路元件應(yīng)用裝置電路方塊圖，請(qǐng)參見(jiàn)圖3所示，其包括記憶體電路元件電源腳位PWR、記憶體電路元件接地腳位GND、單向性導(dǎo)通元件整流裝置300、開(kāi)關(guān)裝置302、可程式記憶體電路304(同樣的，這里的可程式記憶體電路可以包括一次程式化記憶體OTPMemory或閃存Flash Memory...等等，以下皆稱之為可程式記憶體電路，不另外舉例)、記憶體電路306以及記憶體電路元件腳位組308。其中，開(kāi)關(guān)裝置包括總線310、總線312、總線314、控制線316、內(nèi)部電源線318以及內(nèi)部接地線320。可程式記憶體電路304包括總線322、總線324、控制線326、內(nèi)部電源線328以及內(nèi)部接地線330。記憶體電路306包括內(nèi)部電源線332、內(nèi)部接地線334以及訊號(hào)線組336。單向性導(dǎo)通元件整流裝置300包括電源輸入端338、外部接地端340、內(nèi)部電源端342與內(nèi)部接地端344。
單向性導(dǎo)通元件整流裝置300的電源輸入端338耦接記憶體電路元件電源腳位PWR，其外部接地端340耦接記憶體電路元件接地腳位GND，內(nèi)部電源端342耦接記憶體電路306的內(nèi)部電源線332、可程式記憶體電路304的內(nèi)部電源線328以及開(kāi)關(guān)裝置302的內(nèi)部電源線318，內(nèi)部接地端344耦接記憶體電路306的內(nèi)部接地線334、可程式記憶體電路304的內(nèi)部接地線330以及開(kāi)關(guān)裝置302的內(nèi)部接地線320。而開(kāi)關(guān)裝置302的總線310耦接記憶體電路元件腳位組308，其控制線316耦接記憶體電路元件電源腳位PWR(此實(shí)施例用記憶體電路元件電源腳位PWR，亦可使用記憶體電路元件接地腳位GND)。記憶體電路306的訊號(hào)線組336至少部分耦接總線312，總線314耦接可程式記憶體304?？沙淌接洃涹w電路304的總線322耦接開(kāi)關(guān)裝置的總線314，其控制線326耦接記憶體電路元件接地腳位GND(此實(shí)施例用記憶體電路元件接地腳位GND，亦可使用記憶體電路元件電源腳位PWR)記憶體電路306至少部分耦接其總線324。
單向性導(dǎo)通元件整流裝置300的功能與圖1的單向性導(dǎo)通元件整流裝置100相同，故在此不予贅述。而開(kāi)關(guān)裝置302利用控制線316訊號(hào)決定總線310連接總線312或總線314?？沙淌接洃涹w電路304可用以修補(bǔ)記憶體電路306的缺陷。
根據(jù)上例來(lái)說(shuō)，請(qǐng)參見(jiàn)圖3所示，當(dāng)本發(fā)明記憶體電路元件應(yīng)用裝置正接時(shí)，電源(正電位)接記憶體電路元件電源腳位PWR，地電位(電位為0)接記憶體電路元件接地腳位GND時(shí)，此時(shí)開(kāi)關(guān)裝置302的控制線316接收到一邏輯1的訊號(hào)(此實(shí)施例用記憶體電路元件電源腳位PWR，熟習(xí)此技藝者，應(yīng)當(dāng)知曉，亦可使用記憶體電路元件接地腳位GND作控制線訊號(hào))，則開(kāi)關(guān)裝置302將開(kāi)關(guān)切至總線312。此時(shí)，相當(dāng)于記憶體電路元件腳位組308耦接記憶體電路306，如此便可以使用記憶體電路元件腳位組308與記憶體電路306的訊號(hào)線對(duì)應(yīng)關(guān)系來(lái)測(cè)試記憶體電路306內(nèi)部的缺陷。
當(dāng)本發(fā)明記憶體電路元件應(yīng)用裝置反接時(shí)，電源(正電位)接記憶體電路元件接地腳位GND，地電位(電位為0)接記憶體電路元件電源腳位PWR時(shí)，此時(shí)，開(kāi)關(guān)裝置302接收到邏輯0的訊號(hào)，并將開(kāi)關(guān)切換至總線314。此時(shí)，相當(dāng)于記憶體電路元件腳位組308耦接可程式記憶體304的總線322，可程式記憶體304的控制線326接收到邏輯1的訊號(hào)，此時(shí)，可程式記憶體304轉(zhuǎn)變?yōu)榭蓪?xiě)入狀態(tài)。而之前經(jīng)由測(cè)試出記憶體電路306的缺陷，便可使用記憶體電路元件腳位組308將可程式記憶體304作程式化，以修補(bǔ)記憶體電路306的缺陷。
上述圖1以及圖2的記憶體電路元件應(yīng)用裝置，可以用另一種實(shí)施方式，請(qǐng)參見(jiàn)圖4所示。其中，圖4與圖2的差別在于將單向性導(dǎo)通元件整流裝置300移除，另外開(kāi)關(guān)元件的控制線以及可程式記憶體的控制線耦接在記憶體電路元件腳位組腳位400上的同一腳位401上(任何熟習(xí)此技藝者，應(yīng)當(dāng)了解，控制線仍可接在不同腳位上，依照應(yīng)用而定，故不予贅述)，其操作相似于圖1以及圖2，而控制的不同處在于，不需要將記憶體電路元件正反接，只需要將腳位401加入控制訊號(hào)即可程式化可程式記憶體，達(dá)到改變內(nèi)部的定址總線與數(shù)據(jù)總線長(zhǎng)度的作用。
同樣道理，圖3亦有另一種實(shí)施方式如圖5，請(qǐng)參照?qǐng)D5所示。其中，圖5與圖3不同處在于將單向性導(dǎo)通元件整流裝置300移除，另外，開(kāi)關(guān)元件/可程式記憶體的控制線耦接在記憶體電路元件腳位組腳位500上的同一腳位501上(任何熟習(xí)此技藝者，應(yīng)當(dāng)了解，控制線仍可接在不同腳位上，依照應(yīng)用而定，故不予贅述)，其操作相似于圖3，而控制的不同處在于，不需要將記憶體電路元件正反接，改為將腳位501加入控制訊號(hào)，以程式化可程式記憶體，并用以修補(bǔ)記憶體電路缺陷。
以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非對(duì)本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實(shí)施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利用上述揭示的技術(shù)內(nèi)容作出些許更動(dòng)或修飾為等同變化的等效實(shí)施例，但凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
權(quán)利要求
1.一種記憶體電路元件應(yīng)用裝置，其特征在于其包括一記憶體電路元件腳位組，包括一記憶體電路元件電源腳位、一記憶體電路元件接地腳位以及多數(shù)個(gè)腳位；一開(kāi)關(guān)裝置，包括一第一總線、一第二總線、一第三總線以及一第一控制線，該第一總線耦接至該記憶體電路元件腳位組，該第一控制線耦接該記憶體電路元件電源腳位與該記憶體電路元件接地腳位二者其一，利用該第一控制線訊號(hào)決定該第一總線耦接該第二總線或該第三總線；一記憶體電路，包括一記憶體邏輯電路，用以儲(chǔ)存/讀取數(shù)據(jù)；以及一定址總線與數(shù)據(jù)總線長(zhǎng)度重新配置電路，包括一第四總線、一第五總線以及一第六總線，該第四總線耦接至該第三總線，該第六總線耦接至該記憶體邏輯電路，依據(jù)該第五總線的輸入訊號(hào)，以決定定址總線與數(shù)據(jù)總線長(zhǎng)度配置，并將該第四總線送入的訊號(hào)，按照該第五總線輸入的設(shè)定，判定并對(duì)記憶體邏輯電路存??；一可程式記憶體電路，包括一第七總線、一第二控制線以及一第八總線，該第七總線耦接該第二總線，該第二控制線耦接至該記憶體電路元件電源腳位以及該記憶體電路元件接地腳位二者其一，該第八總線耦接該第五總線，利用該第二控制線訊號(hào)，以決定寫(xiě)入狀態(tài)或輸出狀態(tài)，當(dāng)寫(xiě)入狀態(tài)時(shí)，利用該第七總線輸入的訊號(hào)作程式化的動(dòng)作，當(dāng)輸出狀態(tài)時(shí)，將程式化后的結(jié)果輸出，經(jīng)由該第八總線，送至該定址總線與數(shù)據(jù)總線長(zhǎng)度重新配置電路，用以決定該記憶體電路的定址長(zhǎng)度與數(shù)據(jù)長(zhǎng)度；以及一單向性導(dǎo)通元件整流裝置，耦接該記憶體電路元件電源腳位與該記憶體電路元件接地腳位以接受一外部電源，并從固定的兩端分別固定提供一正電位及一接地電位以供應(yīng)內(nèi)部所有元件的電源。
2.根據(jù)權(quán)利要求1所述的記憶體電路元件應(yīng)用裝置，其特征在于其中耦接該開(kāi)關(guān)裝置的該記憶體電路元件腳位組為除了記憶體電路元件接地腳位與記憶體電路元件電源腳位除外的腳位。
3.根據(jù)權(quán)利要求1所述的記憶體電路元件應(yīng)用裝置，其特征在于其中所述的可程式記憶體是為一次程式化記憶體。
4.根據(jù)權(quán)利要求1所述的記憶體電路元件應(yīng)用裝置，其特征在于其中所述的可程式記憶體是為閃存。
5.根據(jù)權(quán)利要求1所述的記憶體電路元件應(yīng)用裝置，其特征在于其中更包括一閂鎖器，包括一第九總線以及一第十總線，該第九總線耦接該第八總線，該第十總線耦接至該第五總線，用以作該可程式記憶體與該記憶體電路訊號(hào)的同步。
6.一種記憶體電路元件應(yīng)用裝置，其特征在于其包括一記憶體電路元件腳位組，包括一記憶體電路元件電源腳位、一記憶體電路元件接地腳位以及多數(shù)個(gè)腳位；一記憶體電路，包括內(nèi)部電源線、內(nèi)部接地線以及訊號(hào)線組；一開(kāi)關(guān)裝置，包括一第一總線、一第二總線、一第三總線、一第一控制線、一內(nèi)部電源線以及一內(nèi)部接地線，該第一總線耦接該記憶體電路元件腳位組，該第一控制線耦接該記憶體電路元件電源腳位與該記憶體電路元件接地腳位二者其一，該記憶體電路的訊號(hào)線組至少部分耦接該第二總線，利用控制線訊號(hào)，以決定該第一總線耦接該第二總線或該第三總線；一可程式記憶體電路，包括一第四總線、一第五總線、一第二控制線、一內(nèi)部電源線以及一內(nèi)部接地線，該第四總線耦接至該第三總線，該第二控制線耦接該記憶體電路元件電源腳位與該記憶體電路元件接地腳位二者其一，該記憶體電路的訊號(hào)線組至少部分耦接該第五總線，根據(jù)該第二控制線訊號(hào)，以決定寫(xiě)入或讀取，用以修補(bǔ)該記憶體電路的缺陷；以及一單向性導(dǎo)通元件整流裝置，包括一電源輸入端、一外部接地端、一內(nèi)部電源端與一內(nèi)部接地端，該電源輸入端耦接該記憶體電路元件電源腳位，該外部接地端耦接該記憶體電路元件接地腳位，該內(nèi)部電源端耦接該記憶體電路的內(nèi)部電源線、該可程式記憶體電路的內(nèi)部電源線以及該開(kāi)關(guān)裝置的內(nèi)部電源線，該內(nèi)部接地端耦接該記憶體電路的內(nèi)部接地線、該可程式記憶體電路的內(nèi)部接地線以及該開(kāi)關(guān)裝置的內(nèi)部接地線，用以供應(yīng)內(nèi)部所有元件的電源。
7.根據(jù)權(quán)利要求6所述的記憶體電路元件應(yīng)用裝置，其特征在于其中耦接開(kāi)關(guān)裝置的記憶體電路元件腳位為除了該記憶體電路元件接地腳位與該記憶體電路元件電源腳位之外的腳位。
8.根據(jù)權(quán)利要求6所述的記憶體電路元件應(yīng)用裝置，其特征在于其中所述的記憶體電路元件腳位組透過(guò)該開(kāi)關(guān)裝置耦接至該記憶體電路時(shí)，用該集成電路元件腳位測(cè)試該記憶體電路的缺陷。
9.根據(jù)權(quán)利要求6所述的記憶體電路元件應(yīng)用裝置，其特征在于其中所述的記憶體電路元件腳位透過(guò)該開(kāi)關(guān)裝置耦接至該可程式記憶體時(shí)，可用該記憶體電路元件腳位程式化該可程式記憶體以修補(bǔ)該記憶體電路的缺陷。
10.根據(jù)權(quán)利要求6所述的記憶體電路元件應(yīng)用裝置，其特征在于其中所述的可程式記憶體是為一次程式化記憶體。
11.根據(jù)權(quán)利要求6所述的記憶體電路元件應(yīng)用裝置，其特征在于其中所述的可程式記憶體是為閃存。
12.一種記憶體電路元件應(yīng)用裝置，其特征在于其包括一記憶體電路元件腳位組，包括多數(shù)個(gè)腳位；一開(kāi)關(guān)裝置，包括一第一總線、一第二總線、一第三總線以及一第一控制線，該第一總線耦接至該記憶體電路元件腳位組，該第一控制線耦接該記憶體電路元件腳位組其中之一，利用該第一控制線訊號(hào)決定該第一總線耦接該第二總線或該第三總線；一記憶體電路，包括一記憶體邏輯電路，用以儲(chǔ)存/讀取數(shù)據(jù)；以及一定址總線與數(shù)據(jù)總線長(zhǎng)度重新配置電路，包括一第四總線、一第五總線以及一第六總線，該第四總線耦接至該第三總線，該第六總線耦接至該記憶體邏輯電路，依據(jù)該第五總線的輸入訊號(hào)，以決定定址總線與數(shù)據(jù)總線長(zhǎng)度配置，并將該第四總線送入的訊號(hào)，按照該第五總線輸入的設(shè)定，判定并對(duì)記憶體邏輯電路存??；以及一可程式記憶體電路，包括一第七總線、一第二控制線以及一第八總線，該第七總線耦接該第二總線，該第二控制線耦接至該記憶體電路元件腳位組其中之一，該第八總線耦接該第五總線，利用該第二控制線訊號(hào)，以決定寫(xiě)入狀態(tài)或輸出狀態(tài)，當(dāng)寫(xiě)入狀態(tài)時(shí)，利用該第七總線輸入的訊號(hào)作程式化的動(dòng)作，當(dāng)輸出狀態(tài)時(shí)，將程式化后的結(jié)果輸出，經(jīng)由該第八總線，送至該定址總線與數(shù)據(jù)總線長(zhǎng)度重新配置電路，用以決定該記憶體電路的定址長(zhǎng)度與數(shù)據(jù)長(zhǎng)度。
13.根據(jù)權(quán)利要求12所述的記憶體電路元件應(yīng)用裝置，其特征在于其中所述的可程式記憶體是為一次程式化記憶體。
14.根據(jù)權(quán)利要求12所述的記憶體電路元件應(yīng)用裝置，其特征在于其中所述的可程式記憶體是為閃存。
15.根據(jù)權(quán)利要求12所述的記憶體電路元件應(yīng)用裝置，其特征在于其中更包括一閂鎖器，包括一第九總線以及一第十總線，該第九總線耦接該第八總線，該第十總線耦接至該第五總線，用以作該可程式記憶體與該記憶體電路訊號(hào)的同步。
16.一種記憶體電路元件應(yīng)用裝置，其特征在于其包括一記憶體電路元件腳位組，包括多數(shù)個(gè)腳位；一記憶體電路，包括訊號(hào)線組；一開(kāi)關(guān)裝置，包括一第一總線、一第二總線、一第三總線、一第一控制線，該第一總線耦接該記憶體電路元件腳位組，該第一控制線耦接該記憶體電路元件腳位組其中之一，該記憶體電路的訊號(hào)線組至少部分耦接該第二總線，利用控制線訊號(hào)，以決定該第一總線耦接該第二總線或該第三總線；以及一可程式記憶體電路，包括一第四總線、一第五總線、一第二控制線，該第二控制線耦接該記憶體電路元件腳位組其中之一，該第四總線耦接至該第三總線，該記憶體電路的訊號(hào)線組至少部分耦接該第五總線，根據(jù)該第二控制線訊號(hào)，以決定是否寫(xiě)入，根據(jù)寫(xiě)入的數(shù)據(jù)以修補(bǔ)記憶體電路的缺陷。
17.根據(jù)權(quán)利要求16所述的記憶體電路元件應(yīng)用裝置，其特征在于其中耦接開(kāi)關(guān)裝置的記憶體電路元件腳位為除了該記憶體電路元件接地腳位與該記憶體電路元件電源腳位之外的腳位。
18.根據(jù)權(quán)利要求16所述的記憶體電路元件應(yīng)用裝置，其特征在于其中所述的記憶體電路元件腳位組透過(guò)該開(kāi)關(guān)裝置耦接至該記憶體電路時(shí)，可用該集成電路元件腳位測(cè)試該記憶體電路的缺陷。
19.根據(jù)權(quán)利要求16所述的記憶體電路元件應(yīng)用裝置，其特征在于其中所述的記憶體電路元件腳位透過(guò)該開(kāi)關(guān)裝置耦接至該可程式記憶體時(shí)，可用該記憶體電路元件腳位程式化該可程式記憶體以修補(bǔ)該記憶體電路的缺陷。
20.根據(jù)權(quán)利要求16所述的記憶體電路元件應(yīng)用裝置，其特征在于其中所述的可程式記憶體是為一次程式化記憶體。
21.根據(jù)權(quán)利要求16所述的記憶體電路元件應(yīng)用裝置，其特征在于其中所述的可程式記憶體是為閃存。
全文摘要
本發(fā)明是有關(guān)于一種記憶體電路元件應(yīng)用裝置，此裝置是于集成電路記憶體元件內(nèi)部加入單向性導(dǎo)通元件整流裝置與可程式記憶體與開(kāi)關(guān)元件，利用單向性導(dǎo)通元件整流裝置，使元件外部電源正接或反接，內(nèi)部電源供應(yīng)皆不受影響。再利用元件外部電源腳位訊號(hào)作判斷訊號(hào)。當(dāng)正接時(shí)，判定邏輯為1，此時(shí)元件外部腳位連接至記憶體，可對(duì)記憶體作測(cè)試；反接時(shí)，判定邏輯為0，此時(shí)元件外部腳位連接至可程式記憶體，利用元件外部腳位對(duì)可程式記憶體作程式化可用作修補(bǔ)記憶體，亦或是改變記憶體位址與數(shù)據(jù)排線長(zhǎng)度。
文檔編號(hào)H01L23/58GK1848289SQ20051006349
公開(kāi)日2006年10月18日 申請(qǐng)日期2005年4月11日 優(yōu)先權(quán)日2005年4月11日
發(fā)明者黃崇仁, 盧叔東, 陳吉元 申請(qǐng)人:智元科技股份有限公司