專利名稱：編程方法及應(yīng)用該編程方法的存儲(chǔ)器裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種編程方法及應(yīng)用該編程方法的存儲(chǔ)器裝置，且特 別是有關(guān)于一種可使閾值電壓值更精確的編程方法及應(yīng)用該編程方法的 存儲(chǔ)器裝置。
背景技術(shù)：
非易失性存儲(chǔ)器的應(yīng)用廣泛，例如手機(jī)、數(shù)字相機(jī)、個(gè)人數(shù)字助理
(PDA),均為應(yīng)用非易失性存儲(chǔ)器的產(chǎn)品。非易失性存儲(chǔ)器包括多種型 式， 一種常見的非易失性存儲(chǔ)器是閃存。
存儲(chǔ)器陣列具有多個(gè)存儲(chǔ)單元。存儲(chǔ)單元可用以捕捉(trap)電荷， 所補(bǔ)捉的電荷量的多寡將影響各存儲(chǔ)單元的閾值電壓的狀態(tài)，來(lái)達(dá)到儲(chǔ)存 數(shù)據(jù)的目的。也就是說(shuō)，根據(jù)存儲(chǔ)單元的閾值電壓的狀態(tài)，便能夠得知所 儲(chǔ)存的數(shù)據(jù)內(nèi)容。再者，于具有多個(gè)存儲(chǔ)單元的存儲(chǔ)器陣列中，由于各個(gè) 存儲(chǔ)單元的物理特性并不完全相同，因此，即使儲(chǔ)存相同的數(shù)據(jù)，各個(gè)存 儲(chǔ)單元的閾值電壓也不會(huì)完全一樣，故一般是以閾值電壓分布
(distribution)來(lái)表示存儲(chǔ)器陣列的狀態(tài)。
請(qǐng)參照?qǐng)D1，其繪示存儲(chǔ)器陣列的閾值電壓分布的一例的示意圖。于 此例中，是假設(shè)每個(gè)存儲(chǔ)單元可儲(chǔ)存l個(gè)位的數(shù)據(jù)，則存儲(chǔ)單元的狀態(tài)可 為二種閾值電壓狀態(tài)Sl及S2之一。由于閾值電壓分布將會(huì)影響存儲(chǔ)單元 的讀取操作，所以，若各個(gè)閾值電壓狀態(tài)所表示的閾值電壓值的范圍愈寬， 則愈可能產(chǎn)生讀取錯(cuò)誤。因此，如何在對(duì)存儲(chǔ)單元進(jìn)行編程的動(dòng)作時(shí)，使 存儲(chǔ)器陣列的閾值電壓分布范圍變窄，是業(yè)界所致力的方向之一。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明是有關(guān)于一種編程方法及應(yīng)用該編程方法的存儲(chǔ)器 裝置，通過(guò)執(zhí)行兩次編程的動(dòng)作，能使存儲(chǔ)器陣列的閾值電壓分布范圍變窄，以提高讀取數(shù)據(jù)時(shí)的正確性。
根據(jù)本發(fā)明的第一方面，提出一種編程方法，應(yīng)用于一存儲(chǔ)器。存儲(chǔ)
器具有多個(gè)存儲(chǔ)單元(memory cell)。此方法包括下列步驟。響應(yīng)于一第 一編程指令，以對(duì)此多個(gè)存儲(chǔ)單元的其中之一目標(biāo)存儲(chǔ)單元進(jìn)行編程。響 應(yīng)于一第二編程指令，以對(duì)此目標(biāo)存儲(chǔ)單元進(jìn)行編程。
根據(jù)本發(fā)明的第二方面，提出一種存儲(chǔ)器裝置，包括多個(gè)存儲(chǔ)單元及 一控制電路?？刂齐娐酚靡皂憫?yīng)于一第一編程指令，以對(duì)存儲(chǔ)單元的其中 之一目標(biāo)存儲(chǔ)單元進(jìn)行編程，且還用以響應(yīng)于一第二編程指令，以對(duì)此目 標(biāo)存儲(chǔ)單元進(jìn)行編程。
為讓本發(fā)明的上述內(nèi)容能更明顯易懂，下文特舉一較佳實(shí)施例，并配 合所附圖式，作詳細(xì)說(shuō)明如下。


圖1繪示存儲(chǔ)器陣列的閾值電壓分布的一例的示意圖。 圖2繪示依照本發(fā)明的一實(shí)施例的編程方法的流程圖。 圖3A繪示依照本發(fā)明的一實(shí)施例的存儲(chǔ)器裝置的示意圖。 圖3B及圖3C繪示為圖3A的存儲(chǔ)器裝置所執(zhí)行的編程方法的詳細(xì)流 程圖。
圖4繪示為虛擬接地存儲(chǔ)器陣列的架構(gòu)的一例的示意圖。 圖5A繪示產(chǎn)生相鄰效應(yīng)前的虛擬接地存儲(chǔ)器陣列的閾值電壓分布。 圖5B繪示產(chǎn)生相鄰效應(yīng)后的虛擬接地存儲(chǔ)器陣列的閾值電壓分布。 圖5C繪示進(jìn)行第二次編程的動(dòng)作后的虛擬接地存儲(chǔ)器陣列的閾值電 壓分布。
圖6繪示為NAND閃存陣列的架構(gòu)的一例的示意圖。
圖7繪示為圖6的相鄰存儲(chǔ)單元于耦合效應(yīng)下的等效電路圖的一例。
主要元件符號(hào)說(shuō)明
300:存儲(chǔ)器裝置 302:存儲(chǔ)器陣列 304:控制電路306:狀態(tài)緩存器 402:虛擬接地存儲(chǔ)器陣列 602: NAND閃存陣列 BL0 BL3:位線
M:存儲(chǔ)單元
S210 S220、 S301 S316:流程步驟 SL1、 SL2:選擇線 WL0 WL2:字線
具體實(shí)施例方式
請(qǐng)參照?qǐng)D2，其繪示依照本發(fā)明的一實(shí)施例的編程方法的流程圖。于 本發(fā)明所提出的編程方法中，此方法是應(yīng)用于具有多個(gè)存儲(chǔ)單元的一存儲(chǔ) 器。此方法包括下列步驟。于步驟S210中，響應(yīng)于一第一編程指令，以 對(duì)此多個(gè)存儲(chǔ)單元的其中之一目標(biāo)存儲(chǔ)單元進(jìn)行編程。于步驟S220中， 響應(yīng)于一第二編程指令，以對(duì)此目標(biāo)存儲(chǔ)單元進(jìn)行編程。
下面進(jìn)一步地說(shuō)明如何于一存儲(chǔ)器裝置中執(zhí)行本發(fā)明的編程方法。請(qǐng) 參照?qǐng)D3A，其繪示依照本發(fā)明的一實(shí)施例的存儲(chǔ)器裝置的示意圖。同時(shí)， 請(qǐng)配合參照?qǐng)D3B及圖3C，其繪示為圖3A的存儲(chǔ)器裝置所執(zhí)行的編程方 法的詳細(xì)流程圖。存儲(chǔ)器裝置300包括一存儲(chǔ)器陣列302、 一控制電路304 及一狀態(tài)緩存器306。存儲(chǔ)器陣列302具有多個(gè)存儲(chǔ)單元(memory cell) M，各個(gè)存儲(chǔ)單元M具有其地址。
控制電路304用以執(zhí)行上述圖2所示的步驟S210及S220?？刂齐娐?304響應(yīng)于一第一編程指令CMD1 ，對(duì)多個(gè)存儲(chǔ)單元的一 目標(biāo)存儲(chǔ)單元進(jìn) 行編程，且還響應(yīng)于一第二編程指令CMD2，對(duì)此目標(biāo)存儲(chǔ)單元再次進(jìn)行 編程。于一實(shí)施范例中，控制電路304用以接收一第一編程指令CMD1、 地址Add、 一第一組數(shù)據(jù)Dl及一第二編程指令CMD2，如步驟S301 S303 所示?？刂齐娐?04例如具有多個(gè)緩存器與緩沖器(未繪示)，其中，緩 存器用以儲(chǔ)存編程指令CMD1及CMD2、或其它型式的指令。緩沖器用以 儲(chǔ)存地址Add及第一組數(shù)據(jù)Dl。控制電路304響應(yīng)于第一編程指令 CMD1，而開始接收地址Add與第一組數(shù)據(jù)Dl，并根據(jù)地址Add及第一組數(shù)據(jù)D1，對(duì)此多個(gè)存儲(chǔ)單元M進(jìn)行第一次編程動(dòng)作。
較佳地，控制電路304于接收第一組數(shù)據(jù)D1之后，還用以接收一第 一啟動(dòng)指令ST1，如步驟S304所示。控制電路304于接收第一啟動(dòng)指令 ST1之后，才開始進(jìn)行該第一次編程動(dòng)作。在實(shí)際應(yīng)用中，控制電路304 在接收第一編程指令CMD1之后，將所接收的地址Add與第一組數(shù)據(jù)Dl 加載至緩沖器，再于接收第一啟動(dòng)指令ST1之后，才開始進(jìn)行編程此多個(gè) 存儲(chǔ)單元M的動(dòng)作。
于進(jìn)行第一次編程動(dòng)作中，控制電路304執(zhí)行一編程循環(huán)，以根據(jù)地 址Add將第一組數(shù)據(jù)Dl編程至此多個(gè)存儲(chǔ)單元M中。舉例來(lái)說(shuō)，假設(shè)地 址Add是對(duì)應(yīng)至八個(gè)存儲(chǔ)單元，而第一組數(shù)據(jù)D1包括對(duì)應(yīng)至此多個(gè)存儲(chǔ) 單元的八筆數(shù)據(jù)。因此，當(dāng)控制電路304執(zhí)行此編程循環(huán)時(shí)，是每次將其 中一筆數(shù)據(jù)寫入至對(duì)應(yīng)的存儲(chǔ)單元內(nèi)，以依序編程完此八個(gè)存儲(chǔ)單元。
控制電路304于執(zhí)行編程循環(huán)時(shí)，是通過(guò)讀取狀態(tài)緩存器306的數(shù)據(jù)， 以判斷此多個(gè)存儲(chǔ)單元M是否已經(jīng)編程完成，如步驟S305及S306所示。 狀態(tài)緩存器306所儲(chǔ)存的數(shù)據(jù)例如是對(duì)應(yīng)于存儲(chǔ)器陣列302的各種狀態(tài)， 故我們可通過(guò)讀取此多個(gè)數(shù)據(jù)，來(lái)得知存儲(chǔ)器陣列302的狀態(tài)。舉例來(lái)說(shuō)， 在實(shí)際應(yīng)用中，讀取狀態(tài)緩存器306的動(dòng)作是通過(guò)檢查存儲(chǔ)器裝置300的 腳位的電平，例如是腳位I/0 O的電平，來(lái)得知存儲(chǔ)器陣列302的狀態(tài)。 若腳位讀取出來(lái)的數(shù)據(jù)具有高電平(即腳位I/O0為l)，則表示存儲(chǔ)器陣 列302為忙碌(busy)狀態(tài)，反之，若腳位讀取出來(lái)的數(shù)據(jù)具有低電平(即 腳位I/O0為0)，則表示存儲(chǔ)器陣列302為備妥(ready)狀態(tài)。
接著，于步驟S306中，根據(jù)存儲(chǔ)器陣列302的狀態(tài)，來(lái)判斷編程循 環(huán)是否完成。若于讀取狀態(tài)緩存器306的數(shù)據(jù)后，得知存儲(chǔ)器陣列302為 忙碌狀態(tài)，則表示此多個(gè)存儲(chǔ)單元M尚未編程完成。而若存儲(chǔ)器陣列302 為備妥狀態(tài)時(shí)，則表示此多個(gè)存儲(chǔ)單元M己經(jīng)編程完成。
若此多個(gè)存儲(chǔ)單元M尚未編程完成，則重新執(zhí)行步驟S305，控制電 路304繼續(xù)讀取狀態(tài)緩存器306，以判斷此多個(gè)存儲(chǔ)單元M是否已經(jīng)編程 完成。若此多個(gè)存儲(chǔ)器M已經(jīng)編程完成，則控制電路304依據(jù)一第一閾 值電壓，來(lái)驗(yàn)證儲(chǔ)存于此多個(gè)存儲(chǔ)單元M的第一組數(shù)據(jù)D1是否正確，如 步驟S307所示。舉例來(lái)說(shuō)，于實(shí)作中，驗(yàn)證數(shù)據(jù)的正確與否的動(dòng)作例如通過(guò)檢查存儲(chǔ)器裝置300的腳位I/O 6的電平，來(lái)得知存儲(chǔ)器陣列302的 狀態(tài)。若腳位讀取出來(lái)的數(shù)據(jù)具有低電平(即腳位I/O6為0)，則表示驗(yàn) 證正確，反之，若腳位讀取出來(lái)的數(shù)據(jù)具有高電平(即腳位I/06為1)， 則表示驗(yàn)證錯(cuò)誤。若儲(chǔ)存于此多個(gè)存儲(chǔ)單元M的第一組數(shù)據(jù)D1錯(cuò)誤，則 控制電路304終止進(jìn)行編程動(dòng)作并回報(bào)錯(cuò)誤，如步驟S308所示；若儲(chǔ)存 于此多個(gè)存儲(chǔ)單元M的第一組數(shù)據(jù)Dl正確，控制電路304才會(huì)接著接收 第二編程指令CMD2，如步驟S309所示。
在此多個(gè)存儲(chǔ)單元M完成第一次編程動(dòng)作，且于接收第二編程指令 CMD2之后，控制電路304更響應(yīng)于第二編程指令CMD2，對(duì)此多個(gè)存儲(chǔ) 單元M進(jìn)行第二次編程動(dòng)作。較佳地，于接收第二編程指令CMD2之后， 控制電路304還用以接收地址Add、 一第二組數(shù)據(jù)D2及一第二啟動(dòng)指令 ST2，如步驟S310 S312所示。在實(shí)際應(yīng)用中，第一組數(shù)據(jù)Dl可相同于 第二組數(shù)據(jù)D2，然也不限于此?？刂齐娐?04是根據(jù)地址Add及第二組 數(shù)據(jù)D2，并于接收第二啟動(dòng)指令ST2之后，才開始對(duì)此多個(gè)存儲(chǔ)單元M 進(jìn)行第二次編程動(dòng)作。
第二次編程動(dòng)作是相仿于第一次編程動(dòng)作?？刂齐娐?04于進(jìn)行第二 次編程動(dòng)作中，是執(zhí)行一編程循環(huán)，以根據(jù)地址Add將第二組數(shù)據(jù)D2編 程至此多個(gè)存儲(chǔ)單元M中。控制電路304于執(zhí)行編程循環(huán)時(shí)，是通過(guò)讀 取狀態(tài)緩存器306，以判斷此多個(gè)存儲(chǔ)單元M是否己經(jīng)編程完成，如步驟 S313及S314所示。
相仿地，若此多個(gè)存儲(chǔ)單元M尚未編程完成，則控制電路304繼續(xù) 讀取狀態(tài)緩存器306，以判斷此多個(gè)存儲(chǔ)單元是否已經(jīng)編程完成，如步驟 S313所示。若此多個(gè)存儲(chǔ)單元M已經(jīng)編程完成，則控制電路304依據(jù)一 第二閾值電壓，來(lái)驗(yàn)證儲(chǔ)存于此多個(gè)存儲(chǔ)單元M的第二組數(shù)據(jù)D2是否正 確，如步驟S315所示。若儲(chǔ)存于此多個(gè)存儲(chǔ)單元M的第二組數(shù)據(jù)D2錯(cuò) 誤，則控制電路304終止進(jìn)行編程動(dòng)作并回報(bào)錯(cuò)誤，如步驟S316所示； 若儲(chǔ)存于此多個(gè)存儲(chǔ)單元M的第二組數(shù)據(jù)D2正確，控制電路304結(jié)束編 程此多個(gè)存儲(chǔ)單元M的動(dòng)作。
在存儲(chǔ)單元完成兩次編程動(dòng)作之后，可改善對(duì)存儲(chǔ)單元進(jìn)行編程的動(dòng) 作時(shí)所導(dǎo)致的閾值電壓分布變寬的情形，下面以兩個(gè)例子進(jìn)行詳細(xì)說(shuō)明。以虛擬接地(virtual ground)存儲(chǔ)器陣列為例。請(qǐng)參照?qǐng)D4，其繪示 為虛擬接地存儲(chǔ)器陣列的架構(gòu)的一例的示意圖。虛擬接地存儲(chǔ)器陣列402 包括多個(gè)存儲(chǔ)單元，例如包括相鄰的存儲(chǔ)單元VM1及VM2。在對(duì)存儲(chǔ)單 元VM2進(jìn)行編程的動(dòng)作時(shí)，將會(huì)影響已經(jīng)被編程完畢的存儲(chǔ)單元VMl的 閾值電壓，此現(xiàn)象稱為相鄰效應(yīng)(neighboreffect)。
下面對(duì)相鄰效應(yīng)進(jìn)行說(shuō)明。傳統(tǒng)于進(jìn)行編程的動(dòng)作中，虛擬接地存儲(chǔ) 器陣列的存儲(chǔ)單元VMl及VM2是依序被編程。在對(duì)存儲(chǔ)單元VMl進(jìn)行 編程的動(dòng)作時(shí)，需通過(guò)對(duì)存儲(chǔ)單元VMl進(jìn)行讀取的動(dòng)作，來(lái)判斷存儲(chǔ)單 元VM1的閾值電壓是否達(dá)到編程的目標(biāo)電壓。于此時(shí)的讀取操作中，由 于尚未被編程的存儲(chǔ)單元VM2具有低閾值電壓，故實(shí)際流過(guò)存儲(chǔ)單元 VMl的讀取電流I流經(jīng)節(jié)點(diǎn)N后將會(huì)分成流向存儲(chǔ)單元VM2的一漏電流 Ileak、以及一感測(cè)電流Is，其中感測(cè)電流Is (Is = I-Ileak)將由感測(cè)放大器 (未繪示)所接收，并據(jù)以判斷存儲(chǔ)單元VMl所儲(chǔ)存的數(shù)據(jù)。故知，在 存儲(chǔ)單元VM2未被編程之前，存儲(chǔ)單元VMl的閾值電壓Vt是與感測(cè)電 流Is相關(guān)。
假設(shè)存儲(chǔ)單元VM2被編程后具有高閾值電壓。此時(shí)，若要再對(duì)存儲(chǔ) 單元VMl進(jìn)行讀取的動(dòng)作，存儲(chǔ)單元VM2的高閾值電壓將會(huì)使得存儲(chǔ)單 元VM2不導(dǎo)通，而不會(huì)有漏電流Ileak流過(guò)存儲(chǔ)單元VM2。也就是說(shuō)， 于此時(shí)的讀取操作中，流經(jīng)存儲(chǔ)單元VMl與節(jié)點(diǎn)N的讀取電流I將會(huì)實(shí) 質(zhì)上相等于感測(cè)電流Is' (Is'二I)。
由于感測(cè)電流Is'大于感測(cè)電流Is，因此感應(yīng)放大器所感測(cè)出來(lái)的閾值 電壓Vt，會(huì)低于所感測(cè)出來(lái)的閾值電壓Vt。也就是說(shuō)，在存儲(chǔ)單元VM2 被編程之后，感測(cè)出來(lái)的存儲(chǔ)單元VM1的閾值電壓Vt'將會(huì)降低。同理， 于圖4中，在存儲(chǔ)單元VM3被編程后，存儲(chǔ)單元VM2的閾值電壓也會(huì)受 到影響。因此，虛擬接地存儲(chǔ)器陣列的相鄰的兩個(gè)存儲(chǔ)單元于進(jìn)行編程的 動(dòng)作中，當(dāng)后一個(gè)存儲(chǔ)單元被編程以后，前一個(gè)存儲(chǔ)單元的閾值電壓將會(huì) 受影響，使得存儲(chǔ)器陣列的閾值電壓分布的范圍變寬。
于本發(fā)明的實(shí)施例所提出的編程方法，可解決傳統(tǒng)的編程方法所面臨 的相鄰效應(yīng)的問(wèn)題。請(qǐng)繼續(xù)參照?qǐng)D4，于本發(fā)明的實(shí)施例中，在第一次編 程的動(dòng)作完成之后，是利用第二次編程指令，來(lái)再一次對(duì)存儲(chǔ)單元VMl及VM2進(jìn)行編程的動(dòng)作。于第二次編程的動(dòng)作中，由于此時(shí)的存儲(chǔ)單元 VM2具有高閾值電壓，而不會(huì)有漏電流Ileak流過(guò)VM2，故存儲(chǔ)單元VM1 被第二次編程，并且于存儲(chǔ)單元VM1被讀取已確認(rèn)是否已編程至目標(biāo)電 壓，以決定是否繼續(xù)進(jìn)行編程時(shí)，此讀取動(dòng)作所得到的感測(cè)電流Is，是實(shí)際 上流過(guò)存儲(chǔ)單元VM1的電流，而使得感測(cè)放大器所得到的閾值電壓值接 近存儲(chǔ)單元VM1真正的閾值電壓值，如此，可解決相鄰效應(yīng)的問(wèn)題。
于圖5A繪示為產(chǎn)生相鄰效應(yīng)前的虛擬接地存儲(chǔ)器陣列402的閾值電 壓分布。圖5B繪示產(chǎn)生相鄰效應(yīng)后的虛擬接地存儲(chǔ)器陣列402的閾值電 壓分布。從圖5B可知，于存儲(chǔ)單元VM2所產(chǎn)生的相鄰效應(yīng)下，所感測(cè)出 來(lái)的存儲(chǔ)單元VM1的閾值電壓會(huì)改變，造成閾值電壓分布的范圍R變寬。
圖5C繪示進(jìn)行第二次編程的動(dòng)作后的虛擬接地存儲(chǔ)器陣列402的閾 值電壓分布。于第二次編程的動(dòng)作中，由于不會(huì)有漏電流Ileak，因此，能 使得閾值電壓分布的范圍R，變得比范圍R還窄。
此外，再以NAND閃存陣列為例做說(shuō)明。請(qǐng)參照?qǐng)D6，其繪示為NAND 閃存陣列的架構(gòu)的一例的示意圖。NAND閃存陣列602包括多個(gè)存儲(chǔ)單元， 例如包括多個(gè)相鄰的存儲(chǔ)單元NM1 NM5。在對(duì)存儲(chǔ)單元NM2 NM5進(jìn)行 編程的動(dòng)作時(shí)，將會(huì)影響存儲(chǔ)單元NM1的閾值電壓，導(dǎo)致存儲(chǔ)單元NM1 的閾值電壓改變，此現(xiàn)象被稱為耦合效應(yīng)(coupling effect)。
下面對(duì)耦合效應(yīng)進(jìn)行說(shuō)明。請(qǐng)同時(shí)參照?qǐng)D7，其繪示為圖6的相鄰存 儲(chǔ)單元于耦合效應(yīng)下的等效電路圖的一例。由于存儲(chǔ)單元NM2 NM5與存 儲(chǔ)單元NM1之間分別具有耦合電容C1 C4，所以在對(duì)存儲(chǔ)單元NM2 NM5 進(jìn)行編程的動(dòng)作時(shí)，存儲(chǔ)單元NM2 NM5所儲(chǔ)存的電荷量，會(huì)經(jīng)由耦合電 容C1 C4改變存儲(chǔ)單元NM1所儲(chǔ)存的電荷量，而影響存儲(chǔ)單元NM1的 閾值電壓。
舉例來(lái)說(shuō)，于第一次編程動(dòng)作中，NAND閃存陣列的存儲(chǔ)單元NM1 及NM2是依序被編程，并假設(shè)存儲(chǔ)單元NM1及NM2均將被編程至閾值 電壓為3伏特。對(duì)存儲(chǔ)單元NM1編程后，存儲(chǔ)單元NM1具有3伏特的閾 值電壓，此時(shí)未被編程的存儲(chǔ)單元NM2的閾值電壓是0伏特。此時(shí)二者 的閾值電壓差D1為3V。之后，若對(duì)存儲(chǔ)單元NM2進(jìn)行編程的動(dòng)作，則 存儲(chǔ)單元NM2的電荷將經(jīng)由耦合電容C1改變存儲(chǔ)單元NM1所儲(chǔ)存的電荷，使得存儲(chǔ)單元NM1的閾值電壓受到耦合效應(yīng)的影響而增加。因此，
NAND閃存陣列的存儲(chǔ)單元于進(jìn)行編程的動(dòng)作中， 一存儲(chǔ)單元的閾值電壓 會(huì)受相鄰于此存儲(chǔ)單元的另一存儲(chǔ)單元的影響，使得存儲(chǔ)器陣列的閾值電 壓分布的范圍變寬。
于本發(fā)明的實(shí)施例所提出的編程方法，可減輕上述的耦合效應(yīng)的問(wèn) 題。請(qǐng)繼續(xù)參照?qǐng)D6，在第一次編程的動(dòng)作完成之后，是利用第二次編程 指令，來(lái)再一次對(duì)存儲(chǔ)單元NM1及NM2進(jìn)行編程的動(dòng)作。于第二次編程 的動(dòng)作中，假設(shè)對(duì)存儲(chǔ)單元NM1進(jìn)行編程的目標(biāo)閾值電壓值為3.2伏特。 若己經(jīng)完成對(duì)存儲(chǔ)單元NM1的編程，而接下來(lái)要對(duì)存儲(chǔ)單元NM2進(jìn)行編 程，則于再一次對(duì)存儲(chǔ)單元NM2進(jìn)行編程時(shí)，由于存儲(chǔ)單元NM2與存儲(chǔ) 單元NM1的閾值電壓的差值D2已經(jīng)減小(D2=3.2-3=0.2 (V)，小于第一 次編程時(shí)的閾值電壓差值D1 (=3V))，故存儲(chǔ)單元NM2經(jīng)由耦合電容C1 改變存儲(chǔ)單元NM1所儲(chǔ)存的電荷的程度將會(huì)減輕。因此，于第二次編程 的動(dòng)作時(shí)，存儲(chǔ)單元NM1的閾值電壓受到耦合效應(yīng)的影響而增加的幅度 將會(huì)減小，而使得存儲(chǔ)單元NM1的閾值電壓可以較接近所要編程的目標(biāo) 閾值電壓，而減輕了耦合效應(yīng)的影響。這樣一來(lái)，也可以有效地使NAND 閃存陣列602的閾值電壓分布的范圍變窄。
于本發(fā)明的實(shí)施例的編程方法可應(yīng)用于虛擬接地(virtual ground)存 儲(chǔ)器陣列，也可應(yīng)用于NAND閃存陣列。然并不限于此。
本發(fā)明上述實(shí)施例所揭露的編程方法及應(yīng)用其的存儲(chǔ)器裝置，通過(guò)于 編程操作中執(zhí)行二次編程的動(dòng)作，能降低因?yàn)橄噜徯?yīng)或耦合效應(yīng)所導(dǎo)致 的存儲(chǔ)器陣列的閾值電壓分布范圍變寬的現(xiàn)象，以使得編程完成后讀取存 儲(chǔ)單元時(shí)讀取電壓的范圍(margin)可以增加，以增加讀取存儲(chǔ)單元時(shí)的 正確性。
綜上所述，雖然本發(fā)明已以一較佳實(shí)施例揭露如上，然其并非用以限 定本發(fā)明。本發(fā)明所屬技術(shù)領(lǐng)域中具有通常知識(shí)者，在不脫離本發(fā)明的精 神和范圍內(nèi)，當(dāng)可作各種的更動(dòng)與潤(rùn)飾。因此，本發(fā)明的保護(hù)范圍當(dāng)視權(quán) 利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
1、一種編程方法，應(yīng)用于一存儲(chǔ)器，該存儲(chǔ)器具有多個(gè)存儲(chǔ)單元，其特征在于，該方法包括響應(yīng)于一第一編程指令，以對(duì)該多個(gè)存儲(chǔ)單元的其中之一目標(biāo)存儲(chǔ)單元進(jìn)行編程；以及響應(yīng)于一第二編程指令，以對(duì)該目標(biāo)存儲(chǔ)單元進(jìn)行編程。
2、 根據(jù)權(quán)利要求1所述的方法，其特征在于，響應(yīng)于該第一編程指 令，以對(duì)該目標(biāo)存儲(chǔ)單元進(jìn)行編程的步驟包括接收一第一編程指令； 接收對(duì)應(yīng)至該目標(biāo)存儲(chǔ)單元的一地址； 接收一第一組數(shù)據(jù)；以及響應(yīng)于該第一編程指令，根據(jù)該地址及該第一組數(shù)據(jù)，對(duì)該目標(biāo)存儲(chǔ) 單元進(jìn)行一第一次編程動(dòng)作。
3、 根據(jù)權(quán)利要求2所述的方法，其特征在于，響應(yīng)于該第一編程指 令對(duì)該目標(biāo)存儲(chǔ)單元進(jìn)行編程的步驟更包括接收一第一啟動(dòng)指令，以幵始進(jìn)行該第一次編程動(dòng)作。
4、 根據(jù)權(quán)利要求2所述的方法，其特征在于，進(jìn)行該第一次編程動(dòng) 作的步驟包括讀取一狀態(tài)緩存器'，以判斷該目標(biāo)存儲(chǔ)單元是否已經(jīng)編程完成，若未 編程完成，則重復(fù)讀取該狀態(tài)緩存器的該步驟，若已經(jīng)編程完成，則進(jìn)行以下的步驟；依據(jù)一第一閾值電壓，驗(yàn)證儲(chǔ)存于該目標(biāo)存儲(chǔ)單元的該第一組數(shù)據(jù)是 否正確；當(dāng)儲(chǔ)存于該目標(biāo)存儲(chǔ)單元的該第一組數(shù)據(jù)錯(cuò)誤時(shí)，終止該方法并回報(bào) 錯(cuò)誤；以及當(dāng)儲(chǔ)存于該目標(biāo)存儲(chǔ)單元的該第一組數(shù)據(jù)正確時(shí)，執(zhí)行響應(yīng)于該第二 編程指令以對(duì)該目標(biāo)存儲(chǔ)單元進(jìn)行編程的該步驟。
5、 根據(jù)權(quán)利要求2所述的方法，其特征在于，響應(yīng)于該第二編程指 令，以對(duì)該目標(biāo)存儲(chǔ)單元進(jìn)行編程的該步驟包括接收該第二編程指令；接收對(duì)應(yīng)至該目標(biāo)存儲(chǔ)單元的該地址；以及 接收一第二組數(shù)據(jù)；響應(yīng)于該第二編程指令，根據(jù)該地址及該第二組數(shù)據(jù)，對(duì)該目標(biāo)存儲(chǔ) 單元進(jìn)行一第二次編程動(dòng)作。
6、 根據(jù)權(quán)利要求5所述的方法，其特征在于，該第一組數(shù)據(jù)相同于 該第二組數(shù)據(jù)。
7、 根據(jù)權(quán)利要求5所述的方法，其特征在于，根據(jù)該第二編程指令 對(duì)該目標(biāo)存儲(chǔ)單元進(jìn)行編程的步驟更包括接收一第二啟動(dòng)指令，以開始進(jìn)行該第二次編程動(dòng)作。
8、 根據(jù)權(quán)利要求5所述的方法，其特征在于，進(jìn)行該第二次編程動(dòng) 作的步驟包括-讀取一狀態(tài)緩存器，以判斷該目標(biāo)存儲(chǔ)單元是否己經(jīng)編程完成，若未 編程完成，則重復(fù)讀取該狀態(tài)緩存器的該步驟，若己經(jīng)編程完成，則進(jìn)行 以下的步驟；依據(jù)一第二閾值電壓，驗(yàn)證儲(chǔ)存于該目標(biāo)存儲(chǔ)單元的該第二組數(shù)據(jù)是 否正確；當(dāng)儲(chǔ)存于該目標(biāo)存儲(chǔ)單元的該第二組數(shù)據(jù)錯(cuò)誤時(shí)，終止該方法并回報(bào) 錯(cuò)誤；以及當(dāng)儲(chǔ)存于該目標(biāo)存儲(chǔ)單元的該第二組數(shù)據(jù)正確時(shí)，終止該方法。
9、 一種存儲(chǔ)器裝置，其特征在于，包括 多個(gè)存儲(chǔ)單元；以及一控制電路，用以響應(yīng)于一第一編程指令，以對(duì)該多個(gè)存儲(chǔ)單元的其 中之一目標(biāo)存儲(chǔ)單元進(jìn)行編程，且還用以響應(yīng)于一第二編程指令，以對(duì)該 目標(biāo)存儲(chǔ)單元進(jìn)行編程。
10、 根據(jù)權(quán)利要求9所述的存儲(chǔ)器裝置，其特征在于，該控制電路用以接收該第一編程指令、對(duì)應(yīng)于該目標(biāo)存儲(chǔ)單元的一地址、及一第一組數(shù) 據(jù)，且該控制電路響應(yīng)于該第一編程指令，根據(jù)該地址及該第一組數(shù)據(jù)， 對(duì)該目標(biāo)存儲(chǔ)單元進(jìn)行一第一次編程動(dòng)作。
11、 根據(jù)權(quán)利要求10所述的存儲(chǔ)器裝置，其特征在于，該控制電路更用以接收一第一啟動(dòng)指令，以開始進(jìn)行該第一次編程動(dòng)作。
12、 根據(jù)權(quán)利要求10所述的存儲(chǔ)器裝置，其特征在于，更包括 一狀態(tài)緩存器；其中，該控制電路于進(jìn)行該第一次編程動(dòng)作時(shí)，該控制電路讀取該狀 態(tài)緩存器，以判斷該目標(biāo)存儲(chǔ)單元是否己經(jīng)編程完成；其中，若該控制電路判斷該目標(biāo)存儲(chǔ)單元已經(jīng)編程完成，則該控制電 路驗(yàn)證儲(chǔ)存于該目標(biāo)存儲(chǔ)單元的該第一組數(shù)據(jù)是否正確；其中，若儲(chǔ)存于該目標(biāo)存儲(chǔ)單元的該第一組數(shù)據(jù)錯(cuò)誤，該控制電路終 止進(jìn)行編程動(dòng)作并回報(bào)錯(cuò)誤，若儲(chǔ)存于該目標(biāo)存儲(chǔ)單元的該第一組數(shù)據(jù)正 確，該控制電路響應(yīng)于該第二編程指令，以對(duì)該目標(biāo)存儲(chǔ)單元進(jìn)行編程；其中，若該控制電路判斷該目標(biāo)存儲(chǔ)單元尚未編程完成，則該控制電 路繼續(xù)讀取該狀態(tài)緩存器，以判斷該目標(biāo)存儲(chǔ)單元是否已經(jīng)編程完成。
13、 根據(jù)權(quán)利要求10所述的存儲(chǔ)器裝置，其特征在于，該控制電路 用以接收該第二編程指令、對(duì)應(yīng)于該目標(biāo)存儲(chǔ)單元的該地址、及一第二組 數(shù)據(jù)，且該控制電路更用以響應(yīng)于該第二編程指令，根據(jù)該地址及該第二 組數(shù)據(jù)，對(duì)該目標(biāo)存儲(chǔ)單元進(jìn)行一第二次編程動(dòng)作。
14、 根據(jù)權(quán)利要求13所述的存儲(chǔ)器裝置，其特征在于，該第一組數(shù) 據(jù)相同于該第二組數(shù)據(jù)。
15、 根據(jù)權(quán)利要求13所述的存儲(chǔ)器裝置，其特征在于，該控制電路 更用以接收一第二啟動(dòng)指令，以開始進(jìn)行該第二次編程動(dòng)作。
16、 根據(jù)權(quán)利要求10所述的存儲(chǔ)器裝置，其特征在于，更包括 一狀態(tài)緩存器；其中，該控制電路于進(jìn)行該第二次編程動(dòng)作時(shí)，該控制電路讀取該狀 態(tài)緩存器，以判斷該目標(biāo)存儲(chǔ)單元是否已經(jīng)編程完成；其中，若該控制電路判斷該目標(biāo)存儲(chǔ)單元已經(jīng)編程完成，則該控制電 路驗(yàn)證儲(chǔ)存于該目標(biāo)存儲(chǔ)單元的該第二組數(shù)據(jù)是否正確；其中，若儲(chǔ)存于該目標(biāo)存儲(chǔ)單元的該第二組數(shù)據(jù)錯(cuò)誤，該控制電路終 止進(jìn)行編程動(dòng)作并回報(bào)錯(cuò)誤，若儲(chǔ)存于該目標(biāo)存儲(chǔ)單元的該第二組數(shù)據(jù)正 確，該控制電路結(jié)束編程該目標(biāo)存儲(chǔ)單元的動(dòng)作；其中，若該控制電路判斷該目標(biāo)存儲(chǔ)單元尚未編程完成，則該控制電路繼續(xù)讀取該狀態(tài)緩存器，以判斷該目標(biāo)存儲(chǔ)單元是否己經(jīng)編程完成。
全文摘要
本發(fā)明公開了一種編程方法及應(yīng)用該編程方法的存儲(chǔ)器裝置。該編程方法，應(yīng)用于一存儲(chǔ)器，存儲(chǔ)器具有多個(gè)存儲(chǔ)單元(memory cell)。此方法包括下列步驟。響應(yīng)于一第一編程指令，以對(duì)此多個(gè)存儲(chǔ)單元的其中之一目標(biāo)存儲(chǔ)單元進(jìn)行編程。響應(yīng)于一第二編程指令，以對(duì)此目標(biāo)存儲(chǔ)單元進(jìn)行編程。
文檔編號(hào)G11C16/10GK101533672SQ20091000359
公開日2009年9月16日 申請(qǐng)日期2009年1月20日 優(yōu)先權(quán)日2008年3月12日
發(fā)明者何信義, 洪俊雄 申請(qǐng)人:旺宏電子股份有限公司