專(zhuān)利名稱(chēng)：存儲(chǔ)器及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種存儲(chǔ)器及其制造方法，尤其是涉及掩膜ROM等的存儲(chǔ)器及其制造方法。
背景技術(shù)：
以前，作為存儲(chǔ)器的一例，已知有掩膜ROM。這種掩膜ROM例如被公開(kāi)在特開(kāi)平5-275656號(hào)公報(bào)中。
圖31是示出以前基于接觸方式的掩膜ROM的結(jié)構(gòu)的平面布局圖。圖32是圖31所示的以前基于接觸方式的掩膜ROM沿500-500線(xiàn)的截面圖。參照?qǐng)D31和圖32，在以前基于接觸方式的掩膜ROM中，在基板101的上面隔著規(guī)定間隔形成多個(gè)擴(kuò)散雜質(zhì)的雜質(zhì)區(qū)域102。另外，在對(duì)應(yīng)于相鄰的兩個(gè)雜質(zhì)區(qū)域102之間的基板101的上面，經(jīng)絕緣膜103形成用作柵極電極的字線(xiàn)104。由該字線(xiàn)104、柵極絕緣膜103與對(duì)應(yīng)的兩個(gè)雜質(zhì)區(qū)域102形成一個(gè)晶體管105。另外，形成第一層夾層絕緣膜106，以覆蓋基板101的上面和字線(xiàn)104。在該第一層的夾層絕緣膜106中，對(duì)應(yīng)于各雜質(zhì)區(qū)域102地形成接觸孔107，同時(shí)，在該接觸孔107內(nèi)連接各雜質(zhì)區(qū)域102地埋入第一層插件(plug)108。
另外，在第一層夾層絕緣膜106上，連接插件108地設(shè)置源極線(xiàn)(GND線(xiàn))109與連接層110。另外，對(duì)每個(gè)存儲(chǔ)器單元111設(shè)置一個(gè)晶體管105。另外，在第一層夾層絕緣膜106上，形成第二層夾層絕緣膜112，以覆蓋源極線(xiàn)(GND線(xiàn))109與連接層110。在該第二層夾層絕緣膜112的位于規(guī)定連接層110上的區(qū)域中，形成接觸孔113，同時(shí)，在該接觸孔113內(nèi)埋入第二層插件114。另外，在第二層夾層絕緣膜112上，連接插件114地形成位線(xiàn)115。由此，連接位線(xiàn)115與晶體管105的雜質(zhì)區(qū)域102。
另外，在以前基于接觸方式的掩膜ROM中，通過(guò)是否設(shè)置第二層插件114，確定是否將晶體管105連接(接觸)于位線(xiàn)115上。另外，通過(guò)是否將晶體管105連接于位線(xiàn)115上，將包含該晶體管105的存儲(chǔ)器單元111具有的數(shù)據(jù)區(qū)別成‘0’或‘1’。
但是，在圖31所示的現(xiàn)有掩膜ROM中，由于對(duì)每個(gè)存儲(chǔ)器單元111設(shè)置一個(gè)晶體管105，所以存在存儲(chǔ)器單元尺寸變大的問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明為了解決上述問(wèn)題而做出，本發(fā)明的一個(gè)目的在于提供一種可減小存儲(chǔ)器單元尺寸的存儲(chǔ)器。
為了實(shí)現(xiàn)上述目的，本發(fā)明第一方面的存儲(chǔ)器具備第一導(dǎo)電類(lèi)型的第一雜質(zhì)區(qū)域，形成于半導(dǎo)體基板的主表面的存儲(chǔ)器單元陣列區(qū)域中，用作包含于存儲(chǔ)器單元中的二極管的一個(gè)電極；和多個(gè)第二導(dǎo)電類(lèi)型的第二雜質(zhì)區(qū)域，隔著規(guī)定間隔形成于第一雜質(zhì)區(qū)域的表面，用作二極管的另一電極。
在該第一方面的存儲(chǔ)器中，如上所述，通過(guò)在半導(dǎo)體基板的主表面中設(shè)置用作包含于存儲(chǔ)器單元的二極管的一個(gè)電極的第一導(dǎo)電類(lèi)型的第一雜質(zhì)區(qū)域、和用作包含于存儲(chǔ)器單元的二極管的另一電極的第二導(dǎo)電類(lèi)型的第二雜質(zhì)區(qū)域，若將由該第一和第二雜質(zhì)區(qū)域構(gòu)成的二極管排列成矩陣狀(交叉點(diǎn)狀)，則可形成交叉點(diǎn)型的存儲(chǔ)器。此時(shí)，由于一個(gè)存儲(chǔ)器單元包含一個(gè)二極管，所以與一個(gè)存儲(chǔ)器單元包含一個(gè)晶體管的情況相比，可減小存儲(chǔ)器單元尺寸。另外，由于通過(guò)在第一雜質(zhì)區(qū)域的表面形成多個(gè)第二雜質(zhì)區(qū)域，可在一個(gè)第一雜質(zhì)區(qū)域中形成多個(gè)二極管，所以可對(duì)多個(gè)二極管共同使用第一雜質(zhì)區(qū)域。從而，可簡(jiǎn)化存儲(chǔ)器單元陣列區(qū)域的結(jié)構(gòu)和制造過(guò)程。
就上述第一方面的存儲(chǔ)器而言，優(yōu)選還具備夾層絕緣膜，形成于第一雜質(zhì)區(qū)域上，同時(shí)，包含設(shè)置在對(duì)應(yīng)于第二雜質(zhì)區(qū)域的區(qū)域中的開(kāi)口部；和經(jīng)開(kāi)口部連接于第二雜質(zhì)區(qū)域的布線(xiàn)，開(kāi)口部在形成第二雜質(zhì)區(qū)域時(shí)向第一雜質(zhì)區(qū)域中導(dǎo)入第二導(dǎo)電類(lèi)型的雜質(zhì)時(shí)使用。若如此構(gòu)成，則可將為了在第一雜質(zhì)區(qū)域中形成第二雜質(zhì)區(qū)域而導(dǎo)入第二導(dǎo)電類(lèi)型的雜質(zhì)時(shí)使用的開(kāi)口部在導(dǎo)入雜質(zhì)后原樣用作將布線(xiàn)連接于第二雜質(zhì)區(qū)域上的開(kāi)口部。從而，在形成第二雜質(zhì)區(qū)域之后，由于不必另外形成用于將布線(xiàn)連接于第二雜質(zhì)區(qū)域上的開(kāi)口部，所以可簡(jiǎn)化形成連接于第二雜質(zhì)區(qū)域上的布線(xiàn)時(shí)的制造過(guò)程。
就上述第一方面的存儲(chǔ)器而言，優(yōu)選還具備具有一對(duì)源極/漏極區(qū)域的選擇晶體管，對(duì)多個(gè)存儲(chǔ)器單元設(shè)置一個(gè)該選擇晶體管，第一雜質(zhì)區(qū)域不僅用作二極管的一個(gè)電極，還用作選擇晶體管的源極/漏極區(qū)域之一。若如此構(gòu)成，則由于可在形成第一雜質(zhì)區(qū)域的一次工序中形成選擇晶體管的源極/漏極區(qū)域之一和二極管的一個(gè)電極，所以可簡(jiǎn)化制造過(guò)程。
就包含上述選擇晶體管的構(gòu)成而言，優(yōu)選按對(duì)應(yīng)于選擇晶體管的區(qū)域來(lái)分割第一雜質(zhì)區(qū)域。若如此構(gòu)成，則由于可抑制第一雜質(zhì)區(qū)域的阻抗由于第一雜質(zhì)區(qū)域的長(zhǎng)度增大而增大，所以可抑制經(jīng)第一雜質(zhì)區(qū)域流過(guò)的電流的阻抗損失增大。
就包含上述選擇晶體管的構(gòu)成而言，優(yōu)選選擇晶體管的源極/漏極區(qū)域的另一方至少包含第三雜質(zhì)區(qū)域，第一雜質(zhì)區(qū)域至少包含具有與第三雜質(zhì)區(qū)域的雜質(zhì)濃度實(shí)質(zhì)相同的雜質(zhì)濃度的第四雜質(zhì)區(qū)域。若如此構(gòu)成，則由于可由與選擇晶體管的第三雜質(zhì)區(qū)域相同的工序形成用作二極管的一個(gè)電極的第一導(dǎo)電類(lèi)型的第四雜質(zhì)區(qū)域，所以可簡(jiǎn)化構(gòu)成存儲(chǔ)器單元的二極管的制造過(guò)程。
此時(shí)，優(yōu)選第一雜質(zhì)區(qū)域還包含比第四雜質(zhì)區(qū)域更深注入的第五雜質(zhì)區(qū)域，進(jìn)一步具備晶體管，該晶體管形成于半導(dǎo)體基板的主表面的外圍電路區(qū)域中，包含具有與第四雜質(zhì)區(qū)域和第五雜質(zhì)區(qū)域之一實(shí)質(zhì)相同的雜質(zhì)濃度的第六雜質(zhì)區(qū)域的一對(duì)源極/漏極區(qū)域。若如此構(gòu)成，則在用作二極管的一個(gè)電極的第一雜質(zhì)區(qū)域包含第四雜質(zhì)區(qū)域與第五雜質(zhì)區(qū)域地構(gòu)成的情況下，由于可由與第四和第五雜質(zhì)區(qū)域任一個(gè)相同的工序來(lái)形成在外圍電路區(qū)域中形成的晶體管的源極/漏極區(qū)域的第六雜質(zhì)區(qū)域，所以可進(jìn)一步簡(jiǎn)化構(gòu)成存儲(chǔ)器單元的二極管的制造過(guò)程。
就包含上述選擇晶體管的構(gòu)成而言，優(yōu)選還具備沿第一雜質(zhì)區(qū)域設(shè)置在存儲(chǔ)器單元陣列區(qū)域中的字線(xiàn)，選擇晶體管包含第一選擇晶體管和第二選擇晶體管，第一選擇晶體管的第一柵極電極與第二選擇晶體管的第二柵極電極在與字線(xiàn)一體設(shè)置的同時(shí)，在形成第一選擇晶體管和第二選擇晶體管的區(qū)域中，相對(duì)第一雜質(zhì)區(qū)域的延伸方向傾斜交叉地配置。若如此構(gòu)成，則與相對(duì)沿第一雜質(zhì)區(qū)域的方向正交地配置字線(xiàn)的一部分并構(gòu)成柵極電極的情況相比，可進(jìn)一步減小在相對(duì)沿第一雜質(zhì)區(qū)域的方向正交的方向上鄰接的字線(xiàn)間的間隔。由此，可進(jìn)一步減小存儲(chǔ)器單元尺寸。另外，通過(guò)與字線(xiàn)一體設(shè)置對(duì)應(yīng)于多個(gè)存儲(chǔ)器單元設(shè)置的第一選擇晶體管和第二選擇晶體管的各個(gè)第一柵極電極和第二柵極電極，可使用字線(xiàn)來(lái)對(duì)多個(gè)存儲(chǔ)器單元構(gòu)成共同的選擇晶體管的柵極電極，所以與使用字線(xiàn)來(lái)對(duì)每個(gè)存儲(chǔ)器單元構(gòu)成選擇晶體管的柵極電極的情況相比，可大幅度降低字線(xiàn)的負(fù)載容量。由此，可使字線(xiàn)高速動(dòng)作。
就上述選擇晶體管包含第一選擇晶體管和第二選擇晶體管的構(gòu)成而言，優(yōu)選按對(duì)應(yīng)于第一選擇晶體管和第二選擇晶體管的區(qū)域來(lái)分割第一雜質(zhì)區(qū)域。若如此構(gòu)成，則可抑制第一雜質(zhì)區(qū)域的阻抗由于第一雜質(zhì)區(qū)域的長(zhǎng)度增大而增大。由此，可抑制經(jīng)第一雜質(zhì)區(qū)域流過(guò)的電流的阻抗損失增大。
就分割上述第一雜質(zhì)區(qū)域的構(gòu)成而言，優(yōu)選分別沿分割后的第一雜質(zhì)區(qū)域設(shè)置的相鄰的兩個(gè)字線(xiàn)經(jīng)第一柵極電極與第二柵極電極連接。若如此構(gòu)成，則由于可對(duì)分割后的多個(gè)第一雜質(zhì)區(qū)域設(shè)置連成一條的字線(xiàn)，所以與對(duì)分割后的多個(gè)第一雜質(zhì)區(qū)域分別設(shè)置字線(xiàn)的情況不同，可抑制字線(xiàn)數(shù)量的增大。
就上述選擇晶體管包含第一選擇晶體管和第二選擇晶體管的構(gòu)成而言，優(yōu)選第一選擇晶體管與第二選擇晶體管共享源極/漏極區(qū)域的另一方。若如此構(gòu)成，則與對(duì)第一選擇晶體管和第二選擇晶體管單獨(dú)設(shè)置源極/漏極區(qū)域的另一方的情況相比，可進(jìn)一步減小存儲(chǔ)器單元尺寸。
就上述第一方面的存儲(chǔ)器而言，優(yōu)選存儲(chǔ)器單元進(jìn)一步包含伴隨設(shè)置在二極管上的阻抗變化的元件。若如此構(gòu)成，則就在二極管上設(shè)置伴隨阻抗變化的元件的存儲(chǔ)器而言，可減小存儲(chǔ)器單元尺寸，同時(shí)，可簡(jiǎn)化存儲(chǔ)器單元陣列區(qū)域的結(jié)構(gòu)和制造過(guò)程。
就上述第一方面的存儲(chǔ)器而言，優(yōu)選將包含二極管的存儲(chǔ)器單元配置成矩陣狀。若如此構(gòu)成，則可容易地得到交叉點(diǎn)型的存儲(chǔ)器。
本發(fā)明第二方面的存儲(chǔ)器的制造方法具備如下工序通過(guò)向半導(dǎo)體基板的主表面的存儲(chǔ)器單元陣列區(qū)域中導(dǎo)入第一導(dǎo)電類(lèi)型的雜質(zhì)，形成用作包含于存儲(chǔ)器單元中的二極管的一個(gè)電極的第一導(dǎo)電類(lèi)型的第一雜質(zhì)區(qū)域的工序；和通過(guò)向第一雜質(zhì)區(qū)域的表面的規(guī)定區(qū)域中導(dǎo)入第二導(dǎo)電類(lèi)型的雜質(zhì)，形成用作二極管的另一電極的多個(gè)第二導(dǎo)電類(lèi)型的第二雜質(zhì)區(qū)域的工序。
在該第二方面的存儲(chǔ)器的制造方法中，如上所述，通過(guò)向半導(dǎo)體基板的主表面中導(dǎo)入第一導(dǎo)電類(lèi)型的雜質(zhì)，形成用作包含于存儲(chǔ)器單元中的二極管的一個(gè)電極的第一導(dǎo)電類(lèi)型的第一雜質(zhì)區(qū)域，同時(shí)，通過(guò)向第一雜質(zhì)區(qū)域的表面中導(dǎo)入第二導(dǎo)電類(lèi)型的雜質(zhì)，形成用作二極管的另一電極的第二導(dǎo)電類(lèi)型的第二雜質(zhì)區(qū)域，從而若將由該第一和第二雜質(zhì)區(qū)域構(gòu)成的二極管排列成矩陣狀(交叉點(diǎn)狀)，則可形成交叉點(diǎn)型的存儲(chǔ)器。此時(shí)，由于一個(gè)存儲(chǔ)器單元包含一個(gè)二極管，所以與一個(gè)存儲(chǔ)器單元包含一個(gè)晶體管的情況相比，可減小存儲(chǔ)器單元尺寸。另外，由于通過(guò)在第一雜質(zhì)區(qū)域的表面形成多個(gè)第二雜質(zhì)區(qū)域，可在一個(gè)第一雜質(zhì)區(qū)域中形成多個(gè)二極管，所以可對(duì)多個(gè)二極管共同使用第一雜質(zhì)區(qū)域。從而，可簡(jiǎn)化存儲(chǔ)器單元陣列區(qū)域的結(jié)構(gòu)和制造過(guò)程。
就上述第二方面的存儲(chǔ)器的制造方法而言，優(yōu)選還具備如下工序，在第一雜質(zhì)區(qū)域上形成具有開(kāi)口部的夾層絕緣膜的工序；和形成經(jīng)開(kāi)口部連接于第二雜質(zhì)區(qū)域的布線(xiàn)的工序，形成第二雜質(zhì)區(qū)域的工序包含經(jīng)開(kāi)口部向第一雜質(zhì)區(qū)域中離子注入第二導(dǎo)電類(lèi)型的雜質(zhì)的工序。若如此構(gòu)成，則可將為了在第一雜質(zhì)區(qū)域中形成第二雜質(zhì)區(qū)域而離子導(dǎo)入第二導(dǎo)電類(lèi)型的雜質(zhì)時(shí)使用的開(kāi)口部在導(dǎo)入雜質(zhì)后原樣用作將布線(xiàn)連接于第二雜質(zhì)區(qū)域上的開(kāi)口部。從而，在形成第二雜質(zhì)區(qū)域之后，由于不必另外形成用于將布線(xiàn)連接于第二雜質(zhì)區(qū)域上的開(kāi)口部，所以可簡(jiǎn)化形成連接于第二雜質(zhì)區(qū)域上的布線(xiàn)時(shí)的制造過(guò)程。
此時(shí)，優(yōu)選還具備如下工序，通過(guò)向半導(dǎo)體基板的主表面的外圍電路區(qū)域中導(dǎo)入第二導(dǎo)電類(lèi)型的雜質(zhì)，形成包含于外圍電路中的晶體管的源極/漏極區(qū)域的工序；和通過(guò)向源極/漏極區(qū)域的表面的規(guī)定區(qū)域中離子注入第二導(dǎo)電類(lèi)型的雜質(zhì)，形成用于降低對(duì)源極/漏極區(qū)域連接布線(xiàn)時(shí)的接觸阻抗的接觸區(qū)域的工序，形成接觸區(qū)域的工序由與向第一雜質(zhì)區(qū)域中離子注入第二導(dǎo)電類(lèi)型的雜質(zhì)的工序?qū)嵸|(zhì)相同的工序進(jìn)行。若如此構(gòu)成，則由于可將形成二極管的制造過(guò)程的一部分與形成外圍電路的晶體管的制造過(guò)程的一部分共用，所以可抑制在存儲(chǔ)器單元陣列區(qū)域中形成二極管的情況下、制造過(guò)程大幅度復(fù)雜化。
本發(fā)明第三方面的存儲(chǔ)器具備包含配置成矩陣狀的多個(gè)存儲(chǔ)器單元的存儲(chǔ)器單元陣列區(qū)域；對(duì)多個(gè)存儲(chǔ)器單元的每一個(gè)設(shè)置的、包含第一選擇晶體管和第二選擇晶體管的選擇晶體管；用作構(gòu)成存儲(chǔ)器單元一部分的電極的同時(shí)、用作選擇晶體管的源極/漏極區(qū)域之一的第一雜質(zhì)區(qū)域；和沿第一雜質(zhì)區(qū)域設(shè)置在存儲(chǔ)器單元陣列區(qū)域中的字線(xiàn)。另外，第一選擇晶體管的第一柵極電極與第二選擇晶體管的第二柵極電極在與字線(xiàn)一體設(shè)置的同時(shí)，在形成第一選擇晶體管和第二選擇晶體管的區(qū)域中，相對(duì)第一雜質(zhì)區(qū)域的延伸方向傾斜交叉地配置。
在該第三方面的存儲(chǔ)器中，如上所述，第一選擇晶體管的第一柵極電極與第二選擇晶體管的第二柵極電極在與字線(xiàn)一體設(shè)置的同時(shí)，在形成第一選擇晶體管和第二選擇晶體管的區(qū)域中，相對(duì)第一雜質(zhì)區(qū)域延伸的方向傾斜交叉地配置，從而與相對(duì)沿第一雜質(zhì)區(qū)域的方向正交地配置字線(xiàn)的一部分并構(gòu)成柵極電極的情況相比，可進(jìn)一步減小在相對(duì)沿第一雜質(zhì)區(qū)域的方向正交的方向上鄰接的字線(xiàn)間的間隔。由此，可減小存儲(chǔ)器單元尺寸。另外，通過(guò)與字線(xiàn)一體設(shè)置對(duì)多個(gè)存儲(chǔ)器單元的每一個(gè)設(shè)置的第一選擇晶體管和第二選擇晶體管各自的第一柵極電極和第二柵極電極，可用字線(xiàn)來(lái)對(duì)多個(gè)存儲(chǔ)器單元構(gòu)成共同的選擇晶體管的柵極電極，所以與用字線(xiàn)來(lái)對(duì)每個(gè)存儲(chǔ)器單元構(gòu)成選擇晶體管的柵極電極的情況相比，可大幅度降低字線(xiàn)的負(fù)載容量。由此，可使字線(xiàn)高速動(dòng)作。
就上述第三方面的存儲(chǔ)器而言，優(yōu)選按對(duì)應(yīng)于第一選擇晶體管和第二選擇晶體管的區(qū)域來(lái)分割第一雜質(zhì)區(qū)域。若如此構(gòu)成，則可抑制第一雜質(zhì)區(qū)域的阻抗由于第一雜質(zhì)區(qū)域的長(zhǎng)度增大而增大。由此，可抑制經(jīng)第一雜質(zhì)區(qū)域流過(guò)的電流的阻抗損失增大。
此時(shí)，優(yōu)選分別沿分割后的第一雜質(zhì)區(qū)域設(shè)置的相鄰的兩個(gè)字線(xiàn)經(jīng)第一柵極電極與第二柵極電極連接。若如此構(gòu)成，則由于可對(duì)分割后的多個(gè)第一雜質(zhì)區(qū)域設(shè)置連成一條的字線(xiàn)，所以與對(duì)分割后的多個(gè)第一雜質(zhì)區(qū)域分別設(shè)置字線(xiàn)的情況不同，可抑制字線(xiàn)數(shù)量的增大。
就上述第三方面的存儲(chǔ)器而言，優(yōu)選第一選擇晶體管與第二選擇晶體管共享源極/漏極區(qū)域的另一方。若如此構(gòu)成，則與對(duì)第一選擇晶體管和第二選擇晶體管單獨(dú)設(shè)置源極/漏極區(qū)域的另一方的情況相比，可進(jìn)一步減小存儲(chǔ)器單元尺寸。
就上述第三方面的存儲(chǔ)器而言，優(yōu)選通過(guò)將第一柵極電極與第二柵極電極作為掩膜、向半導(dǎo)體基板中導(dǎo)入雜質(zhì)來(lái)形成第一雜質(zhì)區(qū)域與另一源極/漏極區(qū)域。若如此構(gòu)成，則由于可通過(guò)向半導(dǎo)體基板中導(dǎo)入雜質(zhì)的一個(gè)工序來(lái)同時(shí)形成第一雜質(zhì)區(qū)域與另一漏極/漏極區(qū)域，所以可簡(jiǎn)化制造過(guò)程。


圖1是示出本發(fā)明第一實(shí)施方式的掩膜ROM的構(gòu)成的電路圖。
圖2是示出圖1所示第一實(shí)施方式的掩膜ROM的構(gòu)成的平面布局圖。
圖3在圖2所示的第一實(shí)施方式的掩膜ROM沿100-100線(xiàn)的截面圖。
圖4是放大示出圖2所示第一實(shí)施方式的掩膜ROM的虛線(xiàn)區(qū)域A的放大平面圖。
圖5和圖6是說(shuō)明本發(fā)明第一實(shí)施方式的掩膜ROM的效果的電路圖。
圖7-圖13是說(shuō)明本發(fā)明第一實(shí)施方式的掩膜ROM的制造過(guò)程的截面圖。
圖14是說(shuō)明本發(fā)明第一實(shí)施方式的變形例的掩膜ROM的構(gòu)成的截面圖。
圖15-圖21是說(shuō)明本發(fā)明第一實(shí)施方式的變形例的掩膜ROM的制造過(guò)程的截面圖。
圖22是說(shuō)明本發(fā)明第一實(shí)施方式的另一變形例的掩膜ROM的構(gòu)成的截面圖。
圖23是示出本發(fā)明第二實(shí)施方式的MRAM的構(gòu)成的電路圖。
圖24和圖25是說(shuō)明用于圖23所示第二實(shí)施方式的MRAM中的TMR元件構(gòu)成的模式圖。
圖26是示出圖23所示第二實(shí)施方式的MRAM的存儲(chǔ)器單元陣列的構(gòu)成的截面圖。
圖27是圖26所示第二實(shí)施方式的MRAM的存儲(chǔ)器單元陣列沿150-150線(xiàn)的截面圖。
圖28是圖26所示第二實(shí)施方式的MRAM的存儲(chǔ)器單元陣列沿200-200線(xiàn)的截面圖。
圖29是示出第二實(shí)施方式的變形例的MRAM的存儲(chǔ)器單元陣列構(gòu)成的截面圖。
圖30是圖29所示第二實(shí)施方式變形例的MRAM的存儲(chǔ)器單元陣列沿250-250線(xiàn)的截面圖。
圖31是圖29所示第二實(shí)施方式變形例的MRAM的存儲(chǔ)器單元陣列沿300-300線(xiàn)的截面圖。
圖32是示出以前一例的掩膜ROM的結(jié)構(gòu)的平面布局圖。
圖33是圖32所示的以前一例的掩膜ROM沿500-500線(xiàn)的截面圖。
具體實(shí)施例方式
下面，參照附圖來(lái)說(shuō)明本發(fā)明的實(shí)施方式。
(第一實(shí)施方式)參照?qǐng)D1-圖4，說(shuō)明本發(fā)明第一實(shí)施方式的掩膜ROM的構(gòu)成。
如圖1所示，第一實(shí)施方式的掩膜ROM具備地址輸入電路1、行解碼器2、列解碼器3、讀出放大器4、輸出電路5和存儲(chǔ)器單元陣列6。另外，由地址輸入電路1、行解碼器2、列解碼器3、讀出放大器4和輸出電路5來(lái)構(gòu)成外圍電路。地址輸入電路1通過(guò)從外部輸入規(guī)定的地址，向行解碼器2與列解碼器3輸出地址數(shù)據(jù)。另外，在列解碼器2上連接多條字線(xiàn)(WL)7。行解碼器2通過(guò)從地址輸入電路1輸入地址數(shù)據(jù)，選擇對(duì)應(yīng)于輸入的地址數(shù)據(jù)的字線(xiàn)7，同時(shí)，使所選擇的字線(xiàn)7的電位上升到H電平。另外，在列解碼器3上連接多條位線(xiàn)(BL)8。列解碼器3通過(guò)從地址輸入電路1輸入地址數(shù)據(jù)，選擇對(duì)應(yīng)于輸入的地址數(shù)據(jù)的位線(xiàn)8，同時(shí)，連接該選擇到的位線(xiàn)8與讀出放大器4。另外，讀出放大器4在判斷并放大由列解碼器3選擇的位線(xiàn)8的電位后，在所選擇的位線(xiàn)8的電位是L電平的情況下，輸出H電平的信號(hào)，同時(shí)，在所選擇的位線(xiàn)8的電位是H電平的情況下，輸出L電平的信號(hào)。另外，讀出放大器4包含在所選擇的位線(xiàn)8的電位不是L電平的情況下、使位線(xiàn)8的電位上升到H電平的負(fù)荷電路(未圖示)。另外，輸出電路5通過(guò)輸入讀出放大器4的輸出來(lái)向外部輸出信號(hào)。
另外，在存儲(chǔ)器單元陣列6中，將多個(gè)存儲(chǔ)器單元9配置成矩陣狀。各存儲(chǔ)器單元9包含一個(gè)二極管10。另外，存儲(chǔ)器單元陣列6中，設(shè)置包含陽(yáng)極連接于位線(xiàn)8上的二極管10的存儲(chǔ)器單元9、和包含陽(yáng)極未連接于位線(xiàn)8上的二極管10的存儲(chǔ)器單元9。利用有無(wú)對(duì)該位線(xiàn)8連接二極管10的陽(yáng)極，將存儲(chǔ)在存儲(chǔ)器單元9中的數(shù)據(jù)區(qū)別為‘0’或‘1’。另外，將二極管10的陰極連接于由n溝道晶體管構(gòu)成的選擇晶體管11的漏極上。另外，將選擇晶體管11的源極經(jīng)源極線(xiàn)(GND線(xiàn))12接地，同時(shí)，將柵極連接于字線(xiàn)7上。
另外，在存儲(chǔ)器單元陣列6中，如圖2和圖3所示，在p型硅基板13的上面，隔著規(guī)定間隔設(shè)置多個(gè)n型雜質(zhì)區(qū)域14。該p型硅基板13是本發(fā)明的‘半導(dǎo)體基板’的一例，n型雜質(zhì)區(qū)域14是本發(fā)明的‘第一雜質(zhì)區(qū)域’的一例。另外，如圖3所示，n型雜質(zhì)區(qū)域14由n型低濃度的雜質(zhì)區(qū)域14a、和形成得比雜質(zhì)區(qū)域14a深的n型雜質(zhì)區(qū)域14b構(gòu)成。該雜質(zhì)區(qū)域14a是本發(fā)明的‘第四雜質(zhì)區(qū)域’的一例，雜質(zhì)區(qū)域14b是本發(fā)明的‘第五雜質(zhì)區(qū)域’的一例。另外，雜質(zhì)區(qū)域14b具有比雜質(zhì)區(qū)域14a稍高些的雜質(zhì)濃度。
這里，在第一實(shí)施方式中，在一個(gè)n型雜質(zhì)區(qū)域14中，隔著規(guī)定間隔形成多個(gè)(8個(gè))p型雜質(zhì)區(qū)域15。該p型雜質(zhì)區(qū)域15是本發(fā)明的‘第二雜質(zhì)區(qū)域’的一例。由一個(gè)p型雜質(zhì)區(qū)域15和n型雜質(zhì)區(qū)域14形成二極管10。從而，n型雜質(zhì)區(qū)域14被用作多個(gè)二極管10的共同的陰極。另外，p型雜質(zhì)區(qū)域15被用作二極管10的陽(yáng)極。另外，在n型雜質(zhì)區(qū)域14內(nèi)形成多個(gè)(8個(gè))二極管10。即，對(duì)多個(gè)(8個(gè))二極管10共同使用一個(gè)n型雜質(zhì)區(qū)域14。另外，如圖3所示，若二極管10的構(gòu)造中包含p型硅基板13，則寄生地構(gòu)成pnp型雙極晶體管。此時(shí)，用作連于位線(xiàn)8上的二極管10的陽(yáng)極的p型雜質(zhì)區(qū)域15、用作陰極的n型雜質(zhì)區(qū)域14和p型硅基板13分別用作雙極晶體管的發(fā)射極、基極和集電極。
另外，在第一實(shí)施方式中，n型雜質(zhì)區(qū)域14也被用作選擇晶體管11(11a、11b)的漏極區(qū)域。另外，選擇晶體管11a是本發(fā)明‘第一選擇晶體管’的一例，選擇晶體管11b是本發(fā)明的‘第二選擇晶體管’的一例。在第一實(shí)施方式中，對(duì)8個(gè)二極管10(存儲(chǔ)器單元9)各設(shè)置一個(gè)選擇晶體管11a和11b。另外，在n型雜質(zhì)區(qū)域14的兩側(cè)，隔著規(guī)定間隔形成選擇晶體管11(11a、11b)的源極區(qū)域17。該源極區(qū)域17由對(duì)規(guī)定的8個(gè)存儲(chǔ)器單元9(二極管10)設(shè)置的選擇晶體管11a、和對(duì)鄰接該規(guī)定的8個(gè)存儲(chǔ)器單元9(二極管10)的其它8個(gè)存儲(chǔ)器單元9(二極管10)設(shè)置的選擇晶體管11b共享。另外，源極區(qū)域17包含n型低濃度雜質(zhì)區(qū)域17a和n型高濃度雜質(zhì)區(qū)域17b。該n型低濃度雜質(zhì)區(qū)域17a是本發(fā)明的‘第三雜質(zhì)區(qū)域’的一例。另外，n型低濃度雜質(zhì)區(qū)域17a形成于距p型硅基板13的表面較淺的區(qū)域中，另一方面，n型高濃度雜質(zhì)區(qū)域17b形成至比n型低濃度雜質(zhì)區(qū)域17a還深的區(qū)域。由此，源極區(qū)域17具有由n型低濃度雜質(zhì)區(qū)域17a和n型高濃度雜質(zhì)區(qū)域17b構(gòu)成的LDD(Lightly Doped Drain)結(jié)構(gòu)。另外，在源極區(qū)域17中，在n型低濃度雜質(zhì)區(qū)域17a和n型高濃度雜質(zhì)區(qū)域17b中形成n型接觸區(qū)域17c。設(shè)置該n型接觸區(qū)域17c，以降低將后述的第一層插件23連接于源極區(qū)域17時(shí)的接觸阻抗。
另外，在第一實(shí)施方式中，源極區(qū)域17的n型低濃度雜質(zhì)區(qū)域17a和n型雜質(zhì)區(qū)域14的雜質(zhì)區(qū)域14a具有相同的雜質(zhì)濃度。另外，源極區(qū)域17的n型高濃度雜質(zhì)區(qū)域17b具有比n型雜質(zhì)區(qū)域14的雜質(zhì)區(qū)域14b的雜質(zhì)濃度高的雜質(zhì)濃度。另外，在存儲(chǔ)器單元陣列6中，如圖2所示，從兩個(gè)選擇晶體管11(11a、11b)的共同源極區(qū)域17分別隔著規(guī)定間隔來(lái)配置相鄰的n型雜質(zhì)區(qū)域14。即，按p型硅基板13的對(duì)應(yīng)于兩個(gè)選擇晶體管11的區(qū)域來(lái)分割n型雜質(zhì)區(qū)域14。
另外，在p型硅基板13的n型雜質(zhì)區(qū)域14與源極區(qū)域17之間的溝道區(qū)域上，經(jīng)柵極絕緣膜18形成柵極電極19(19a、19b)。如圖2所示，該柵極電極19(19a、19b)與由多晶硅膜構(gòu)成的字線(xiàn)7一體形成。另外，柵極電極19a是本發(fā)明的‘第一柵極電極’的一例，柵極電極19b是本發(fā)明的‘第二柵極電極’的一例。
另外，如圖2所示，隔著規(guī)定間隔來(lái)設(shè)置多個(gè)字線(xiàn)7。另外，柵極電極19(19a、19b)通過(guò)字線(xiàn)7的一部分彎曲來(lái)形成，同時(shí)，相對(duì)沿n型雜質(zhì)區(qū)域14的方向傾斜交叉。由該柵極電極19(19a、19b)、n型雜質(zhì)區(qū)域14和源極區(qū)域17來(lái)構(gòu)成選擇晶體管11(11a、11b)。另外，柵極電極19的相對(duì)的兩條邊如圖4所示，由從平面看、具有與沿n型雜質(zhì)區(qū)域14的方向約成45度角度的部分(圖4中的B部分)和具有約成40度角度的部分(圖4中的C部分)構(gòu)成。從而，構(gòu)成為字線(xiàn)7的彎曲部附近的寬度t1比柵極電極19的中央部附近的寬度t2小。另外，就柵極電極19的各邊而言，構(gòu)成為具有約45度角度的部分(圖4中的B部分)比具有約40度角度的部分(圖4中的C部分)短。通過(guò)如上構(gòu)成，字線(xiàn)7的彎曲部附近(寬度t1的部分)的具有約40度角度的部分與相鄰的其它字線(xiàn)7的具有約45度角度的部分相對(duì)，同時(shí)，由于相鄰的兩個(gè)字線(xiàn)7之間的間隔寬，所以抑制字線(xiàn)7的彎曲部與相鄰的其它字線(xiàn)7接觸。另外，構(gòu)成為字線(xiàn)7的沿n型雜質(zhì)區(qū)域14延伸方向的部分的寬度t3比柵極電極19的中央部附近的寬度t2小。另外，字線(xiàn)7各部分的寬度(t1、t2、t3)的大小關(guān)系為t2＞t1t3。
另外，如圖3所示，在柵極電極19(19a、19b)的兩側(cè)設(shè)置由絕緣膜構(gòu)成的側(cè)壁隔板20。另外，在p型硅基板13的上面上，覆蓋柵極電極19(字線(xiàn)7)和側(cè)壁隔板20地設(shè)置第一層夾層絕緣膜21。在該第一層夾層絕緣膜21的對(duì)應(yīng)于p型雜質(zhì)區(qū)域15和n型接觸區(qū)域17c的區(qū)域中，設(shè)置接觸孔22。另外，該接觸孔22是本發(fā)明的‘開(kāi)口部’的一例。另外，在該接觸孔22中埋入由W(鎢)構(gòu)成的第一層插件23。由此，將插件23連接于p型雜質(zhì)區(qū)域15和n型接觸區(qū)域17c上。
另外，如圖3所示，在第一層夾層絕緣膜21上，連接第一層插件23地設(shè)置由Al構(gòu)成的源極線(xiàn)12和第一層連接層24。另外，在第一層夾層絕緣膜21上，覆蓋源極線(xiàn)12和第一層連接層24地設(shè)置第二層夾層絕緣膜25。在該第二層夾層絕緣膜25的對(duì)應(yīng)于第一層連接層24的區(qū)域中，形成接觸孔26。在該接觸孔26中埋入由W構(gòu)成的第二層插件27。
另外，在第二層夾層絕緣膜25上，連接于第二層插件27地設(shè)置由Al構(gòu)成的第二層連接層28。另外，在第二層夾層絕緣膜25上，覆蓋第二層連接層28地設(shè)置第三層夾層絕緣膜29。在該第三層夾層絕緣膜29中設(shè)置接觸孔30，同時(shí)，在該接觸孔30中埋入由W構(gòu)成的第三層插件31。將該第三層插件31連接于第二層連接層28上。在第三層夾層絕緣膜29上，隔著規(guī)定間隔來(lái)設(shè)置由Al構(gòu)成的多個(gè)位線(xiàn)8。將該位線(xiàn)8連接于第三層插件31上。另外，將第三層插件31設(shè)置在連于規(guī)定的p型雜質(zhì)區(qū)域15(二極管10的陽(yáng)極)上的第二層連接層28與位線(xiàn)8之間，另一方面，不設(shè)置在連于此外的p型雜質(zhì)區(qū)域15(二極管10的陽(yáng)極)上的第二層連接層28與位線(xiàn)31之間。由此，構(gòu)成陽(yáng)極連接于位線(xiàn)8上的二極管10和陽(yáng)極未連接于位線(xiàn)8上的二極管10。即，在第一實(shí)施方式中，通過(guò)是否設(shè)置接觸孔30來(lái)在第三層夾層絕緣膜29中存儲(chǔ)數(shù)據(jù)‘0’或‘1’。
下面，參照?qǐng)D1來(lái)說(shuō)明第一實(shí)施方式的掩膜ROM的動(dòng)作。首先，將規(guī)定的地址輸入地址輸入電路1。由此，將對(duì)應(yīng)于該輸入地址的地址數(shù)據(jù)從地址輸入電路1分別輸出到行解碼器2和列解碼器3。之后，通過(guò)由行解碼器2解碼地址數(shù)據(jù)，選擇對(duì)應(yīng)于地址數(shù)據(jù)的規(guī)定字線(xiàn)7。之后，使該選擇的字線(xiàn)7的電位上升到H電平。由此，柵極連接于該選擇字線(xiàn)7上的選擇晶體管11變?yōu)閷?dǎo)通狀態(tài)。因此，由于將選擇晶體管11的漏極電位下降到GND電平(L電平)，所以與選擇晶體管11的漏極共同使用的二極管10的陰極電位也被降低到GND電平(L電平)。此時(shí)，未被選擇的字線(xiàn)7的電位保持L電平。由此，連于未被選擇的字線(xiàn)7上的選擇晶體管11被保持在截止?fàn)顟B(tài)，所以連于未被選擇的字線(xiàn)7上的二極管10的陰極變?yōu)閿嚅_(kāi)狀態(tài)。
另一方面，從地址輸入電路1輸入地址數(shù)據(jù)的列解碼器3選擇對(duì)應(yīng)于輸入的地址數(shù)據(jù)的規(guī)定位線(xiàn)8，同時(shí)，將該所選擇的位線(xiàn)8連接于讀出放大器4上。之后，在對(duì)應(yīng)于所選擇的字線(xiàn)7、與所選擇的位線(xiàn)8的所選擇的存儲(chǔ)器單元9的二極管10的陽(yáng)極連于位線(xiàn)8上的情況下，經(jīng)二極管10將位線(xiàn)8的電位降低到L電平。由此，位線(xiàn)8的L電平的電位被傳遞給讀出放大器4。此時(shí)，讀出放大器4判斷位線(xiàn)8的電位并放大后，輸出與位線(xiàn)8的L電平電位相反極性的H電平信號(hào)。之后，輸出電路5接收讀出放大器4的輸出信號(hào)，向外部輸出H電平的信號(hào)。另一方面，在對(duì)應(yīng)于所選擇的字線(xiàn)7、與所選擇的位線(xiàn)8的所選擇的存儲(chǔ)器單元9的二極管10的陽(yáng)極未連于位線(xiàn)8上的情況下，不將L電平的電位傳遞給讀出放大器4。此時(shí)，由設(shè)置在讀出放大器4內(nèi)的負(fù)荷電路(未圖示)將位線(xiàn)8的電位上升到H電平。由此，讀出放大器4判斷位線(xiàn)8的電位并放大后，輸出與位線(xiàn)8的H電平電位相反極性的L電平信號(hào)。之后，輸出電路5接收讀出放大器4的輸出信號(hào)，向外部輸出L電平的信號(hào)。
另外，在第一實(shí)施方式的掩膜ROM中，通過(guò)在各存儲(chǔ)器單元9中設(shè)置二極管10，抑制數(shù)據(jù)讀出時(shí)的電流回流引起的數(shù)據(jù)的錯(cuò)誤讀出。具體而言，如圖5所示，在從所選擇的存儲(chǔ)器單元中讀出數(shù)據(jù)時(shí)，在電流沿箭頭D的路徑流過(guò)的情況下，由圖5中的E二極管抑制電流流過(guò)。另一方面，在存儲(chǔ)器單元中未設(shè)置二極管的情況下，如圖6所示，通過(guò)沿箭頭F的路徑回流到選擇的位線(xiàn)之外的其它位線(xiàn)，從而流過(guò)電流。此時(shí)，由于不能判斷經(jīng)所選擇的位線(xiàn)讀出的數(shù)據(jù)是否是所選擇的存儲(chǔ)器單元的數(shù)據(jù)，所以產(chǎn)生數(shù)據(jù)的錯(cuò)誤讀出。相反，在第一實(shí)施方式的掩膜ROM中，由于不產(chǎn)生電流的回流，所以?xún)H讀出所選擇的存儲(chǔ)器單元的數(shù)據(jù)。由此，抑制數(shù)據(jù)的錯(cuò)誤讀出。
另外，在第一實(shí)施方式中，若在二極管10的結(jié)構(gòu)中包含p型硅基板13(參照?qǐng)D3)，則在寄生構(gòu)成pnp型雙極晶體管的同時(shí)，p型雜質(zhì)區(qū)域15、n型雜質(zhì)區(qū)域14與p型硅基板13分別用作雙極晶體管的發(fā)射極、基極和集電極。從而，向二極管的順時(shí)針?lè)较蛄鬟^(guò)電流相當(dāng)于在雙極晶體管的發(fā)射極-基極間流過(guò)電流。此時(shí)，在雙極晶體管的發(fā)射極(p型雜質(zhì)區(qū)域15)-集電極(p型硅基板13)之間也流過(guò)電流。由此，流過(guò)位線(xiàn)8的電流是流過(guò)發(fā)射極(p型雜質(zhì)區(qū)域15)-基極(n型雜質(zhì)區(qū)域14)之間的電流與流過(guò)發(fā)射極(p型雜質(zhì)區(qū)域15)-集電極(p型硅基板13)之間的電流的總和。由于發(fā)射極-集電極間的電流在發(fā)射極-基極間流過(guò)電流的情況下產(chǎn)生，所以放大經(jīng)存儲(chǔ)器單元9(二極管10)流過(guò)的單元電流。因此，在第一實(shí)施方式中，利用作為二極管10的陰極的n型雜質(zhì)區(qū)域14的阻抗高，在從作為陽(yáng)極的p型雜質(zhì)區(qū)域15流向n型雜質(zhì)區(qū)域14的雜質(zhì)區(qū)域14a的電流變小的情況下，通過(guò)由從p型雜質(zhì)區(qū)域15流向p型硅基板13的電流進(jìn)行放大，抑制流過(guò)位線(xiàn)8的電流減少。
下面，參照?qǐng)D2、圖3和圖7-圖13來(lái)說(shuō)明第一實(shí)施方式的掩膜ROM的制造過(guò)程。另外，在以下的制造過(guò)程的說(shuō)明中，省略在p型硅基板中形成勢(shì)阱(well)和元件分離區(qū)域(LOCOS或STI等)的工序。
首先，如圖7所示，經(jīng)柵極絕緣膜18在p型硅基板13的上面形成由多晶硅構(gòu)成的字線(xiàn)7(柵極電極19)。如圖2所示，從平面看，隔著規(guī)定間隔形成多個(gè)該字線(xiàn)7。
接著，如圖8所示，將柵極電極19作為掩膜，向p型硅基板13上面的規(guī)定區(qū)域中，在注入能量約50keV、劑量(注入量)約3.0×1013cm-2的條件下，離子注入P(磷)。由此，形成由對(duì)應(yīng)于柵極電極19的區(qū)域分割的n型雜質(zhì)區(qū)域14的低濃度雜質(zhì)區(qū)域14a、和n型低濃度雜質(zhì)區(qū)域17a。
接著，如圖9所示，在覆蓋整個(gè)面地形成絕緣膜之后，通過(guò)各向異性蝕刻該絕緣膜，在柵極電極19的側(cè)面上，形成由絕緣膜構(gòu)成的側(cè)壁隔板20。之后，在覆蓋n型低濃度雜質(zhì)區(qū)域17a地形成抗蝕劑膜32之后，將柵極電極19、側(cè)壁隔板20和抗蝕劑膜32作為掩膜，離子注入P(磷)。此時(shí)的離子注入條件是注入能量約100keV、劑量約3.5×1013cm-2。由此，在對(duì)應(yīng)于n型低濃度雜質(zhì)區(qū)域14a的區(qū)域中，形成具有比雜質(zhì)區(qū)域14a的雜質(zhì)濃度稍高的雜質(zhì)濃度的n型雜質(zhì)區(qū)域14b。將該雜質(zhì)區(qū)域14b形成到比雜質(zhì)區(qū)域14a深的區(qū)域。另外，由雜質(zhì)區(qū)域14a和雜質(zhì)區(qū)域14b構(gòu)成n型雜質(zhì)區(qū)域14。
接著，如圖10所示，覆蓋n型雜質(zhì)區(qū)域14地形成抗蝕劑膜33。之后，將柵極電極19、側(cè)壁隔板20和抗蝕劑膜33作為掩膜，在注入能量約70keV、劑量約5.0×1015cm-2的條件下離子注入As。由此，在對(duì)應(yīng)于n型低濃度雜質(zhì)區(qū)域17a的區(qū)域中，形成具有比n型低濃度雜質(zhì)區(qū)域17a的雜質(zhì)濃度還高的雜質(zhì)濃度的n型高濃度雜質(zhì)區(qū)域17b。將該n型高濃度雜質(zhì)區(qū)域17b形成到比n型低濃度雜質(zhì)區(qū)域17a還深的區(qū)域。另外，由n型低濃度雜質(zhì)區(qū)域17a和n型高濃度雜質(zhì)區(qū)域17b形成具有LDD結(jié)構(gòu)的n型源極區(qū)域17。
接著，如圖11所示，覆蓋柵極電極19(字線(xiàn)7)和側(cè)壁隔板20地在p型硅基板13上形成第一層夾層絕緣膜21。之后，使用光刻技術(shù)和干蝕刻技術(shù)，在第一層夾層絕緣膜21的對(duì)應(yīng)于源極區(qū)域17和n型雜質(zhì)區(qū)域14的區(qū)域中，形成接觸孔22。
之后，如圖12所示，覆蓋第一層夾層絕緣膜21上的對(duì)應(yīng)于n型雜質(zhì)區(qū)域14的區(qū)域地形成抗蝕劑膜34。之后，在注入能量約25keV、劑量約3.0×1014cm-2的條件下，經(jīng)接觸孔22向源極區(qū)域17中離子注入P(磷)。由此，形成n型接觸區(qū)域17c。
之后，如圖13所示，覆蓋第一層夾層絕緣膜21的對(duì)應(yīng)于源極區(qū)域17的區(qū)域地形成抗蝕劑膜35。之后，在注入能量約40keV、劑量約2.0×1015cm-2的條件下，經(jīng)接觸孔22向n型雜質(zhì)區(qū)域14中離子注入BF2。由此，對(duì)應(yīng)于接觸孔22，在n型雜質(zhì)區(qū)域14中形成多個(gè)(8個(gè))p型雜質(zhì)區(qū)域15。由該多個(gè)(8個(gè))p型雜質(zhì)區(qū)域15和n型雜質(zhì)區(qū)域14在n型雜質(zhì)區(qū)域14內(nèi)形成多個(gè)(8個(gè))二極管10。另外，將p型雜質(zhì)區(qū)域15形成到比n型雜質(zhì)區(qū)域14的雜質(zhì)區(qū)域14a深一些的區(qū)域。
接著，如圖3所示，埋入接觸孔22地形成由W構(gòu)成的第一層插件23。由此，將第一層插件23分別連接到p型雜質(zhì)區(qū)域15與源極區(qū)域17的n型接觸區(qū)域17c上。另外，連接連于p型雜質(zhì)區(qū)域15上的插件23地在第一層夾層絕緣膜21上形成由Al構(gòu)成的第一層連接層24，同時(shí)，連接于連于源極區(qū)域17上的插件23地形成由Al構(gòu)成的源極線(xiàn)12。另外，在覆蓋第一層連接層24和源極線(xiàn)12地在第一層夾層絕緣膜21上形成第二層夾層絕緣膜25之后，在對(duì)應(yīng)于第一層連接層24的區(qū)域中形成接觸孔26。另外，在該接觸孔26中埋入由W構(gòu)成的第二層插件27。之后，連接于第二層插件27地在第二層夾層絕緣膜25上形成由Al構(gòu)成的第二層連接層28。之后，覆蓋第二層連接層28地在第二層夾層絕緣膜25上形成第三層夾層絕緣膜29。
另外，在第三層夾層絕緣膜29的對(duì)應(yīng)于第二層連接層28的區(qū)域中，形成接觸孔30，同時(shí)，在該接觸孔30中埋入由W構(gòu)成的第三層插件31。此時(shí)，在將p型雜質(zhì)區(qū)域15連接于位線(xiàn)8的情況下，設(shè)置接觸孔30和第三層插件31，另一方面，在未將p型雜質(zhì)區(qū)域15連接于位線(xiàn)8的情況下，不設(shè)置接觸孔30和第三層插件31。最后，在第三層夾層絕緣膜29上形成由Al構(gòu)成的位線(xiàn)8。由此，在設(shè)置第三層插件31的區(qū)域中，由于第二層連接層28與位線(xiàn)8經(jīng)第三層插件31連接，所以將連于該第二層連接層28上的p型雜質(zhì)區(qū)域15連接于位線(xiàn)8上。另一方面，在未設(shè)置第三層插件31的區(qū)域中，由于第二層連接層28與位線(xiàn)8未連接，所以不將p型雜質(zhì)區(qū)域15連接于位線(xiàn)8上。由此，形成將陽(yáng)極(p型雜質(zhì)區(qū)域15)連接于對(duì)應(yīng)于數(shù)據(jù)‘0’或‘1’之一的位線(xiàn)8上的二極管10、和未將陽(yáng)極(p型雜質(zhì)區(qū)域15)連接于對(duì)應(yīng)于數(shù)據(jù)‘0’或‘1’另一方的位線(xiàn)8上的二極管10。如上所述，形成圖3所示的第一實(shí)施方式的掩膜ROM的存儲(chǔ)器單元陣列6。
在第一實(shí)施方式中，如上所述，通過(guò)在p型硅基板13的上面形成由n型雜質(zhì)區(qū)域14和p型雜質(zhì)區(qū)域15構(gòu)成的二極管10，由于一個(gè)存儲(chǔ)器單元9包含一個(gè)二極管，所以與一個(gè)存儲(chǔ)器單元包含一個(gè)晶體管的現(xiàn)有掩膜ROM(參照?qǐng)D28)相比，可減小存儲(chǔ)器單元尺寸。
另外，在第一實(shí)施方式中，通過(guò)在n型雜質(zhì)區(qū)域14的表面中形成多個(gè)p型雜質(zhì)區(qū)域15，可在一個(gè)n型雜質(zhì)區(qū)域14中形成多個(gè)二極管10，所以可對(duì)多個(gè)二極管10共同使用n型雜質(zhì)區(qū)域14。由此，可簡(jiǎn)化存儲(chǔ)器單元陣列6的構(gòu)造和制造過(guò)程。
另外，在第一實(shí)施方式中，通過(guò)將為了在n型雜質(zhì)區(qū)域14中形成p型雜質(zhì)區(qū)域15而離子注入BF2時(shí)使用的接觸孔22，在離子注入BF2后原樣用于將插件23連接于p型雜質(zhì)區(qū)域15上，從而在形成p型雜質(zhì)區(qū)域15之后不必單獨(dú)形成用于將插件23連接于p型雜質(zhì)區(qū)域15上的接觸孔，所以可簡(jiǎn)化形成連接于p型雜質(zhì)區(qū)域15上的插件時(shí)的制造過(guò)程。
另外，在第一實(shí)施方式中，通過(guò)將n型雜質(zhì)區(qū)域共同用作選擇晶體管11的漏極區(qū)域與二極管10的陰極，可由形成n型雜質(zhì)區(qū)域14的一次工序來(lái)形成選擇晶體管11的漏極區(qū)域和二極管10的陰極，所以可簡(jiǎn)化制造過(guò)程。
另外，在第一實(shí)施方式中，通過(guò)由對(duì)應(yīng)于選擇晶體管11的區(qū)域來(lái)分割n型雜質(zhì)區(qū)域14，可抑制n型雜質(zhì)區(qū)域14的阻抗由于n型雜質(zhì)區(qū)域14的長(zhǎng)度增大而增大，所以可抑制經(jīng)n型雜質(zhì)區(qū)域14流過(guò)的電流的阻抗損耗增大。
另外，在第一實(shí)施方式中，通過(guò)將選擇晶體管11的源極區(qū)域17的n型低濃度雜質(zhì)區(qū)域17a構(gòu)成為具有與n型雜質(zhì)區(qū)域14的雜質(zhì)區(qū)域14a相同的雜質(zhì)濃度，可由與選擇晶體管11的n型低濃度雜質(zhì)區(qū)域17a相同的工序來(lái)形成n型雜質(zhì)區(qū)域14的雜質(zhì)區(qū)域14a，所以在將選擇晶體管11的源極區(qū)域17構(gòu)成由n型低濃度雜質(zhì)區(qū)域17a與n型高濃度雜質(zhì)區(qū)域17b構(gòu)成的LDD結(jié)構(gòu)的情況下，可簡(jiǎn)化構(gòu)成存儲(chǔ)器單元9的二極管10的制造過(guò)程。
另外，在第一實(shí)施方式中，在與字線(xiàn)7一體設(shè)置選擇晶體管11a的柵極電極19a和選擇晶體管11b的柵極電極19b的同時(shí)，在形成選擇晶體管11a和11b的區(qū)域中，通過(guò)相對(duì)n型雜質(zhì)區(qū)域14的延伸方向傾斜地交叉配置，與沿n型雜質(zhì)區(qū)域14的方向正交地配置字線(xiàn)的一部分來(lái)構(gòu)成柵極電極的情況相比，不僅抑制了規(guī)定的字線(xiàn)7與鄰接的其它字線(xiàn)7接觸，而且還可減小規(guī)定的字線(xiàn)7與鄰接的其它字線(xiàn)7之間的間隔。由此，可進(jìn)一步減小存儲(chǔ)器單元尺寸。
另外，在第一實(shí)施方式中，通過(guò)將對(duì)8個(gè)存儲(chǔ)器單元9(二極管10)的每個(gè)設(shè)置的選擇晶體管11a和11b的各個(gè)柵極電極19a和19b與字線(xiàn)7一體設(shè)置，可使用字線(xiàn)7來(lái)對(duì)8個(gè)存儲(chǔ)器單元9(二極管10)構(gòu)成共同的選擇晶體管11a和11b的柵極電極19a和19b，所以與使用字線(xiàn)來(lái)對(duì)每個(gè)存儲(chǔ)器單元構(gòu)成選擇晶體管的柵極電極的情況相比，可大幅度降低字線(xiàn)7的負(fù)荷容量。由此，可使字線(xiàn)7高速動(dòng)作。
另外，在第一實(shí)施方式中，通過(guò)經(jīng)柵極電極19a和19b連接字線(xiàn)7的分別沿被分割的n型雜質(zhì)區(qū)域14設(shè)置的部分，可對(duì)分割的多個(gè)n型雜質(zhì)區(qū)域14設(shè)置連成一條的字線(xiàn)7，所以與對(duì)分割后的多個(gè)n型雜質(zhì)區(qū)域14單獨(dú)設(shè)置字線(xiàn)的情況不同，可抑制字線(xiàn)的數(shù)量增大。
另外，在第一實(shí)施方式中，通過(guò)構(gòu)成為對(duì)規(guī)定的8個(gè)存儲(chǔ)器單元9(二極管10)設(shè)置的選擇晶體管11a、和對(duì)鄰接于該規(guī)定的8個(gè)存儲(chǔ)器單元9(二極管10)的其它8個(gè)存儲(chǔ)器單元9(二極管10)設(shè)置的選擇晶體管11b共有源極區(qū)域17，與對(duì)選擇晶體管11a與選擇晶體管11b單獨(dú)設(shè)置源極區(qū)域的情況相比，可進(jìn)一步減小存儲(chǔ)器單元尺寸。
另外，在第一實(shí)施方式中，通過(guò)將柵極電極11a和11b作為掩膜、離子注入到p型硅基板13中，形成n型雜質(zhì)區(qū)域14和源極區(qū)域17，可由共同的離子注入工序來(lái)形成n型雜質(zhì)區(qū)域14和源極區(qū)域17，所以可簡(jiǎn)化制造過(guò)程。
下面，參照?qǐng)D14來(lái)說(shuō)明第一實(shí)施方式的變形例的掩膜ROM的構(gòu)成。在第一實(shí)施方式的變形例中，說(shuō)明局部共享存儲(chǔ)器單元陣列的選擇晶體管的制造過(guò)程、和設(shè)置在外圍電路中的耐低壓n溝道晶體管、耐低壓p溝道晶體管和耐高壓晶體管的制造過(guò)程的情況。
第一實(shí)施方式的變形例的掩膜ROM如圖14所示，除選擇晶體管41外，還在外圍電路內(nèi)具備具有規(guī)定耐壓的耐低壓n溝道晶體管42、具有比耐低壓n溝道晶體管42的耐壓高的耐壓的耐高壓晶體管43、和具有規(guī)定耐壓的耐低壓p溝道晶體管44。另外，耐低壓n溝道晶體管42和耐高壓晶體管43是本發(fā)明的‘晶體管’的一例。
另外，選擇晶體管41的n型源極/漏極區(qū)域41a具有與上述第一實(shí)施方式的n型雜質(zhì)區(qū)域14一樣的構(gòu)成。在選擇晶體管41的漏極區(qū)域中，形成p型雜質(zhì)區(qū)域15。由此，在選擇晶體管41的漏極區(qū)域中，形成由n型雜質(zhì)區(qū)域14和p型雜質(zhì)區(qū)域15構(gòu)成的二極管。另一方面，在選擇晶體管41的源極區(qū)域中，形成用于降低與第一層插件23(參照?qǐng)D3)的接觸阻抗的n型接觸區(qū)域41c。另外，耐低壓n溝道晶體管42的n型源極/漏極區(qū)域42a具有含P(磷)的n型低濃度雜質(zhì)區(qū)域42b、和含As的n型高濃度雜質(zhì)區(qū)域42c。該n型低濃度雜質(zhì)區(qū)域42b是本發(fā)明的‘第六雜質(zhì)區(qū)域’的一例。另外，由n型低濃度雜質(zhì)區(qū)域42b與n型高濃度雜質(zhì)區(qū)域42c來(lái)構(gòu)成LDD結(jié)構(gòu)。此外，在耐低壓n溝道晶體管42的n型源極/漏極區(qū)域42a中，設(shè)置用于降低與第一層插件23(參照?qǐng)D3)的接觸阻抗的n型接觸區(qū)域42d。
另外，耐高壓晶體管43的n型源極/漏極區(qū)域43a具有含P(磷)的n型低濃度雜質(zhì)區(qū)域43b、和含As的n型高濃度雜質(zhì)區(qū)域43c。該n型低濃度雜質(zhì)區(qū)域43b是本發(fā)明的‘第六雜質(zhì)區(qū)域’的一例。另外，包圍n型高濃度雜質(zhì)區(qū)域43c地形成n型低濃度雜質(zhì)區(qū)域43b。由此，在n型高濃度雜質(zhì)區(qū)域43c與p型硅基板13之間，由于夾入n型低濃度雜質(zhì)區(qū)域43b，所以可通過(guò)n型低濃度雜質(zhì)區(qū)域43b來(lái)緩和n型高濃度雜質(zhì)區(qū)域43c與p型硅基板13的整個(gè)邊界區(qū)域中的電場(chǎng)集中。另外，在耐高壓晶體管43的n型源極/漏極區(qū)域43a中，設(shè)置用于降低與第一層插件23(參照?qǐng)D3)的接觸阻抗的n型接觸區(qū)域43d。
另外，耐低壓p溝道晶體管44的p型源極/漏極區(qū)域44a含有B(硼)。在該p型源極/漏極區(qū)域44a中設(shè)置用于降低與第一層插件23(參照?qǐng)D3)的接觸阻抗的p型接觸區(qū)域44c。該p型接觸區(qū)域44c是本發(fā)明的‘接觸區(qū)域’的一例。耐低壓p溝道晶體管44形成于在p型硅基板13中形成的n勢(shì)阱44d內(nèi)。
這里，在第一實(shí)施方式的變形例中，耐高壓晶體管43的n型低濃度雜質(zhì)區(qū)域43b具有與選擇晶體管41的n型雜質(zhì)區(qū)域14b的雜質(zhì)濃度相同的雜質(zhì)濃度。另外，耐高壓晶體管43的n型高濃度雜質(zhì)區(qū)域43c具有與耐低壓n溝道晶體管42的n型高濃度雜質(zhì)區(qū)域42c的雜質(zhì)濃度相同的雜質(zhì)濃度。另外，耐低壓n溝道晶體管42的n型低濃度雜質(zhì)區(qū)域42b具有與選擇晶體管41的n型低濃度雜質(zhì)區(qū)域14a的雜質(zhì)濃度相同的雜質(zhì)濃度。
另外，在選擇晶體管41、耐低壓n溝道晶體管42、耐高壓晶體管43和耐低壓p溝道晶體管44的形成區(qū)域中，形成第一層夾層絕緣膜21。在該第一層夾層絕緣膜21的對(duì)應(yīng)于選擇晶體管41的p型雜質(zhì)區(qū)域15和n型接觸區(qū)域41c、耐低壓n溝道晶體管42的n型接觸區(qū)域42d、耐高壓晶體管43的n型接觸區(qū)域43d、和耐低壓p溝道晶體管44的p型接觸區(qū)域44c的區(qū)域中，分別設(shè)置接觸孔22、42e、43e和44e。另外，在接觸孔22、42e、43e和44e內(nèi)埋入插件23。
下面，參照?qǐng)D14-圖21來(lái)說(shuō)明第一實(shí)施方式的變形例的掩膜ROM的制造過(guò)程。
首先，如圖15所示，在p型硅基板13的耐低壓p溝道晶體管44的形成區(qū)域中，形成n勢(shì)阱44d。之后，經(jīng)柵極絕緣膜18在p型硅基板13上形成柵極電極19。然后，在覆蓋耐高壓晶體管43和耐低壓p溝道晶體管44的形成區(qū)域地形成抗蝕劑膜45之后，將抗蝕劑膜45作為掩膜，在注入能量約50keV、劑量(注入量)約3.0×1013cm-2的條件下，離子注入P(磷)。由此，同時(shí)形成耐低壓n溝道晶體管42的n型低濃度雜質(zhì)區(qū)域42b和選擇晶體管41的低濃度的雜質(zhì)區(qū)域14a。
接著，如圖16所示，形成抗蝕劑膜46，以覆蓋耐低壓n溝道晶體管42和耐低壓p溝道晶體管44的形成區(qū)域，同時(shí)覆蓋選擇晶體管41的比柵極電極19的寬度寬一些的區(qū)域，之后，將抗蝕劑膜46作為掩膜，在注入能量約100keV、劑量約3.5×1013cm-2的條件下，離子注入P(磷)。由此，形成耐高壓晶體管43的n型低濃度雜質(zhì)區(qū)域43b。將該n型低濃度雜質(zhì)區(qū)域43b形成至比耐低壓n溝道晶體管42的n型低濃度雜質(zhì)區(qū)域42b和選擇晶體管41的低濃度雜質(zhì)區(qū)域14a還深的區(qū)域。另外，在選擇晶體管41的形成區(qū)域中，形成具有比低濃度雜質(zhì)區(qū)域14a的雜質(zhì)濃度稍高的雜質(zhì)濃度的雜質(zhì)區(qū)域14b。由此，在選擇晶體管41的形成區(qū)域中，形成由雜質(zhì)區(qū)域14a和雜質(zhì)區(qū)域14b構(gòu)成的n型源極/漏極區(qū)域41a。
之后，如圖17所示，在覆蓋整個(gè)面地形成絕緣膜之后，通過(guò)各向異性蝕刻該絕緣膜，在柵極電極19的側(cè)面上，形成由絕緣膜構(gòu)成的側(cè)壁隔板20。
接著，如圖18所示，在覆蓋選擇晶體管41和耐低壓p溝道晶體管44的形成區(qū)域地形成抗蝕劑膜47之后，將抗蝕劑膜47作為掩膜，在注入能量約70keV、劑量約5.0×1015cm-2的條件下離子注入As。由此，同時(shí)形成耐低壓n溝道晶體管42的n型高濃度雜質(zhì)區(qū)域42c和耐高壓晶體管43的n型高濃度雜質(zhì)區(qū)域43c。之后，在耐低壓n溝道晶體管42的形成區(qū)域中，形成由n型低濃度雜質(zhì)區(qū)域42b和n型高濃度雜質(zhì)區(qū)域42c構(gòu)成的n型源極/漏極區(qū)域42a，另一方面，在耐高壓晶體管43的形成區(qū)域中，形成由n型低濃度雜質(zhì)區(qū)域43b和n型高濃度雜質(zhì)區(qū)域43c構(gòu)成的n型源極/漏極區(qū)域43a。
之后，如圖19所示，覆蓋選擇晶體管41、耐低壓n溝道晶體管42和耐高壓晶體管43的形成區(qū)域地形成抗蝕劑膜48，之后，將抗蝕劑膜48作為掩膜，在注入能量約50keV、劑量約2.0×1015cm-2的條件下，離子注入BF2。由此，形成耐低壓p溝道晶體管44的p型源極/漏極區(qū)域44a。
之后，如圖20所示，通過(guò)進(jìn)行熱處理，熱擴(kuò)散耐低壓p溝道晶體管44的p型源極/漏極區(qū)域44a中的p型雜質(zhì)。由此，形成p型源極/漏極區(qū)域44a至耐低壓p溝道晶體管44的側(cè)壁隔板20的下方。之后，通過(guò)與上述第一實(shí)施方式一樣的過(guò)程，覆蓋選擇晶體管41、耐低壓n溝道晶體管42、耐高壓晶體管43和耐低壓p溝道晶體管44各自的形成區(qū)域地形成第一層夾層絕緣膜21。之后，在第一層夾層絕緣膜21的對(duì)應(yīng)于選擇晶體管41的n型源極/漏極區(qū)域41a、耐低壓n溝道晶體管42的n型源極/漏極區(qū)域42a、耐高壓晶體管43的n型源極/漏極區(qū)域43a和耐低壓p溝道晶體管44的p型源極/漏極區(qū)域44a各自的規(guī)定區(qū)域中，分別形成接觸孔22、42e、43e和44e。之后，覆蓋第一層夾層絕緣膜21的對(duì)應(yīng)于選擇晶體管41的源極區(qū)域、耐低壓n溝道晶體管42的形成區(qū)域、和耐高壓晶體管43的形成區(qū)域的區(qū)域地形成抗蝕劑膜49。之后，將抗蝕劑膜49作為掩膜，在注入能量約40keV、劑量約2.0×1015cm-2的條件下，離子注入BF2。由此，同時(shí)形成耐低壓p溝道晶體管44的p型接觸區(qū)域44c、和p型雜質(zhì)區(qū)域15。由該p型雜質(zhì)區(qū)域15和n型雜質(zhì)區(qū)域14來(lái)形成二極管。
最后，如圖21所示，覆蓋第一層夾層絕緣膜21的對(duì)應(yīng)于選擇晶體管41的漏極區(qū)域、和耐低壓p溝道晶體管44的形成區(qū)域的區(qū)域上地形成抗蝕劑膜50，之后，將抗蝕劑膜50作為掩膜，在注入能量約25keV、劑量約3.0×1014cm-2的條件下，離子注入P(磷)。由此，在選擇晶體管41的源極區(qū)域、耐低壓n溝道晶體管42的源極/漏極區(qū)域42a、和耐高壓晶體管43的源極/漏極區(qū)域43a各自中，分別形成n型接觸區(qū)域41c、42d和43d。之后，在接觸孔22、42e、43e和44e內(nèi)埋入插件23。如上所述，形成圖14所示的選擇晶體管41、耐低壓n溝道晶體管42、耐高壓晶體管43和耐低壓p溝道晶體管44。
第一實(shí)施方式的變形例的上述之外的制造過(guò)程與上述第一實(shí)施方式的制造過(guò)程一樣。
在第一實(shí)施方式的變形例中，如上所述，構(gòu)成耐高壓晶體管43的n型低濃度雜質(zhì)區(qū)域43b，使之具有與選擇晶體管41的n型雜質(zhì)區(qū)域14b的雜質(zhì)濃度相同的雜質(zhì)濃度，同時(shí)，構(gòu)成耐高壓晶體管43的n型雜質(zhì)高濃度區(qū)域43c，使之具有與耐低壓n溝道晶體管42的n型高濃度雜質(zhì)區(qū)域42c的雜質(zhì)濃度相同的雜質(zhì)濃度，再同時(shí)構(gòu)成耐低壓n溝道晶體管42的n型低濃度雜質(zhì)區(qū)域42b，使之具有與選擇晶體管41的n型雜質(zhì)區(qū)域14a的雜質(zhì)濃度相同的雜質(zhì)濃度，由此，可由與選擇晶體管41的雜質(zhì)區(qū)域14b相同的工序來(lái)形成耐高壓晶體管43的n型低濃度雜質(zhì)區(qū)域43b，同時(shí)，可由與耐低壓n溝道晶體管42的n型高濃度雜質(zhì)區(qū)域42c相同的工序來(lái)形成耐高壓晶體管43的n型高濃度雜質(zhì)區(qū)域43c。另外，可由與選擇晶體管41的雜質(zhì)區(qū)域14a相同的工序來(lái)形成耐低壓n溝道晶體管42的n型低濃度雜質(zhì)區(qū)域42b。另外，可由與耐低壓p溝道晶體管44的p型接觸區(qū)域44c相同的工序來(lái)形成構(gòu)成二極管的p型雜質(zhì)區(qū)域15。由此，當(dāng)在存儲(chǔ)器單元陣列中形成選擇晶體管41與二極管的情況下，由于可局部共享外圍電路的耐低壓n溝道晶體管42、耐高壓晶體管43和耐低壓p溝道晶體管44與制造過(guò)程，所以即使設(shè)置選擇晶體管41和二極管，制造過(guò)程也基本上不會(huì)復(fù)雜化。另外，作為第一實(shí)施方式的再一變形例，如圖22所示，也可與耐低壓n溝道晶體管42的n型源極/漏極區(qū)域42a一樣地構(gòu)成選擇晶體管41的源極區(qū)域41b(17)。
(第二實(shí)施方式)參照?qǐng)D23-圖28，說(shuō)明本發(fā)明第二實(shí)施方式的MRAM(MagneticRandom Access Memory)的構(gòu)成。在該第二實(shí)施方式中，以由共同的雜質(zhì)區(qū)域來(lái)形成選擇晶體管的漏極區(qū)域和包含于存儲(chǔ)器單元中的二極管的陰極為例，說(shuō)明交叉點(diǎn)型的MRAM。
在第二實(shí)施方式的MRAM中，如圖23所示，配置在存儲(chǔ)器單元陣列56中的各存儲(chǔ)器單元59具備一個(gè)二極管60、一個(gè)TMR(TunnelingMagneto Resistance)元件62。另外，該TMR元件62是本發(fā)明的‘伴隨阻抗變化的元件’的一例。將TMR元件62的一個(gè)電極連接于二極管50的陽(yáng)極上，同時(shí)，將另一電極連接于位線(xiàn)(BL)8上。第二實(shí)施方式的MRAM的上述之外的電路構(gòu)成與上述第一實(shí)施方式的掩膜ROM的電路構(gòu)成一樣。
另外，TMR元件62如圖24和圖25所示，具有用由磁性體構(gòu)成的釘扎(pin)層62b和自由(free)層62c夾持由薄的氧化膜(氧化鋁)構(gòu)成的非磁性層62a的結(jié)構(gòu)。釘扎層62b由具有磁氣方向難以變化的特性的磁性層構(gòu)成。另外，自由層62c由磁氣方向容易變化的磁性層構(gòu)成。另外，TMR元件62構(gòu)成為在釘扎層62b的磁氣方向與自由層62c的磁氣方向相同的情況和不同的情況下，經(jīng)TMR元件62流過(guò)的電流的大小變化。即，在釘扎層62b的磁氣方向與自由層62c的磁氣方向相同的情況下，隨著TMR元件62的阻抗變小，經(jīng)TMR元件62流過(guò)的電流I0(參照?qǐng)D24)變大。另一方面，在釘扎層62b的磁氣方向與自由層62c的磁氣方向不同的情況下，隨著TMR元件62的阻抗變大，經(jīng)TMR元件62流過(guò)的電流I1(參照?qǐng)D25)變小。
另外，在第二實(shí)施方式的MRAM的存儲(chǔ)器單元陣列56中，如圖26和圖27所示，在p型硅基板13的上面，隔著規(guī)定間隔形成多個(gè)含P(磷)的n型雜質(zhì)區(qū)域64。該n型雜質(zhì)區(qū)域64是本發(fā)明的‘第一雜質(zhì)區(qū)域’的一例。另外，在n型雜質(zhì)區(qū)域64內(nèi)，形成含B(硼)的p型雜質(zhì)區(qū)域65。該p型雜質(zhì)區(qū)域65是本發(fā)明的‘第二雜質(zhì)區(qū)域’的一例。另外，由p型雜質(zhì)區(qū)域65和n型雜質(zhì)區(qū)域64構(gòu)成二極管60。另外，沿n型雜質(zhì)區(qū)域64的延伸方向，在n型雜質(zhì)區(qū)域64的兩側(cè)，如圖27所示，設(shè)置選擇晶體管61。
這里，在第二實(shí)施方式中，n型雜質(zhì)區(qū)域64被共用作多個(gè)(8個(gè))二極管60的陰極和選擇晶體管61的漏極區(qū)域66。另外，在p型硅基板13的上面，與n型雜質(zhì)區(qū)域64隔著規(guī)定間隔，設(shè)置選擇晶體管61的n型源極區(qū)域67。另外，在n型源極區(qū)域67中，形成用于降低將第一層插件23連接于n型源極區(qū)域67時(shí)的接觸阻抗的n型接觸區(qū)域67c。另外，在n型雜質(zhì)區(qū)域64與源極區(qū)域67之間的溝道區(qū)域上，經(jīng)柵極絕緣膜68，設(shè)置由多晶硅構(gòu)成的柵極電極69。
另外，在沿位線(xiàn)BL延伸的方向上鄰接的兩個(gè)n型雜質(zhì)區(qū)域64之間，如圖26所示，形成由氧化硅膜構(gòu)成的元件分離絕緣膜70。在該元件分離絕緣膜70上，設(shè)置由多晶硅構(gòu)成的字線(xiàn)7。上述柵極電極69與該字線(xiàn)7一體形成。另外，在覆蓋字線(xiàn)7地設(shè)置在p型硅基板13上面上的第一層夾層絕緣膜21上，如圖26和圖28所示，對(duì)應(yīng)于字線(xiàn)7來(lái)設(shè)置由Al構(gòu)成的字線(xiàn)7的襯里布線(xiàn)71。該襯里布線(xiàn)71在規(guī)定區(qū)域中經(jīng)插件(未圖示)與字線(xiàn)7連接。
另外，在設(shè)置于第一層夾層絕緣膜21上的第二層夾層絕緣膜25上，設(shè)置具有上述構(gòu)成的TMR元件62。該TMR元件62的釘扎層62b經(jīng)第一層插件23、連接層24和第二層插件26與p型雜質(zhì)區(qū)域65(二極管60的陽(yáng)極)連接。另外，在TMR元件62的自由層62c上，形成由Al構(gòu)成的位線(xiàn)8。沿與字線(xiàn)7的襯里布線(xiàn)71的延伸方向正交的方向延伸地形成該位線(xiàn)8。
第二實(shí)施方式的MRAM的上述之外的構(gòu)成與上述第一實(shí)施方式的掩膜ROM的構(gòu)成一樣。
下面，參照?qǐng)D26來(lái)說(shuō)明第二實(shí)施方式的MRAM的動(dòng)作。
當(dāng)?shù)诙?shí)施方式的MRAM改寫(xiě)數(shù)據(jù)時(shí)，在位線(xiàn)8與字線(xiàn)7的襯里布線(xiàn)71中，流過(guò)彼此正交的電流。從而，可僅改寫(xiě)位于該位線(xiàn)8與襯里布線(xiàn)71的交點(diǎn)上的TMR元件62的數(shù)據(jù)。具體而言，流過(guò)襯里布線(xiàn)71與位線(xiàn)8的各電流產(chǎn)生磁場(chǎng)，同時(shí)，該兩個(gè)磁場(chǎng)的和(合成磁場(chǎng))作用于TMR元件62。通過(guò)該合成磁場(chǎng)，TMR元件62的自由層62c的磁氣方向反轉(zhuǎn)。從而，將TMR元件62保持的數(shù)據(jù)例如從‘1’改寫(xiě)成‘0’。另外，作為從第二實(shí)施方式的MRAM讀出數(shù)據(jù)時(shí)的動(dòng)作，根據(jù)流過(guò)的電流隨著TMR元件62的阻抗變化的變化，由讀出放大器4判斷數(shù)據(jù)‘0’或‘1’。此外的讀出動(dòng)作與上述第一實(shí)施方式的掩膜ROM的動(dòng)作一樣。
在第二實(shí)施方式的MRAM中，如上所述，就在二極管10上設(shè)置TMR元件62的MRAM而言，可減小存儲(chǔ)器單元尺寸，同時(shí)，可簡(jiǎn)化存儲(chǔ)器單元陣列區(qū)域的構(gòu)造和制造過(guò)程。
第二實(shí)施方式的上述之外的效果與上述第一實(shí)施方式的效果一樣。
參照?qǐng)D29-圖31來(lái)說(shuō)明第二實(shí)施方式的變形例的MRAM的構(gòu)成。
在第二實(shí)施方式的變形例的MRAM中，與上述第二實(shí)施方式的MRAM不同，構(gòu)成為通過(guò)在TMR元件92的釘扎層92d中直接流過(guò)電流來(lái)改寫(xiě)TMR元件92的數(shù)據(jù)。具體而言，如圖29所示，TMR元件92具有分割成兩個(gè)的釘扎層92b和92d。一個(gè)釘扎層92b如圖29和圖30所示，經(jīng)插件23連接于p型雜質(zhì)區(qū)域65(二極管60的陽(yáng)極)上。另一釘扎層92d如圖31所示，形成為沿與位線(xiàn)8的延伸方向正交的方向延伸。另外，釘扎層92d在規(guī)定區(qū)域與連接于字線(xiàn)7上的插件(未圖示)連接。另外，在第二實(shí)施方式的變形例中，與上述第二實(shí)施方式不同，不設(shè)置字線(xiàn)7的襯里布線(xiàn)71(參照?qǐng)D26)。第二實(shí)施方式的變形例的MRAM的上述之外的構(gòu)成與上述第二實(shí)施方式的MRAM的構(gòu)成一樣。
下面，說(shuō)明第二實(shí)施方式的變形例的MRAM的動(dòng)作。在第二實(shí)施方式的變形例的MRAM中，當(dāng)改寫(xiě)數(shù)據(jù)時(shí)，在位線(xiàn)8與TMR元件92的一個(gè)釘扎層92d中流過(guò)彼此正交的電流。由此，由流過(guò)位線(xiàn)8與釘扎層92d的各電流產(chǎn)生磁場(chǎng)。通過(guò)該兩個(gè)磁場(chǎng)的合成磁場(chǎng)，自由層92c的磁氣方向反轉(zhuǎn)。從而，將TMR元件92保持的數(shù)據(jù)例如從‘1’改寫(xiě)成‘0’。第二實(shí)施方式的變形例的MRAM的上述之外的動(dòng)作與上述第二實(shí)施方式的MRAM的動(dòng)作一樣。
在第二實(shí)施方式的變形例中，如上所述，通過(guò)構(gòu)成為在改寫(xiě)數(shù)據(jù)時(shí)在TMR元件92的釘扎層92d中流過(guò)電流，可在接近自由層92c的釘扎層92d中產(chǎn)生磁場(chǎng)。由此，在流過(guò)釘扎層92d的電流小的情況下，也可使自由層92c的磁氣方向充分反轉(zhuǎn)，所以可以小電流來(lái)高效改寫(xiě)TMR元件92的數(shù)據(jù)。
這次公開(kāi)的實(shí)施方式在所有方面都應(yīng)認(rèn)為是示例而非限制。本發(fā)明的范圍如權(quán)利要求的范圍而非上述實(shí)施方式的說(shuō)明所示，并且包含與權(quán)利要求的范圍相同的含義和范圍內(nèi)的所有變更。
例如，在上述實(shí)施方式中，舉例說(shuō)明了將本發(fā)明適用于交叉點(diǎn)型的掩膜ROM和MRAM中，但本發(fā)明不限于此，也可廣泛適用于掩膜ROM或MRAM之外的交叉點(diǎn)型的存儲(chǔ)器或交叉點(diǎn)型之外的存儲(chǔ)器中。具體而言，在上述第二實(shí)施方式中，舉例說(shuō)明將TMR元件用作伴隨阻抗變化的元件的MRAM，但本發(fā)明不限于此，也可將本發(fā)明適用于將TMR元件以外的元件用作伴隨阻抗變化的元件的存儲(chǔ)器中。例如，也可將本發(fā)明適用于使用阻抗值隨著利用熱來(lái)切換成非晶狀態(tài)與結(jié)晶狀態(tài)而發(fā)生變化的元件的OUM(Ovonic Unified Memory)、或使用通過(guò)施加電壓脈沖、阻抗值大幅度變化的CMR(Colossal Magneto Resistive)元件的RRAM(Resistance Random Access Memory)等中。
另外，在上述第一實(shí)施方式中，由低濃度的雜質(zhì)區(qū)域14a和具有比雜質(zhì)區(qū)域14a稍高的雜質(zhì)濃度的雜質(zhì)區(qū)域14b來(lái)構(gòu)成構(gòu)成二極管陰極的n型雜質(zhì)區(qū)域14，但本發(fā)明不限于此，也可構(gòu)成為n型雜質(zhì)區(qū)域14的雜質(zhì)區(qū)域14a和雜質(zhì)區(qū)域14b具有實(shí)質(zhì)上相同的雜質(zhì)濃度。另外，也可僅由雜質(zhì)區(qū)域14a來(lái)構(gòu)成n型雜質(zhì)區(qū)域14。此時(shí)，優(yōu)選設(shè)定離子注入條件，以在雜質(zhì)區(qū)域14a內(nèi)形成p型雜質(zhì)區(qū)域15。另外，也可改換上述實(shí)施方式和變形例的p型區(qū)域與n型區(qū)域的導(dǎo)電類(lèi)型來(lái)構(gòu)成存儲(chǔ)器。
權(quán)利要求
1.一種存儲(chǔ)器，具備第一導(dǎo)電類(lèi)型的第一雜質(zhì)區(qū)域，形成于半導(dǎo)體基板的主表面的存儲(chǔ)器單元陣列區(qū)域中，用作包含于存儲(chǔ)器單元中的二極管的一個(gè)電極；和多個(gè)第二導(dǎo)電類(lèi)型的第二雜質(zhì)區(qū)域，隔著規(guī)定間隔形成于所述第一雜質(zhì)區(qū)域的表面，用作所述二極管的另一電極。
2.根據(jù)權(quán)利要求1所述的存儲(chǔ)器，其特征在于還具備夾層絕緣膜，形成于所述第一雜質(zhì)區(qū)域上，同時(shí)，包含設(shè)置在對(duì)應(yīng)于所述第二雜質(zhì)區(qū)域的區(qū)域中的開(kāi)口部；和經(jīng)所述開(kāi)口部連接于所述第二雜質(zhì)區(qū)域的布線(xiàn)，所述開(kāi)口部在形成所述第二雜質(zhì)區(qū)域時(shí)向所述第一雜質(zhì)區(qū)域中導(dǎo)入第二導(dǎo)電類(lèi)型的雜質(zhì)時(shí)使用。
3.根據(jù)權(quán)利要求1所述的存儲(chǔ)器，其特征在于還具備具有一對(duì)源極/漏極區(qū)域的選擇晶體管，對(duì)多個(gè)所述存儲(chǔ)器單元設(shè)置一個(gè)該選擇晶體管，所述第一雜質(zhì)區(qū)域不僅用作所述二極管的一個(gè)電極，還用作所述選擇晶體管的源極/漏極區(qū)域之一。
4.根據(jù)權(quán)利要求3所述的存儲(chǔ)器，其特征在于按對(duì)應(yīng)于所述選擇晶體管的區(qū)域來(lái)分割所述第一雜質(zhì)區(qū)域。
5.根據(jù)權(quán)利要求3所述的存儲(chǔ)器，其特征在于所述選擇晶體管的源極/漏極區(qū)域的另一方至少包含第三雜質(zhì)區(qū)域，所述第一雜質(zhì)區(qū)域至少包含具有與所述第三雜質(zhì)區(qū)域的雜質(zhì)濃度實(shí)質(zhì)相同的雜質(zhì)濃度的第四雜質(zhì)區(qū)域。
6.根據(jù)權(quán)利要求5所述的存儲(chǔ)器，其特征在于所述第一雜質(zhì)區(qū)域還包含比所述第四雜質(zhì)區(qū)域更深注入的第五雜質(zhì)區(qū)域，進(jìn)一步具備晶體管，該晶體管形成于所述半導(dǎo)體基板的主表面的外圍電路區(qū)域中，包含具有與所述第四雜質(zhì)區(qū)域和第五雜質(zhì)區(qū)域之一實(shí)質(zhì)相同的雜質(zhì)濃度的第六雜質(zhì)區(qū)域的一對(duì)源極/漏極區(qū)域。
7.根據(jù)權(quán)利要求3所述的存儲(chǔ)器，其特征在于還具備沿所述第一雜質(zhì)區(qū)域設(shè)置在所述存儲(chǔ)器單元陣列區(qū)域中的字線(xiàn)，所述選擇晶體管包含第一選擇晶體管和第二選擇晶體管，所述第一選擇晶體管的第一柵極電極與所述第二選擇晶體管的第二柵極電極在與所述字線(xiàn)一體設(shè)置的同時(shí)，在形成所述第一選擇晶體管和所述第二選擇晶體管的區(qū)域中，相對(duì)所述第一雜質(zhì)區(qū)域的延伸方向傾斜交叉地配置。
8.根據(jù)權(quán)利要求7所述的存儲(chǔ)器，其特征在于按對(duì)應(yīng)于所述第一選擇晶體管和所述第二選擇晶體管的區(qū)域來(lái)分割所述第一雜質(zhì)區(qū)域。
9.根據(jù)權(quán)利要求8所述的存儲(chǔ)器，其特征在于分別沿分割后的所述第一雜質(zhì)區(qū)域設(shè)置的相鄰的兩個(gè)所述字線(xiàn)經(jīng)所述第一柵極電極與所述第二柵極電極連接。
10.根據(jù)權(quán)利要求7所述的存儲(chǔ)器，其特征在于所述第一選擇晶體管與所述第二選擇晶體管共有所述源極/漏極區(qū)域的另一方。
11.根據(jù)權(quán)利要求1所述的存儲(chǔ)器，其特征在于所述存儲(chǔ)器單元進(jìn)一步包含伴隨設(shè)置在所述二極管上的阻抗變化的元件。
12.根據(jù)權(quán)利要求1所述的存儲(chǔ)器，其特征在于將包含所述二極管的存儲(chǔ)器單元配置成矩陣狀。
13.一種存儲(chǔ)器的制造方法，具備如下工序通過(guò)向半導(dǎo)體基板的主表面的存儲(chǔ)器單元陣列區(qū)域中導(dǎo)入第一導(dǎo)電類(lèi)型的雜質(zhì)，形成用作包含于存儲(chǔ)器單元中的二極管的一個(gè)電極的第一導(dǎo)電類(lèi)型的第一雜質(zhì)區(qū)域的工序；和通過(guò)向所述第一雜質(zhì)區(qū)域的表面的規(guī)定區(qū)域中導(dǎo)入第二導(dǎo)電類(lèi)型的雜質(zhì)，形成用作所述二極管的另一電極的多個(gè)第二導(dǎo)電類(lèi)型的第二雜質(zhì)區(qū)域的工序。
14.根據(jù)權(quán)利要求13所述的存儲(chǔ)器的制造方法，其特征在于還具備如下工序在所述第一雜質(zhì)區(qū)域上形成具有開(kāi)口部的夾層絕緣膜的工序；和形成經(jīng)所述開(kāi)口部連接于所述第二雜質(zhì)區(qū)域的布線(xiàn)的工序，形成所述第二雜質(zhì)區(qū)域的工序包含經(jīng)所述開(kāi)口部向所述第一雜質(zhì)區(qū)域中離子注入第二導(dǎo)電類(lèi)型的雜質(zhì)的工序。
15.根據(jù)權(quán)利要求14所述的存儲(chǔ)器的制造方法，其特征在于還具備如下工序通過(guò)向所述半導(dǎo)體基板的主表面的外圍電路區(qū)域中導(dǎo)入第二導(dǎo)電類(lèi)型的雜質(zhì)，形成包含于所述外圍電路中的晶體管的源極/漏極區(qū)域的工序；和通過(guò)向所述源極/漏極區(qū)域的表面的規(guī)定區(qū)域中離子注入第二導(dǎo)電類(lèi)型的雜質(zhì)，形成用于降低對(duì)所述源極/漏極區(qū)域連接布線(xiàn)時(shí)的接觸阻抗的接觸區(qū)域的工序，形成所述接觸區(qū)域的工序由與向所述第一雜質(zhì)區(qū)域中離子注入第二導(dǎo)電類(lèi)型的雜質(zhì)的工序?qū)嵸|(zhì)相同的工序進(jìn)行。
16.一種存儲(chǔ)器，具備包含配置成矩陣狀的多個(gè)存儲(chǔ)器單元的存儲(chǔ)器單元陣列區(qū)域；對(duì)所述多個(gè)存儲(chǔ)器單元的每一個(gè)設(shè)置的、包含第一選擇晶體管和第二選擇晶體管的選擇晶體管；用作構(gòu)成所述存儲(chǔ)器單元一部分的電極的同時(shí)、用作所述選擇晶體管的源極/漏極區(qū)域之一的第一雜質(zhì)區(qū)域；和沿所述第一雜質(zhì)區(qū)域設(shè)置在所述存儲(chǔ)器單元陣列區(qū)域中的字線(xiàn)，所述第一選擇晶體管的第一柵極電極與所述第二選擇晶體管的第二柵極電極在與所述字線(xiàn)一體設(shè)置的同時(shí)，在形成所述第一選擇晶體管和所述第二選擇晶體管的區(qū)域中，相對(duì)所述第一雜質(zhì)區(qū)域的延伸方向傾斜交叉地配置。
17.根據(jù)權(quán)利要求16所述的存儲(chǔ)器，其特征在于按對(duì)應(yīng)于所述第一選擇晶體管和所述第二選擇晶體管的區(qū)域來(lái)分割所述第一雜質(zhì)區(qū)域。
18.根據(jù)權(quán)利要求17所述的存儲(chǔ)器，其特征在于分別沿分割后的所述第一雜質(zhì)區(qū)域設(shè)置的相鄰的兩個(gè)所述字線(xiàn)經(jīng)所述第一柵極電極與所述第二柵極電極連接。
19.根據(jù)權(quán)利要求16所述的存儲(chǔ)器，其特征在于所述第一選擇晶體管與所述第二選擇晶體管共有所述源極/漏極區(qū)域的另一方。
20.根據(jù)權(quán)利要求16所述的存儲(chǔ)器，其特征在于通過(guò)將所述第一柵極電極與所述第二柵極電極作為掩膜、向半導(dǎo)體基板中導(dǎo)入雜質(zhì)來(lái)形成所述第一雜質(zhì)區(qū)域與所述另一源極/漏極區(qū)域。
全文摘要
本發(fā)明提供一種可減小存儲(chǔ)器單元尺寸的存儲(chǔ)器。該存儲(chǔ)器具備第一導(dǎo)電類(lèi)型的第一雜質(zhì)區(qū)域，形成于半導(dǎo)體基板的主表面的存儲(chǔ)器單元陣列區(qū)域中，用作包含于存儲(chǔ)器單元中的二極管的一個(gè)電極；和多個(gè)第二導(dǎo)電類(lèi)型的第二雜質(zhì)區(qū)域，隔著規(guī)定間隔，形成于第一雜質(zhì)區(qū)域的表面，用作二極管的另一電極。
文檔編號(hào)H01L21/8239GK1677673SQ200510055108
公開(kāi)日2005年10月5日 申請(qǐng)日期2005年3月17日 優(yōu)先權(quán)日2004年3月17日
發(fā)明者山田光一 申請(qǐng)人:三洋電機(jī)株式會(huì)社