專利名稱：薄膜相位變化記憶體的制作方法
技術領域：
本發(fā)明涉及一種硫?qū)倩镉洃涹w(chalcogenide memories)，特別是涉及一種薄膜相位變化記憶體(thin film phase-change memories)。
背景技術：
硫?qū)倩锵辔蛔兓洃涹w(chalcogenide phase-change memories)不易由互補式金氧半導體晶體管電路驅(qū)動。習知化合物的硫?qū)倩镆话阈枰^高的電流(或確切地說是較大的電流密度(current densities))才能使相位改變。減少硫?qū)倩锘螂姌O的橫截面區(qū)域(cross-sectional area)可以直接減小對電流的要求。為減小面積已有許多結(jié)構被提出，例如藉由制作一個超小的接觸窗(ultra small contact)，并將硫?qū)倩锓胚M接觸窗。然而這些努力會受到微影制程(lithography)的限制，而且不易將材料放進超小的孔中。
Wolstenholme等人(美國專利號U.S.Patent No.6111264，授權名為“用于硫?qū)倩镉洃涹w的由一個一次使用的間隙壁所定義的小孔”，“Smallpores defined by a disposable internal spacer for use in chalcogenidememories”)，以及Reinberg(美國專利號U.S.Patent No.6189582，授權“用于硫?qū)倩镉洃涹w的轉(zhuǎn)換組件的小電極及其制備方法”，“Smallelectrode for a chalcogenide switching device and method forfabricating same，”)描述了以微影制程實施制作個小孔(也稱為細孔(pores)或超小孔(ultra small pores))的方法。在縮減小孔尺寸的意義上說是可能的，但是這樣的小孔的縮小比例并非沒有限制，因為，例如當小孔做得太小時，小孔之上所懸置的介電材料(overhanging dielectricmaterial)可能會封住小孔。因此，小孔尺寸會受到微影制程的限制，因而小孔的尺寸難于按照比例縮小，并且此種超小孔的尺寸均勻性很難控制。不僅如此，如前所提，硫?qū)倩镆嗖灰追湃肫渲小?br>
Harshfield(美國專利號U.S.Patent No.6031287，授權“接觸窗結(jié)構以及與其結(jié)合的記憶胞”(“Contact structure and memory elementincorporating the same，”)以及Zahorik(美國專利號U.S.Patent No.6114713，授權“具有一個小主動區(qū)域的集成電路記憶胞及其制備方法”(Integrated circuit memory cell having a small active area and methodof forming same，”)描述了電極面積可以減小，但縮小比例受到薄膜厚度的限制。例如，若小孔直徑為0.15μm，而薄膜厚度為200時，縮小比例只有約50％。因此，小孔尺寸基本上是受到微影制程的限制，并且不容易按照比例縮小。另外，相位變化的區(qū)域可能會與電極分離，因此，開/關比例可能不會如預期中那樣大。電極可能會因為電極中電流很強而很脆弱。這樣，電極會限制電流。因而，以微影/薄膜技術(photo/thin filmtechniques)定義硫?qū)倩锏臋M截面區(qū)域并非沒有缺點。
因此，相較于習知技術而言，存在有讓互補式金氧半導體晶體管電路容易地驅(qū)動相位變化這種需要。還有一個進一步需要，就是一個相位變化記憶體需要有一個減小的橫截面區(qū)域，這樣可直接降低對電流的需要。
由此可見，上述現(xiàn)有的薄膜相位變化記憶體及其制備方法在結(jié)構、方法與使用上，顯然仍存在有不便與缺陷，而亟待加以進一步改進。為了解決薄膜相位變化記憶體及其制備方法存在的問題，相關廠商莫不費盡心思來謀求解決之道，但長久以來一直未見適用的設計被發(fā)展完成，而一般產(chǎn)品又沒有適切的結(jié)構能夠解決上述問題，此顯然是相關業(yè)者急欲解決的問題。
有鑒于上述現(xiàn)有的薄膜相位變化記憶體及其制備方法存在的缺陷，本發(fā)明人基于從事此類產(chǎn)品設計制造多年豐富的實務經(jīng)驗及專業(yè)知識，并配合學理的運用，積極加以研究創(chuàng)新，以期創(chuàng)設一種新型結(jié)構的薄膜相位變化記憶體，能夠改進一般現(xiàn)有的薄膜相位變化記憶體及其制備方法，使其更具有實用性。經(jīng)過不斷的研究、設計，并經(jīng)反復試作樣品及改進后，終于創(chuàng)設出確具實用價值的本發(fā)明。
發(fā)明內(nèi)容
本發(fā)明的目的在于，克服現(xiàn)有的薄膜相位變化記憶體及其制備方法存在的缺陷，而提供一種新的薄膜相位變化記憶體，所要解決的技術問題是使其采用一薄膜制程和一等向性蝕刻制程來定義一硫?qū)倩镉洃洶臋M截面區(qū)域。因此，橫截面區(qū)域不需再受微影制程的限制。將材料放入超小孔中這種方法也會造成損害。不僅如此，硫?qū)倩镉洃洶幸粋€超小的橫截面區(qū)域，因此硫?qū)倩镉洃洶麑﹄娏?電源的需求會大大減少，從而更加適于實用。
本發(fā)明的另一目的在于，提供一種薄膜相位變化記憶體，所要解決的技術問題是使其提出一新穎的記憶胞(memory cell)和制作一硫?qū)倩锵辔蛔兓洃涹w(即硫?qū)倩镉洃洶?的流程，以此種新穎記憶胞和制程，硫?qū)倩镉洃洶臋M截面區(qū)域可做得更小，且其橫截面區(qū)域由硫?qū)倩锉∧さ暮穸葋硐薅?。等向性蝕刻制程(iso-etch process)是另一個定義硫?qū)倩镉洃洶臋M截面區(qū)域的幾個微影/等向性蝕刻制程(photo/iso-etching processes)的步驟。此另外的等向性蝕刻制程可以減少硫?qū)倩镉洃涹w的寬度。這樣，橫截面區(qū)域就可以減小，相應地硫?qū)倩锵辔蛔兓洃涹w對電流/電源的需要也隨著減少，從而更加適于實用。
本發(fā)明的再一目的在于，提供一種薄膜相位變化記憶體的記憶胞制備方法，所要解決的技術問題是使其硫?qū)倩镉洃洶哂谐〉臋M截面區(qū)域，因此相對地易于制備，且無需將材料放入小孔中(即超小孔)，從而更加適于實用。
本發(fā)明的目的及解決其技術問題是采用以下技術方案來實現(xiàn)的。依據(jù)本發(fā)明提出的一種記憶胞，其包括一硫?qū)倩镫S機存取記憶胞；以及一互補式金氧半導體晶體管操作電路用以存取該硫?qū)倩镫S機存取記憶胞。
本發(fā)明的目的及解決其技術問題還可采用以下技術措施進一步實現(xiàn)。
前述的記憶胞，其中所述的硫?qū)倩镫S機存取記憶胞具有一橫截面區(qū)域，該橫截面區(qū)域由一薄膜制程以及一等向性蝕刻制程所定義。
前述的記憶胞，其中所述的硫?qū)倩镫S機存取記憶胞具有一橫截面區(qū)域，該橫截面區(qū)域由一硫?qū)倩锍练e薄膜制程以及一等向性蝕刻制程所定義。
前述的記憶胞，其中所述的硫?qū)倩镫S機存取記憶胞更包括一硫?qū)倩锝Y(jié)構，其與一半導體組件串聯(lián)。
前述的記憶胞，其中所述的半導體組件為一二極管，用以有效地驅(qū)使一電流通過該硫?qū)倩锝Y(jié)構。
前述的記憶胞，其中所述的半導體組件為一選擇晶體管，該選擇晶體管的一閘極端點被一電壓啟動后，進而驅(qū)使一電流通過該硫?qū)倩锝Y(jié)構。
前述的記憶胞，其中該選擇晶體管的該閘極端點有效地與一記憶體陣列的一字元線耦合；該選擇晶體管的一源極端點有效地與該記憶體陣列的一驅(qū)動線耦合；以及該選擇晶體管的汲極端點有效地與該記憶體陣列的一位元線耦合。
本發(fā)明的目的及解決其技術問題還采用以下的技術方案來實現(xiàn)。依據(jù)本發(fā)明提出的記憶體陣列，其包括多數(shù)個硫?qū)倩镫S機存取記憶胞；多數(shù)個字元線，每一該些字元線用以存取一數(shù)據(jù)字元，其包括該硫?qū)倩镫S機存取記憶胞的一子集合，并對一互補式金氧半導體晶體管電路反應；以及多數(shù)個位元線，每一該些位元線用以有效地存取該些硫?qū)倩镫S機存取記憶胞中的一硫?qū)倩镫S機存取記憶胞，以響應一字元線的判定值。
本發(fā)明的目的及解決其技術問題還可采用以下技術措施進一步實現(xiàn)。
前述的記憶體陣列，其中所述的該些硫?qū)倩镫S機存取記憶胞中的每一該些硫?qū)倩镫S機存取記憶胞具有一橫截面區(qū)域，該橫截面區(qū)域由一薄膜制程以及一等向性蝕刻制程所定義。
前述的記憶體陣列，其中所述的該些硫?qū)倩镫S機存取記憶胞中的每一該些硫?qū)倩镫S機存取記憶胞具有一橫截面區(qū)域，該橫截面區(qū)域由一硫?qū)倩锍练e薄膜制程以及一等向性蝕刻制程所定義。
前述的記憶體陣列，其中所述的該些硫?qū)倩镫S機存取記憶胞中的每一該些硫?qū)倩镫S機存取記憶胞更包括一硫?qū)倩锝Y(jié)構，與一半導體組件串聯(lián)。
前述的記憶體陣列，其中所述的半導體組件為一二極管，用以有效地驅(qū)使一電流通過該硫?qū)倩锝Y(jié)構。
前述的記憶體陣列，其中所述的半導體組件為一選擇晶體管，該選擇晶體管的一閘極端點被一電壓啟動后，進而驅(qū)使一電流通過該硫?qū)倩锝Y(jié)構。
前述的記憶體陣列，其中該選擇晶體管的該閘極端點有效地與一記憶體陣列的一字元線耦合；該選擇晶體管的一源極端點有效地與該記憶體陣列的一驅(qū)動線耦合；以及該選擇晶體管的汲極端點有效地與該記憶體陣列的一位元線耦合。
本發(fā)明的目的及解決其技術問題還采用以下的技術方案來實現(xiàn)。依據(jù)本發(fā)明提出的一種制作記憶胞的方法，其包括下列步驟在一基底上沉積一硫?qū)倩锝Y(jié)構，以形成一硫?qū)倩镫S機存取記憶胞；利用一薄膜制程，決定該硫?qū)倩锝Y(jié)構的一高度；利用一等向性蝕刻制程，決定該硫?qū)倩锝Y(jié)構的一寬度，用以使該硫?qū)倩锝Y(jié)構具有一橫截面區(qū)域，且該橫截面區(qū)域由該薄膜制程以及該等向性蝕刻制程所定義；以及連接該硫?qū)倩锝Y(jié)構到一互補式金氧半導體晶體管電路，以有效地存取該硫?qū)倩镫S機存取記憶胞。
本發(fā)明的目的及解決其技術問題還可采用以下技術措施進一步實現(xiàn)。
前述的制作記憶胞的方法，更包括沉積一半導體組件與該硫?qū)倩镫S機存取記憶胞串聯(lián)的步驟。
前述的制作記憶胞的方法，其中所述的沉積一半導體組件的步驟包括一制作一二極管用以有效地驅(qū)使一電流通過該硫?qū)倩锝Y(jié)構的步驟。
前述的制作記憶胞的方法，其中所述的沉積一半導體組件的步驟包括制作一選擇晶體管，當該選擇晶體管的一閘極端點被一電壓啟動后，進而有效地驅(qū)使一電流通過該硫?qū)倩锝Y(jié)構。
前述的制作記憶胞的方法，其中所述的沉積一半導體組件的步驟，包括下列步驟制作該選擇晶體管的一閘極端點以有效地與一記憶胞陣列的一字元線耦合；制作該選擇晶體管的一源極端點以有效地與該記憶體陣列的一驅(qū)動線耦合；以及制作該選擇晶體管的一汲極端點以有效地與該記憶體陣列的一位元線耦合。
經(jīng)由上述可知，一種記憶胞，包括一硫?qū)倩镫S機存取記憶胞以及一互補式金氧半導體晶體管電路?；パa式金氧半導體晶體管電路用以存取硫?qū)倩镫S機存取記憶胞。此硫?qū)倩镫S機存取記憶胞具有一橫截面區(qū)域，此橫截面區(qū)域由一薄膜制程，及一等向性蝕刻制程所定義?？筛鶕?jù)需要，使此硫?qū)倩锝Y(jié)構實施為與一二極管或一選擇晶體管的半導體組件串聯(lián)。此二極管驅(qū)使電流通過硫?qū)倩锝Y(jié)構。在選擇晶體管的一閘極端點被一電壓啟動后，選擇晶體管進而驅(qū)使一電流通過硫?qū)倩锝Y(jié)構。選擇晶體管具有一閘極端點、一源極端點及一汲極端點。閘極端點可有效地與記憶體陣列的字元線耦合，而源極端點可有效地與記憶體陣列的驅(qū)動線耦合，及源極端點可有效地與一記憶體陣列的位元線耦合。
綜上所述，本發(fā)明特殊結(jié)構的薄膜相位變化記憶體，采用一薄膜制程和一等向性蝕刻制程來定義一硫?qū)倩镉洃洶臋M截面區(qū)域。因此，橫截面區(qū)域不需再受微影制程的限制。將材料放入超小孔中這種方法也會造成損害。不僅如此，硫?qū)倩镉洃洶幸粋€超小的橫截面區(qū)域，因此硫?qū)倩镉洃洶麑﹄娏?電源的需求會大大減少。本發(fā)明的另提出一新穎的記憶胞(memory cell)和制作一硫?qū)倩锵辔蛔兓洃涹w(即硫?qū)倩镉洃洶?的流程。以此種新穎記憶胞和制程，硫?qū)倩镉洃洶臋M截面區(qū)域可做得更小。且其橫截面區(qū)域由硫?qū)倩锉∧さ暮穸葋硐薅?。等向性蝕刻制程(iso-etch process)是另一個定義硫?qū)倩镉洃洶臋M截面區(qū)域的幾個微影/等向性蝕刻制程(photo/iso-etching processes)的步驟。此另外的等向性蝕刻制程可以減少硫?qū)倩镉洃涹w的寬度。這樣，橫截面區(qū)域就可以減小，相應地硫?qū)倩锵辔蛔兓洃涹w對電流/電源的需要也隨著減少。本發(fā)明的硫?qū)倩镉洃洶哂谐〉臋M截面區(qū)域，因此相對地易于制備，且無需將材料放入小孔中(即超小孔)。其具有上述諸多的優(yōu)點及實用價值，并在同類產(chǎn)品及制造方法中未見有類似的結(jié)構設計及方法公開發(fā)表或使用而確屬創(chuàng)新，其不論在產(chǎn)品結(jié)構、制造方法或功能上皆有較大的改進，在技術上有較大的進步，并產(chǎn)生了好用及實用的效果，且較現(xiàn)有的薄膜相位變化記憶體及其制備方法具有增進的多項功效，從而更加適于實用，而具有產(chǎn)業(yè)的廣泛利用價值，誠為一新穎、進步、實用的新設計。
上述說明僅是本發(fā)明技術方案的概述，為了能夠更清楚了解本發(fā)明的技術手段，而可依照說明書的內(nèi)容予以實施，并且為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點能夠更明顯易懂，以下特舉較佳實施例，并配合附圖，詳細說明如下。
圖1是為本發(fā)明第一實施例中的硫?qū)倩镉洃洶臋M截面結(jié)構的示意圖。
圖2是為圖1中的硫?qū)倩镉洃洶碾娐肥疽鈭D。
圖3是為一包括四個硫?qū)倩镉洃洶挠洃涹w陣列的電路示意圖，其中每一個記憶胞為圖2中繪示的硫?qū)倩镉洃洶?br>
圖4是本發(fā)明第二實施例中的硫?qū)倩镉洃洶臋M截面結(jié)構的示意圖。
圖5是為包括有四個硫?qū)倩镉洃洶挠洃涹w陣列的俯視示意圖，其中的記憶體陣列為圖3繪示的記憶體陣列。
圖6是為本發(fā)明第三實施例中的硫?qū)倩镉洃洶臋M截面結(jié)構的示意圖。
圖7是為圖6中第三實施例的硫?qū)倩镉洃洶碾娐肥疽鈭D。
圖8是為包括四個硫?qū)倩镉洃涹w胞組成的記憶體陣列的電路示意圖，其中每一記憶胞為圖7中所示的硫?qū)倩镉洃洶?br>
圖9是為根據(jù)本發(fā)明的第三實施例一種記憶體陣列于一第一金屬化步驟(first metalization step)時的布局俯視示意圖。
圖10是為根據(jù)本發(fā)明的第三實施例一種記憶體陣列于一第二金屬化步驟(second metalization step)時的布局俯視示意圖。
圖11是為根據(jù)本發(fā)明的第三實施例一種記憶體陣列于一介層窗開口蝕刻步驟(via etch step)時的布局俯視示意圖。
圖12是為一個記憶體陣列于實行介層窗開口蝕刻后，所顯示的每個硫?qū)倩镉洃洶奈恢玫牟季指┮暿疽鈭D。
圖13A及圖13B是為本發(fā)明第四實施例中的一記憶胞形成流程的示意圖。
圖14A及14B是為根據(jù)圖13中的制程，一第五步驟的示意圖。
圖15A及15B是為根據(jù)圖13及圖14中的制程，一第六步驟的示意圖。
圖16A及16B為根據(jù)圖13至圖15中的制程，一第七步驟的示意圖。
圖17A及17B為根據(jù)圖13至圖16中的制程，一第八步驟的示意圖。
10、11、12、18、19二極管 13P型多晶硅結(jié)構17N型多晶硅結(jié)構20、30鎢線25、27、28字元線 35、37、38位元線40、41、43、46、47硫?qū)倩镫S機存取記憶胞42硫?qū)倩锝Y(jié)構(硫?qū)倩飳? 44、45二氧化硅層48、49氮化鈦間隙壁結(jié)構 50鎢插塞110二極管 130鎢線142硫?qū)倩锝Y(jié)構(硫?qū)倩飳?150P型硅 210鎢插塞220選擇晶體管 222汲極端點
224源極端點 225字元線226閘極端點 230鋁線235位元線240硫?qū)倩镫S機存取記憶胞242硫?qū)倩锝Y(jié)構(硫?qū)倩飳?244、245二氧化硅層 248、249氮化鈦間隙壁結(jié)構250鎢插塞265驅(qū)動線270介層窗開口310鎢插塞結(jié)構342硫?qū)倩锝Y(jié)構(硫?qū)倩飳?344、345二氧化硅層 347氮化鈦間隙壁結(jié)構(氮化鈦層)具體實施方式
為更進一步闡述本發(fā)明為達成預定發(fā)明目的所采取的技術手段及功效，以下結(jié)合附圖及較佳實施例，對依據(jù)本發(fā)明提出的薄膜相位變化記憶體其具體實施方式
、結(jié)構、制造方法、步驟、特征及其功效，詳細說明如后。
圖示中所使用的標號和描述中所用標號相同或類似，以指出相同或類似的組件。并請留意，本附圖經(jīng)簡化，其并未依精確比例繪示。參照此處所揭露，附圖中使用的方向詞，諸如頂、底、左、右、上、下、之上、上面、下面、在下面、前、后等，僅為方便明了的目的，這些方向詞不應以任何方式解釋而用以限制本發(fā)明范圍。
盡管此處揭露所指為某些描述的實施例，應理解為這些實施例是作為實例提出，而非作為限制。盡管討論的是舉例性實施例，下述詳盡描述的目的在于要理解為包括所有本發(fā)明的附加聲明范圍中所定義的本發(fā)明的精神及范圍之內(nèi)的修改、變體及等同物。應理解并意識到，此處所描述的制程及結(jié)構，并不包括生產(chǎn)薄膜相位變化記憶體的完整制程。本發(fā)明可能在實施中結(jié)合各種硫?qū)倩镉洃涹w生產(chǎn)技術，這些制程傳統(tǒng)上用于該技術領域中，此處包括諸多常用制程步驟，其只為對本發(fā)明提供必要理解之需。本發(fā)明在薄膜相位改變記憶體領域中一般具有可應用性，但為描繪清楚的目的，下述描述適合于硫?qū)倩镉洃涹w。
跟據(jù)本發(fā)明一實施例，更參照圖示，圖1是為本發(fā)明第一實施例中的硫?qū)倩镉洃洶臋M截面結(jié)構的示意圖。此硫?qū)倩镉洃洶ㄒ欢O管10，其與一硫?qū)倩镫S機存取記憶胞(CRAM)40串聯(lián)。此二極管10包括一在鎢線(tungsten line)20上實施的P型多晶硅結(jié)構(p-type polysiliconstructure)13以及一個N型多晶硅結(jié)構(N-type polysilicon structure)17。硫?qū)倩镫S機存取記憶胞40包括一底層二氧化硅層45、一上層二氧化硅層44、一對氮化鈦間隙壁結(jié)構(titanium nitride spacer structure)48、49，以及一硫?qū)倩飳?2。硫?qū)倩镫S機存取記憶胞40透過一鎢插塞(tungsten plug)50與一鋁或鎢線30相連，并透過二極管10與鎢線20相連。
跟據(jù)所描繪的本發(fā)明實施例，向硫?qū)倩镉洃洶麑懭胄枰浑娏?。如圖1所示，鋁或鎢線30通過一鎢插塞50而與硫?qū)倩锝Y(jié)構42(硫?qū)倩飳?相連接。向硫?qū)倩镉洃洶麑懭胧峭ㄟ^向硫?qū)倩锝Y(jié)構42中加入一電流，此電流路徑介于氮化鈦間隙壁(titanium nitride spacer)48、49之間。根據(jù)本發(fā)明的一方面，因為硫?qū)倩锝Y(jié)構42有相當小的橫截面區(qū)域，所以此電流很小。
硫?qū)倩镉洃洶哂幸挥闪驅(qū)倩锍练e薄膜制程(chalcogenidedeposition thin film process)所定義的一橫截面區(qū)域。換言之，硫?qū)倩锝Y(jié)構42具有一高度，此高度由沉積并蝕刻之后的硫?qū)倩飳拥暮穸榷鴽Q定。等向性蝕刻制程亦決定硫?qū)倩镉洃洶臋M截面區(qū)域。若經(jīng)等向性蝕刻的硫?qū)倩镉洃洶膶挾葹?00，且硫?qū)倩飳拥暮穸葹?00，則其橫截面區(qū)域?qū)⑿∮?.001μm2。這就是一0.036μm的接觸窗的橫截面區(qū)域。
硫?qū)倩锝Y(jié)構傳統(tǒng)上是通過將少量的硫?qū)倩锓湃肜缭谝欢趸鑼又械募毧谆蛐】字卸鴮嵤┑?。傳統(tǒng)上，這些小孔并不精確，因為通過一刻線罩幕(reticle mask)蝕刻，其方向可能并不十分精確，而導致這些小孔會有一些不完全平行的側(cè)壁(sidewalls)。保持蝕刻(不管蝕刻是通過化學分解(chemical dissolution)還是通過離子轟擊(ion bombardment)來完成的)，直至小孔完全不可避免地透過二氧化硅層，而使得在蝕刻時使小孔繼續(xù)擴大，并且強制硫?qū)倩镞M入小孔也會不可避免地擴大小孔。傳統(tǒng)上這些問題在二氧化硅層很厚時就變得更加嚴重，因為當以微影制程來定義制作通過硫?qū)倩锝Y(jié)構的電流路徑長度時，較厚的二氧化硅層又是必需的。
圖1描繪了本發(fā)明第一實施例的硫?qū)倩镉洃洶侨绾谓鉀Q這些問題的，其中硫?qū)倩锝Y(jié)構42是以水平式(horizontally)而制作的，其并非垂直式(vertically)而制作的。硫?qū)倩锝Y(jié)構42有一完全可控制的任意長度，而不需諸如二氧化硅的厚層。此硫?qū)倩锝Y(jié)構42不需要逐漸鉆穿(tapering down through)二氧化硅層以形成一小孔，而是硫?qū)倩锝Y(jié)構42有一個橫截面區(qū)域，它在整個硫?qū)倩锝Y(jié)構42的長度上可以相對一致。
這種硫?qū)倩锍练e的薄膜制程可產(chǎn)生一薄的水平硫?qū)倩飳樱粌H比透過微影制程于二氧化硅中所能獲得的垂直小孔薄，而且也相當均勻。等向性蝕刻制程可生成一個相當窄的水平硫?qū)倩锝Y(jié)構42，它比透過微影制程在二氧化硅層中所制作的垂直小孔更窄。根據(jù)本發(fā)明，硫?qū)倩锍练e薄膜制程以及等向性蝕刻制程基本上無需再生成一透過二氧化硅厚層的寬度不均勻的孔，然后強制一個寬度不均勻的硫?qū)倩锝Y(jié)構進入此小孔的作法。
事實上，此硫?qū)倩锝Y(jié)構42的橫截面區(qū)域可非常小，以使得使用一標準互補式金氧半導體晶體管電路時，電流密度足夠用以改變硫?qū)倩锏南辔?。像計算機架構中常用的典型的互補式金氧半導體晶體管電路通常無法生成大到足以改變硫?qū)倩锝Y(jié)構相位的電流密度。然而，根據(jù)本發(fā)明所描述的實施例，由于圖1中硫?qū)倩锝Y(jié)構42具有如此小的橫截面區(qū)域，典型互補式金氧半導體晶體管電路所生成的較小電流量就足以向硫?qū)倩镉洃洶袑懭搿?br>
如本實施例所述，圖1中硫?qū)倩镉洃洶牧驅(qū)倩锝Y(jié)構42為水平式加以實施，基本上其平行于基底，因而大大不同于可能通過一個在二氧化硅層中的小孔垂直實施的硫?qū)倩锝Y(jié)構。由于硫?qū)倩飳颖灰槐∧に采w，且薄膜可極小，因而通過刻線罩幕進行蝕刻時，其方向不需非常精確。
圖2是為圖1中的硫?qū)倩镉洃洶碾娐肥疽鈭D，其中硫?qū)倩镉洃洶@示為硫?qū)倩镫S機存取記憶胞40，而二極管10顯示為傳統(tǒng)二極管符號。圖1中鎢線20在圖2中顯示為字元線(word line)25，而圖1中鋁或鎢線30在圖2中顯示為位元線(bit line)35。二極管10連接字元線25和硫?qū)倩镫S機存取記憶胞40，并且硫?qū)倩镫S機存取記憶胞40連接于位元線35。
圖2中硫?qū)倩镫S機存取記憶胞40具有一電阻(或者從另一方面說是一電導)，此電阻依賴于硫?qū)倩镫S機存取記憶胞40內(nèi)的硫?qū)倩锏南辔弧．斄驅(qū)倩镫S機存取記憶胞40的硫?qū)倩锾幱诰w狀態(tài)時，硫?qū)倩镫S機存取記憶胞40具有一小電阻(大電導)。而當硫?qū)倩镫S機存取記憶胞40的硫?qū)倩锾幱诜蔷w狀態(tài)時，硫?qū)倩镫S機存取記憶胞40具有一大電阻(小電導)。
圖2強調(diào)一低電流互補式金氧半導體晶體管組件與一硫?qū)倩镉洃洶恼希ǔＵJ為需要相對較大電流來完成寫入。圖2中所示一二極管10為以互補式金氧半導體晶體管技術(因此以較低電流操作)實施并與硫?qū)倩镉洃洶?有一硫?qū)倩锝Y(jié)構42用以儲存數(shù)據(jù))串聯(lián)。由于硫?qū)倩镉洃洶鶕?jù)本發(fā)明第一實施例所實施，其具有如此小的橫截面區(qū)域，因此僅需要小的電流/電源，所以可使用典型互補式金氧半導體晶體管電路，例如二極管10中具有的低電流寫入。
在所描述的實施例中，硫?qū)倩镉洃洶ㄒ涣驅(qū)倩镫S機存取記憶胞以及一可有效地存取此硫?qū)倩镫S機存取記憶胞的互補式金氧半導體晶體管電路。硫?qū)倩镫S機存取記憶胞有橫截面區(qū)域，此橫截面區(qū)域取決于薄膜制程及等向性蝕刻制程，特別是取決于硫?qū)倩锍练e薄膜制程及等向性蝕刻制程。硫?qū)倩锝Y(jié)構與一半導體組件串聯(lián)，此半導體組件在本實施例中圖2所示中例如為一個二極管10，用以驅(qū)動電流通過此硫?qū)倩锝Y(jié)構。
圖3是為一包括四個硫?qū)倩镉洃洶挠洃涹w陣列的電路示意圖，其中每一個記憶胞為圖2中繪示的硫?qū)倩镉洃洶Ｗ衷€27及字元線28分別提供啟動信號(enabling signals)到一第一記憶體位置(例如一個字節(jié)0)以及一第二記憶體位置(例如一個字節(jié)1)。字元線27為主動狀態(tài)(active)或者字元線28為主動狀態(tài)(active)。主動狀態(tài)的字元線提供一強電流(寫入用)或一弱電流(讀取用)，這些電流流過與之相連的二極管。例如，若字元線27為主動狀態(tài)，則一電流流過一二極管11，并流過硫?qū)倩镫S機存取記憶胞41到達位元線37，且一電流流過一二極管12，并流過硫?qū)倩镫S機存取記憶胞43到達位元線38。
在寫入方面，若字元線27有一高電壓，且位元線37有一低電壓，這樣字元線27電壓和位元線37電壓之差超過一預定電壓(a predeterminedpotential)，則硫?qū)倩镫S機存取記憶胞41被寫入。
在讀取方面，若字元線27有一高電壓，位元線37有一低電壓，這樣字元線27電壓和位元線37電壓之差超過0.4伏且小于1.5伏，則硫?qū)倩镫S機存取記憶胞41被讀取而不被寫入。字元線27電壓和位元線37電壓之間的電壓降落(voltage drop)驅(qū)使電流通過二極管11和硫?qū)倩镫S機存取記憶胞41。由于通過二極管11的電壓降落是固定的，通過硫?qū)倩镫S機存取記憶胞41的剩余電壓降落驅(qū)使電流通過二極管11及硫?qū)倩镫S機存取記憶胞41。此電流由一與位元線37相連的電流依賴電路(current-dependent circuit)(未繪出)而讀取。
另一方面，在讀取時，一電流源/汲極可引入一預定電流用以讀取硫?qū)倩镫S機存取記憶胞。若位元線有一電流源/汲極引入一預定電流而通過此位元線，此預定電流只被引入一“啟動”的二極管，也就是一二極管被連接到有足夠高電壓的一字元線。通過此二極管的預定電流進而提供一固定的電壓降落(一般通過二極管為0.6至0.7伏)。連接到啟動的二極管的硫?qū)倩镫S機存取記憶胞正極上的電壓，因此比字元在線的高電壓低了0.6至0.7伏。
由于典型地只有一個字元線有一個高電壓(即超過一足以啟動一個二極管的預定電壓)，所有預定電流都流過連接到啟動的二極管和啟動的字元線的硫?qū)倩镫S機存取記憶胞。通過位元線的預定電流以及在一個啟動的硫?qū)倩镫S機存取記憶胞正極上的電壓都是已知的，因此位元在線的電壓可用來讀取硫?qū)倩镫S機存取記憶胞的電阻。
一些其它類型可用在復雜記憶系統(tǒng)上的記憶體，當其它位正被讀取時，一字元線可允許一些位也被寫入。例如，在一探測器啟動的高速緩沖存儲器(a snoop-enabled cache)中，一“共享”位(shared bit)可能被設定當一過程隨時讀取而另一過程已寫入的數(shù)據(jù)。此共享位指出寫入器(writer)不再單獨控制記憶體位置。若一多任務處理器系統(tǒng)中的一處理器使用一記憶位置與另一處理器交換數(shù)據(jù)，一旦目的處理器(destinationprocessor)已讀過該數(shù)據(jù)，則一“含有效數(shù)據(jù)”位(”contains valid data”bit)可被清除，以使該記憶位置供后續(xù)的寫入。在一多緒應用及/或非序列式處理器(multithreaded and/or non-sequential processor)中，一記憶位置的“含有效數(shù)據(jù)”位可在其數(shù)據(jù)已被讀取后清除使此記憶位置能夠提供后緒的覆寫。
根據(jù)圖2的硫?qū)倩镉洃洶部杉尤雽驅(qū)倩镫S機存取記憶胞的額外字元線，以擴充提供給記憶體陣列的記憶位置的數(shù)量。根據(jù)圖2的硫?qū)倩镉洃洶?，也可加入對應硫?qū)倩镫S機存取記憶胞的額外的位元線，以擴充在每個提供給記憶體陣列的記憶位置中每字節(jié)的位的數(shù)量。
流過任何特定硫?qū)倩镫S機存取記憶胞的電流，由一與對應位元線連接的電流依賴電路(current-dependent circuit)(未繪出)讀取。例如，一反轉(zhuǎn)偏壓或穩(wěn)壓二極管(reversed-biased or Zener diode)可用作此電流依賴電路。
圖3中再次強調(diào)了低電流互補式金氧半導體晶體管組件與硫?qū)倩镉洃洶募?。硫?qū)倩镉洃洶ǔＵJ為需要較大電流來寫入，但是如圖3所示，硫?qū)倩镉洃洶杉傻揭话ɑパa式金氧半導體晶體管電路(如二極管)的記憶體陣列中。根據(jù)本發(fā)明的第一實施例，該硫?qū)倩镉洃洶腥绱诵〉臋M截面區(qū)域，以至其寫入所需電流/電源從典型互補式金氧半導體晶體管電路(如二極管)中已有的低電流即可獲得。
圖3中記憶體陣列包括多個硫?qū)倩镫S機存取記憶胞，多個字元線及多個位元線。每個硫?qū)倩镫S機存取記憶胞有一橫截面區(qū)域，其由一薄膜制程(例如硫?qū)倩锍练e薄膜制程)以及等向性蝕刻制程所定義。多個字元線中的每一個字元線可有效宣稱一個數(shù)據(jù)字元(“word”)。例如，該數(shù)據(jù)字元可以是8位、16位或32位，數(shù)據(jù)字元可視為硫?qū)倩镫S機存取記憶胞的一子集合。該子集合的每個硫?qū)倩镫S機存取記憶胞可看作數(shù)據(jù)字元的一獨立位(distinct bit)，該子集合中的每個硫?qū)倩镫S機存取記憶胞與字元線耦合。
此字元線聲明對一互補式金氧半導體晶體管電路反應，該互補式金氧半導體晶體管電路例如包括一記憶體控制器(memory controller)，一直接記憶體存取器(direct memory aceess，DMA)，一高速緩沖存儲器控制器(cache controller)，或另一邏輯電路。根據(jù)本發(fā)明，字元線通過一串聯(lián)的半導體組件與硫?qū)倩镫S機存取記憶胞耦合。例如，此半導體組件為一有效驅(qū)使電流通過該硫?qū)倩锝Y(jié)構的二極管。若需要，該半導體組件可包括一選擇晶體管(selecting transistor)，當選擇晶體管的一閘極端點(gate terminal)被一電壓啟動后，進而驅(qū)使電流通過硫?qū)倩锝Y(jié)構。選擇晶體管的閘極端點有效地與一記憶體陣列的一字元線耦合，選擇晶體管的一源極端點有效地與記憶體陣列的一驅(qū)動線(drive line)耦合，而選擇晶體管的汲極端點有效地與記憶體陣列的一位元線耦合。
圖3中記憶體陣列也包括多個位元線，其中每個位元線有效地連接一組硫?qū)倩镫S機存取記憶胞。每個有效連接到一位元線的硫?qū)倩镫S機存取記憶胞屬于一個單獨數(shù)據(jù)字元(a distinct data word)。例如，位元線37可連接到字元為0的位0、字元1的位0，以及字元2的位0等。當一字元線聲明一個字元，每個位元線都存取該選定字元的一個位。
圖4是本發(fā)明第二實施例中的硫?qū)倩镉洃洶臋M截面結(jié)構的示意圖。圖4中硫?qū)倩镉洃洶煌趫D1中的硫?qū)倩镉洃洶?。例如，圖1中鎢插塞50(tungsten plug 50)已被P型硅(或P摻雜多晶硅(p-dopedpolysilicon))150所代替。以P型硅150所代替鎢插塞50可允許鎢線130于底層(substrate layer)連接硫?qū)倩锝Y(jié)構142，而不是與金屬層(metalization layer)連接，如此可使裝置更小、更簡單。圖4中硫?qū)倩镉洃洶麅H需要一極低電流/電源，低到足以使典型互補式金氧半導體晶體管電路如二極管110中所具有的低電流即可寫入。
如同寫入圖1的硫?qū)倩镉洃洶桦娏饕粯?，圖4的硫?qū)倩镉洃洶麑懭胨桦娏骱苄。驗榱驅(qū)倩锝Y(jié)構具有一小橫截面區(qū)域。圖4的硫?qū)倩镉洃洶蛨D1的硫?qū)倩镉洃洶粯?，具有一由硫?qū)倩锍练e薄膜制程所定義的橫截面區(qū)域。換言之，硫?qū)倩锝Y(jié)構142的高度取決于先沉積后蝕刻的硫?qū)倩锏暮穸?。等向性蝕刻制程亦決定著硫?qū)倩镉洃洶臋M截面區(qū)域。若等向性蝕刻的硫?qū)倩镉洃涹w單元寬度為500，并且硫?qū)倩飳雍穸葹?00，則橫截面區(qū)域小于0.001平方μm，這就是一個0.036μm接觸窗的橫截面區(qū)域。
如圖1的硫?qū)倩锝Y(jié)構42一樣，圖4的硫?qū)倩锝Y(jié)構142為水平式而制作的，其并非垂直式而制作的。硫?qū)倩锝Y(jié)構142有一可完全控制的任意長度，而不需要二氧化硅厚層。此硫?qū)倩锝Y(jié)構有一在整個硫?qū)倩锝Y(jié)構長度上都一致的橫截面區(qū)域，而不需要逐漸鉆穿(tapering downthrough)二氧化硅層以形成一小孔。硫?qū)倩锍练e薄膜制程以及等向性蝕刻制程基本上不再需要生成一穿過一二氧化硅厚層的寬度均勻的孔，然后強制一寬度均勻的硫?qū)倩锝Y(jié)構進該孔中。
如圖1的硫?qū)倩锝Y(jié)構42橫截面區(qū)域一樣，圖4的硫?qū)倩锝Y(jié)構142的橫截面區(qū)域非常小，用標準互補式金氧半導體晶體管電路中可獲得的小電流密度就足以使之產(chǎn)生相位變化。用于計算機架構的典型互補式金氧半導體晶體管電路，一般不產(chǎn)生足以改變一般橫截面區(qū)域較大的硫?qū)倩锝Y(jié)構的相位的電流密度。然而根據(jù)本發(fā)明第一實施例，由于圖4的硫?qū)倩锝Y(jié)構142有非常小的橫截面區(qū)域，典型互補式金氧半導體晶體管電路所產(chǎn)生的小電流實際上足以向圖1的硫?qū)倩镉洃洶麑懭搿?br>
如圖1的硫?qū)倩锝Y(jié)構42一樣，圖4的硫?qū)倩锝Y(jié)構142為水平加以實施，基本上與基底平行，因而大大不同于可能垂直實施通過一二氧化硅層的小孔的硫?qū)倩锝Y(jié)構。由于由一薄膜沉積所覆的硫?qū)倩飳訕O小，通過一刻線罩幕蝕刻其方向不必十分精確。
圖5是為包括有四個硫?qū)倩镉洃洶挠洃涹w陣列的俯視示意圖，其中的記憶體陣列為圖3繪示的記憶體陣列。圖6是為本發(fā)明第三實施例中的硫?qū)倩镉洃洶?40的橫截面結(jié)構的示意圖。本發(fā)明的第三實施例不同于本發(fā)明的第一實施例，例如，二極管10被一第二鎢插塞210以及一選擇晶體管220(如一個由閘極端點(gate terminal)，一源極端點(sourceterminal)以及一汲極端點(drain terminal))所代替，并與硫?qū)倩镉洃洶?lián)。
如同在第一實施例中一樣，硫?qū)倩镉洃洶?40包括一硫?qū)倩锝Y(jié)構242，一底層二氧化硅層245、一上層二氧化硅層244、一對氮化鈦間隙壁結(jié)構248、249，以及一個硫?qū)倩飳?42。硫?qū)倩镉洃洶?40通過一鎢插塞250與一鋁線230相連。然而，在圖6所繪的實施例中，硫?qū)倩镉洃洶?40通過第二鎢插塞210與選擇晶體管220的汲極端點222連接，并通過選擇晶體管220連接任何可能與選擇晶體管220的源極端點224相連的更多導體。
換言之，類似于圖1至圖5中所描繪各實施例，硫?qū)倩镉洃洶ㄒ涣驅(qū)倩镫S機存取記憶胞240以及一有效存取硫?qū)倩镫S機存取記憶胞240的互補式金氧半導體晶體管電路。此硫?qū)倩镫S機存取記憶胞240有一取決于薄膜制程以及等向性蝕刻制程的橫截面區(qū)域。確切地說，該橫截面區(qū)域取決于一硫?qū)倩锍练e薄膜制程以及等向性蝕刻制程。此硫?qū)倩锝Y(jié)構242與一半導體組件串聯(lián)，且半導體組件于圖6的實施例中為一選擇晶體管220，它被其閘極端點226的一電壓啟動后，可有效地驅(qū)使電流通過硫?qū)倩锝Y(jié)構242。選擇晶體管220的閘極端點226有效地與記憶體陣列的一字元線耦合，而選擇晶體管220的源極端點224有效地與記憶體陣列的驅(qū)動線耦合，且選擇晶體管220的汲極端點222有效地與記憶體陣列的一位元線耦合。
圖7是為圖6中第三實施例的硫?qū)倩镉洃洶碾娐肥疽鈭D。選擇晶體管220用來選擇通過硫?qū)倩镉洃洶?40的電流。由互補式金氧半導體晶體管電路(未繪出)控制的字元線225毋需載有足以向硫?qū)倩镉洃洶?40寫入的大電流，字元線225只需載有開啟選擇晶體管220的幾可忽視的電流。
如圖7所示，用以向硫?qū)倩镉洃洶?40寫入的電流來自驅(qū)動線265，而非如前述本發(fā)明實施例的來自字元線。例如，驅(qū)動線265自電流緩沖器(current buffer)(未繪出)獲得電流，此電流緩沖器可產(chǎn)生相當大的電流。當字元線225有一足以啟動選擇晶體管220的電壓時，驅(qū)動線265提供一電流流過選擇晶體管220至硫?qū)倩镉洃洶?40。因此，向硫?qū)倩镫S機存取記憶胞240寫入時，選擇晶體管220是有用的，因為它可將一電流送入硫?qū)倩镫S機存取記憶胞240，該電流可能比任何字元線自己所能產(chǎn)生的電流大得多。
因此，選擇晶體管220在向硫?qū)倩镉洃洶?40寫入時是有用的。然而，選擇晶體管220在從硫?qū)倩镉洃洶?40讀取時也是有用的。由于硫?qū)倩镫S機存取記憶胞240上的電壓降取決于通過硫?qū)倩镫S機存取記憶胞240的電流，該電流允許驅(qū)動線265提供一個相當大的電流以確保位元線235可解析(resolving)任何可能實施為硫?qū)倩镫S機存取記憶胞240上電阻的變化的數(shù)據(jù)。
另一方面，在讀取時，一電流源/汲極可引出入一預定電流用以讀取硫?qū)倩镉洃洶?40。由于圖6所繪的實施例允許通過硫?qū)倩镫S機存取記憶胞240的電流無害地通過選擇晶體管220以及驅(qū)動線265，而不是通過字元線225的互補式金氧半導體晶體管電路，因此可用更大的電流而不會對字元線225的互補式金氧半導體晶體管電路產(chǎn)生危害。更大電流在硫?qū)倩镫S機存取記憶胞240上為同樣的數(shù)據(jù)依賴的電阻變化(data-dependentchanges in resistance)產(chǎn)生一個較大的電壓降，以確?？山馕鰯?shù)據(jù)依賴的電阻變化。
圖8是為包括四個硫?qū)倩镉洃涹w胞組成的記憶體陣列的電路示意圖，其中每一記憶胞為圖7中所示的硫?qū)倩镉洃洶?40。圖9是為根據(jù)本發(fā)明的第三實施例一種記憶體陣列于一第一金屬化步驟(first metalizationstep)時的布局俯視示意圖。圖10是為根據(jù)本發(fā)明的第三實施例一種記憶體陣列于一第二金屬化步驟(second metalization step)時的布局俯視示意圖。圖11是為根據(jù)本發(fā)明的第三實施例一種記憶體陣列于一介層窗開口蝕刻步驟(via etch step)時的布局俯視示意圖。介層窗開口270允許外部對于位元線235的存取。圖12是為一個記憶體陣列于實行介層窗開口蝕刻后，所顯示的每個硫?qū)倩镉洃洶奈恢玫牟季指┮暿疽鈭D。
圖13A是為本發(fā)明的第四實施例中的一記憶胞形成流程的俯視示意圖，圖13B為圖13A的剖面圖。在第一步驟中，于一二氧化硅基底實施一鎢插塞結(jié)構310，此鎢插塞結(jié)構可以為其它結(jié)構，例如是P型多晶硅(p-poly)結(jié)構或二極管。第二步驟，在第一步驟的結(jié)果上實施二氧化硅層345/硫?qū)倩飳?42/二氧化硅層345的三明治結(jié)構。該二氧化硅層可用化學氣相沉積(chemical vapor deposition，CVD)方法制作，而硫?qū)倩飳涌捎脼R鍍法(sputtering)制作。第三步驟，此三明治結(jié)構根據(jù)微影制程(photolithography)技術以制成圖案(pattern)。二氧化硅層被蝕刻而圖案化。此圖案不需太深，因為較佳實施例只需要很淺的溝渠。第四步驟，對硫?qū)倩飳舆M行等向性蝕刻，充分除去所有硫?qū)倩?，只在記憶胞單元?memory unit cell)中心留有硫?qū)倩铩D13A顯示一個記憶體陣列的俯視圖，而圖13B顯示為記憶體陣列中一個單獨硫?qū)倩镉洃洶钠拭鎴D。
圖14A及14B是為根據(jù)圖13A與圖13B中的制程，一第五步驟的俯視及剖面示意圖。如圖14A和圖14B所示，整個記憶體陣列都覆蓋一額外二氧化硅層344。圖15A和15B為根據(jù)圖13A和圖13B、圖14A和圖14B所示制程的第六步驟的俯視及剖面示意圖，其中圖15A和15B繼續(xù)描述起初由圖13A和圖13B、圖14A和圖14B所描述的制程。如圖15A和圖15B所示，在整個記憶體陣列中的每個硫?qū)倩镉洃洶员粓D案化。圖案化可透過微影蝕刻制程(photolithographic etching)，例如使用任何對鎢(或者跟據(jù)圖13A和圖13B所示第一步所用的任何其它材料)沒有選擇性的蝕刻來完成。
圖16A和圖16B為根據(jù)圖13A至圖15B所示制程的第七步驟的俯視以及剖面示意圖，其中圖16A和圖16B繼續(xù)描述起初由圖13A至圖15B所描述的制程。如圖16A和圖16B所示，記憶體陣列上鍍有一氮化鈦層347，經(jīng)蝕刻而形成一介于鎢(或如圖13A和圖13B所示第一步驟中所用任何其它材料)以及硫?qū)倩镏g的接觸窗。圖17A和圖17B為根據(jù)圖13A至圖16B所示制程的第八步驟的俯視以及剖面示意圖，其中圖17A和圖17B繼續(xù)描述起初由圖13A至圖16B所描述的制程。如圖17A和圖17B所示，氮化鈦層347和厚氧化硅層344經(jīng)進一步蝕刻，從而隔離記憶體陣列上的每個硫?qū)倩镫S機存取記憶胞。因此，圖13A至圖17B提出一制備硫?qū)倩镉洃涹w陣列的方法，該硫?qū)倩镉洃涹w陣列可實現(xiàn)本發(fā)明的各種優(yōu)點。
根據(jù)以上所述，熟悉本技術者可知，本發(fā)明的方法可促進集成電路中只讀存儲器(ROM)，尤其是展示雙位記憶胞結(jié)構(dual bit cell structures)的只讀存儲器的形成。
以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術人員，在不脫離本發(fā)明技術方案范圍內(nèi)，當可利用上述揭示的方法及技術內(nèi)容作出些許的更動或修飾為等同變化的等效實施例，但是凡是未脫離本發(fā)明技術方案的內(nèi)容，依據(jù)本發(fā)明的技術實質(zhì)對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術方案的范圍內(nèi)。
權利要求
1.一種記憶胞，其特征在于其包括一硫?qū)倩镫S機存取記憶胞；以及一互補式金氧半導體晶體管操作電路，用以存取該硫?qū)倩镫S機存取記憶胞。
2.根據(jù)權利要求1所述的記憶胞，其特征在于其中所述的硫?qū)倩镫S機存取記憶胞具有一橫截面區(qū)域，該橫截面區(qū)域由一薄膜制程以及一等向性蝕刻制程所定義。
3.根據(jù)權利要求2所述的記憶胞，其特征在于其中所述的硫?qū)倩镫S機存取記憶胞具有一橫截面區(qū)域，該橫截面區(qū)域由一硫?qū)倩锍练e薄膜制程以及一等向性蝕刻制程所定義。
4.根據(jù)權利要求1所述的記憶胞，其特征在于其中所述的硫?qū)倩镫S機存取記憶胞更包括一硫?qū)倩锝Y(jié)構，其與一半導體組件串聯(lián)。
5.根據(jù)權利要求4所述的記憶胞，其特征在于其中所述的半導體組件為一二極管，用以有效地驅(qū)使一電流通過該硫?qū)倩锝Y(jié)構。
6.根據(jù)權利要求4所述的記憶胞，其特征在于其中所述的半導體組件為一選擇晶體管，該選擇晶體管的一閘極端點被一電壓啟動后，進而驅(qū)使一電流通過該硫?qū)倩锝Y(jié)構。
7.根據(jù)權利要求6所述的記憶胞，其特征在于其中該選擇晶體管的該閘極端點有效地與一記憶體陣列的一字元線耦合；該選擇晶體管的一源極端點有效地與該記憶體陣列的一驅(qū)動線耦合；以及該選擇晶體管的汲極端點有效地與該記憶體陣列的一位元線耦合。
8.一種記憶體陣列，其特征在于其包括多數(shù)個硫?qū)倩镫S機存取記憶胞；多數(shù)個字元線，每一該些字元線用以存取一數(shù)據(jù)字元，其包括該硫?qū)倩镫S機存取記憶胞的一子集合，并對一互補式金氧半導體晶體管電路反應；以及多數(shù)個位元線，每一該些位元線用以有效地存取該些硫?qū)倩镫S機存取記憶胞中的一硫?qū)倩镫S機存取記憶胞，以響應一字元線的判定值。
9.根據(jù)權利要求8所述的記憶體陣列，其特征在于其中所述的該些硫?qū)倩镫S機存取記憶胞中的每一該些硫?qū)倩镫S機存取記憶胞具有一橫截面區(qū)域，該橫截面區(qū)域由一薄膜制程以及一等向性蝕刻制程所定義。
10.根據(jù)權利要求9所述的記憶體陣列，其特征在于其中所述的該些硫?qū)倩镫S機存取記憶胞中的每一該些硫?qū)倩镫S機存取記憶胞具有一橫截面區(qū)域，該橫截面區(qū)域由一硫?qū)倩锍练e薄膜制程以及一等向性蝕刻制程所定義。
11.根據(jù)權利要求8所述的記憶體陣列，其特征在于其中所述的該些硫?qū)倩镫S機存取記憶胞中的每一該些硫?qū)倩镫S機存取記憶胞更包括一硫?qū)倩锝Y(jié)構，與一半導體組件串聯(lián)。
12.根據(jù)權利要求11所述的記憶體陣列，其特征在于其中所述的半導體組件為一二極管，用以有效地驅(qū)使一電流通過該硫?qū)倩锝Y(jié)構。
13.根據(jù)權利要求11所述的記憶體陣列，其特征在于其中所述的半導體組件為一選擇晶體管，該選擇晶體管的一閘極端點被一電壓啟動后，進而驅(qū)使一電流通過該硫?qū)倩锝Y(jié)構。
14.根據(jù)權利要求13所述的記憶體陣列，其特征在于其中該選擇晶體管的該閘極端點有效地與一記憶體陣列的一字元線耦合；該選擇晶體管的一源極端點有效地與該記憶體陣列的一驅(qū)動線耦合；以及該選擇晶體管的汲極端點有效地與該記憶體陣列的一位元線耦合。
15.一種制作記憶胞的方法，其特征在于其包括下列步驟在一基底上沉積一硫?qū)倩锝Y(jié)構，以形成一硫?qū)倩镫S機存取記憶胞；利用一薄膜制程，決定該硫?qū)倩锝Y(jié)構的一高度；利用一等向性蝕刻制程，決定該硫?qū)倩锝Y(jié)構的一寬度，用以使該硫?qū)倩锝Y(jié)構具有一橫截面區(qū)域，且該橫截面區(qū)域由該薄膜制程以及該等向性蝕刻制程所定義；以及連接該硫?qū)倩锝Y(jié)構到一互補式金氧半導體晶體管電路，以有效地存取該硫?qū)倩镫S機存取記憶胞。
16.根據(jù)權利要求15所述的制作記憶胞的方法，其特征在于更包括沉積一半導體組件與該硫?qū)倩镫S機存取記憶胞串聯(lián)的步驟。
17.根據(jù)權利要求16所述的制作記憶胞的方法，其特征在于其中所述的沉積一半導體組件的步驟包括一制作一二極管用以有效地驅(qū)使一電流通過該硫?qū)倩锝Y(jié)構的步驟。
18.根據(jù)權利要求16所述的制作記憶胞的方法，其特征在于其中所述的沉積一半導體組件的步驟包括制作一選擇晶體管，當該選擇晶體管的一閘極端點被一電壓啟動后，進而有效地驅(qū)使一電流通過該硫?qū)倩锝Y(jié)構。
19.根據(jù)權利要求16所述的制作記憶胞的方法，其特征在于其中所述的沉積一半導體組件的步驟，包括下列步驟制作該選擇晶體管的一閘極端點以有效地與一記憶胞陣列的一字元線耦合；制作該選擇晶體管的一源極端點以有效地與該記憶體陣列的一驅(qū)動線耦合；以及制作該選擇晶體管的一汲極端點以有效地與該記憶體陣列的一位元線耦合。
全文摘要
一種記憶胞，包括一硫?qū)倩镫S機存取記憶胞以及一互補式金氧半導體晶體管電路。互補式金氧半導體晶體管電路用以存取硫?qū)倩镫S機存取記憶胞。此硫?qū)倩镫S機存取記憶胞具有一橫截面區(qū)域，此橫截面區(qū)域由一薄膜制程，及一等向性蝕刻制程所定義?？筛鶕?jù)需要，使此硫?qū)倩锝Y(jié)構實施為與一二極管或一選擇晶體管的半導體組件串聯(lián)。此二極管驅(qū)使電流通過硫?qū)倩锝Y(jié)構。在選擇晶體管的一閘極端點被一電壓啟動后，選擇晶體管進而驅(qū)使一電流通過硫?qū)倩锝Y(jié)構。選擇晶體管具有一閘極端點、一源極端點及一汲極端點。閘極端點可有效地與記憶體陣列的字元線耦合，而源極端點可有效地與記憶體陣列的驅(qū)動線耦合，及源極端點可有效地與一記憶體陣列的位元線耦合。
文檔編號H01L27/00GK1722488SQ200510005909
公開日2006年1月18日 申請日期2005年1月26日 優(yōu)先權日2004年1月26日
發(fā)明者龍翔瀾, 陳逸舟 申請人:旺宏電子股份有限公司