專利名稱：具有平面型連接的集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路，特別是涉及集成電路和用于集成電路的互連結(jié)構(gòu)。
背景技術(shù)：
在多種不同的應(yīng)用中可以利用功率集成電路(ICs)或功率ICs提供功率。例如，在脈寬調(diào)制電路可以利用功率ICs提供功率?？梢岳抿?qū)動(dòng)IC向功率IC提供輸入電壓和控制信號(hào)。因此，驅(qū)動(dòng)IC和功率IC一定是聯(lián)系在一起的。然而，可以利用不同的IC工藝來(lái)實(shí)現(xiàn)驅(qū)動(dòng)IC和功率IC。例如，可利用MOSFET工藝來(lái)實(shí)現(xiàn)功率IC，而驅(qū)動(dòng)IC則采用標(biāo)準(zhǔn)IC工藝。因此，功率IC和驅(qū)動(dòng)IC的封裝可能存在問(wèn)題。
典型地，集成電路(IC)設(shè)計(jì)有焊盤，焊盤用于提供與該IC的外部連接。通常是在一個(gè)封裝上設(shè)置該IC，該封裝可包括多個(gè)用于將該封裝及其電路連接到其它電氣設(shè)備的引腳。有時(shí)會(huì)利用接合線將所述封裝的引腳連接到所述IC焊盤。然而，該接合線的電阻可能會(huì)大于50～100mΩ。該接合線的合成電阻增加了所述IC的功耗。因此，當(dāng)所述IC具有大量需要連接的焊盤時(shí)，利用接合線將可能是一種不能接受的方案。為了降低寄生的封裝電阻，有時(shí)會(huì)使用布置在襯底(例如一個(gè)印制電路板)上的導(dǎo)線和/或跡線來(lái)提供互連。盡管這種方案與利用接合線相比具有一定的改進(jìn)，但是對(duì)于需要大量連線的ICs而言，導(dǎo)線和/或跡線仍然具有不能接受的高寄生電阻。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一種集成電路，其包括第一、第二和第三類平面金屬層。一個(gè)第一晶體管具有一個(gè)第一控制端以及第一和第二端。所述第二端與所述第一類平面金屬層連通。所述第一端與所述第二類平面金屬層連通。一個(gè)第二晶體管具有一個(gè)第二控制端以及第三和第四端。所述第三端與所述第一類平面金屬層連通。所述第四端與所述第三類平面金屬層連通。一個(gè)第四類平面金屬層包括第一、第二和第三接觸部分，所述接觸部分之間彼此電氣絕緣并被分別連接到所述第二類平面金屬層、所述第一類平面金屬層和所述第三類平面金屬層。
在其它特征中，所述第四類平面金屬層比所述第一類平面金屬層厚、所述第二類平面金屬層和所述第三類平面金屬層厚。所述第二和第三類平面金屬層是共面的或者位于分離的平面內(nèi)。一個(gè)本地互連被布置在所述第一類平面金屬層與所述第一和第二晶體管的所述第一、第二和控制端之間。
在另外的其它特征中，所述第一和第二晶體管是NMOS晶體管。所述第一和第二控制端是柵極。所述第一和第三端是漏極，所述第二和第四端是源極。
在其它特征中，所述第一晶體管是PMOS晶體管。所述第一晶體管的所述第一控制端是柵極。所述第一晶體管的所述第一端是源極，所述第一晶體管的所述第二端是漏極。所述第二晶體管是NMOS晶體管。所述第二晶體管的所述第二控制端是柵極，所述第二晶體管的所述第三端是漏極。所述第二晶體管的所述第四端是源極。
在另外的其它特征中，所述第一類平面金屬層被布置在所述第二、第三類平面金屬層與所述第一、第二晶體管之間?；蛘?，所述第二、第三類平面金屬層被布置在所述第一類平面金屬層與所述第一、第二晶體管之間。絕緣材料被布置在所述第一、第二、第三和第四類平面金屬層之間。
在其它特征中，所述第一、第二和第三接觸部分為橢圓形?；蛘撸龅谝缓偷谌佑|部分具有一個(gè)基座部分以及從所述基座部分中伸出的翼狀物。所述第二接觸部分被容納在所述第一和第三接觸部分的所述翼狀物之間。所述集成電路的長(zhǎng)寬比至少為2∶1。
在其它特征中，所述集成電路實(shí)現(xiàn)了一個(gè)功率IC。所述第一接觸部分向所述功率IC供應(yīng)第一電勢(shì)。所述第三接觸部分向所述功率IC供應(yīng)第二電勢(shì)。所述第二接觸部分接收所述功率IC的輸出電壓。
在另外的其它特征中，附加的接觸部分被布置在所述第四類平面金屬層。一本地互連經(jīng)由通路孔連接到所述附加的接觸部分，然后連接到所述晶體管的所述第一和第二控制端中的至少一個(gè)上。
在另外的其它特征中，一個(gè)引線框包括第一、第二和第三傳輸線，這些傳輸線與所述第一、第二和第三接觸部分連通。利用一種鑄?；衔飳?duì)所述集成電路和所述第一、第二和第三傳輸線進(jìn)行包封。所述引線框和所述集成電路實(shí)現(xiàn)了無(wú)引線四方扁平(QFN)封裝。
在另外的其它特征中，一種系統(tǒng)包括所述集成電路以及與所述第一接觸部分連通的一個(gè)第一傳輸線。一個(gè)第二傳輸線與所述第二接觸部分連通。一個(gè)第三傳輸線與所述第三接觸部分連通。一個(gè)電容的一端與所述第二傳輸線連通，而其另一端與所述第三傳輸線連通。
在其它特征中，所述第一傳輸線位于一個(gè)第一層。所述第二和第三傳輸線位于一個(gè)第二層。所述第一、第二和第三傳輸線被布置在一個(gè)襯底上。所述第二傳輸線對(duì)應(yīng)Vss，所述第三傳輸線對(duì)應(yīng)Vdd。
在其它特征中，所述第四類平面金屬層的所述第一、第二和第三接觸部分基本上與所述第一、第二晶體管定義的底層區(qū)域(underlyingarea)重疊。所述第一、第二和第三接觸部分每個(gè)都基本上覆蓋了所述底層區(qū)域的大約1/3。
一個(gè)根據(jù)本發(fā)明的互連結(jié)構(gòu)，其將一個(gè)第一集成電路連接到一個(gè)第二集成電路，并且包括一個(gè)第一介電層。一個(gè)第一金屬裝配層被布置在所述第一介電層的一側(cè)。一個(gè)第二金屬層被布置在所述第一介電層的相反側(cè)。將所述第一金屬裝配層連接到所述第二金屬層的多個(gè)通路孔。所述第一金屬裝配層定義了彼此間電氣絕緣的第一、第二和第三接觸部分。所述第一和第三接觸部分具有一個(gè)基座部分以及從所述基座部分中伸出的翼狀物。所述第二接觸部分為大致矩形，并被容納在所述第一和第三接觸部分的所述翼狀物之間。
在其它特征中，一個(gè)焊接掩模被布置在所述第二金屬層上，并定義了到所述第二金屬層的開口。焊接球位于所述開口中，并將所述第二金屬層連接到所述第一和第二集成電路中的一個(gè)。
在另外的其它特征中，所述通路孔是通過(guò)激光鉆孔形成的，所述第一金屬裝配層包括電鍍到所述第一介電層上的銅。所述互連結(jié)構(gòu)還包括一個(gè)第三金屬層。一個(gè)襯底被置于所述第二金屬層和第三金屬層之間，并包括將所述第二金屬層連接到所述第三金屬層的鍍通孔。一個(gè)第二介電層被布置在所述第三金屬層的附近。一個(gè)第四金屬層被布置在所述介電層和所述焊接掩模之間。所述第二介電層包括通過(guò)激光鉆孔形成的通路孔，該通路孔將所述第三金屬層連接到所述第四金屬層。
在另外的其它特征中，將一個(gè)去耦電容器連接到所述第一金屬裝配層的所述第一和第三接觸部分。將一個(gè)散熱器連接到所述第一金屬裝配層的所述第一、第二和第三接觸部分中的至少一個(gè)上。該互連結(jié)構(gòu)還進(jìn)一步包括一個(gè)散熱器帶，其第一端與所述集成電路的一側(cè)相連，其第二端與所述金屬裝配層相連。該互連結(jié)構(gòu)進(jìn)一步包括一個(gè)加強(qiáng)棒，其與所述金屬裝配層相連，以及一個(gè)散熱器帶，該散熱器帶的第一端與所述金屬裝配層相連，該散熱器帶的中間部分與所述第一集成電路的一側(cè)相連，第二端與所述加強(qiáng)棒相連。
在其它特征中，所述第一集成電路是功率IC，而所述第二集成電路是驅(qū)動(dòng)IC。
一種根據(jù)本發(fā)明的互連結(jié)構(gòu)將一個(gè)第一集成電路連接到一個(gè)第二集成電路。一個(gè)鋁芯具有限定在其中并彼此絕緣的第一、第二和第三導(dǎo)電部分。第一、第二和第三反向通路孔(inverted vias)被布置在所述第一、第二和第三接觸部分中相應(yīng)的一個(gè)的一側(cè)。
在其它特征中，第四、第五和第六反向通路孔被布置在所述第一、第二和第三導(dǎo)電部分中相應(yīng)的一個(gè)的相反側(cè)。一種剛性加強(qiáng)材料被布置在所述第一、第二和第三反向通路孔之間和/或所述第四、第五和第六反向通路孔之間。
在其它特征中，本發(fā)明的一種系統(tǒng)包括互連結(jié)構(gòu)和第一和第二集成電路，其中所述第一集成電路包括與所述第一、第二和第三反向通路孔連通的第一、第二和第三接觸部分，且其中述第二集成電路包括與所述第四、第五和第六反向通路孔連通的第四、第五和第六接觸部分。
一種根據(jù)本發(fā)明的電路，其包括一個(gè)第一集成電路，其包括一個(gè)具有第一、第二和第三接觸部分的頂類平面金屬層，其中所述第一和第三接觸部分包括一個(gè)第一基座以及從所述第一基座中伸出的第一翼狀物，且其中所述第二接觸部分被布置在所述第一和第三接觸部分的所述第一翼狀物之間；以及一個(gè)互連結(jié)構(gòu)，其與所述第一集成電路連通，并包括一個(gè)具有第四、第五和第六接觸部分的第一金屬裝配層，其中所述第四和第六接觸部分包括一個(gè)第二基座以及從所述第二基座中伸出的第二翼狀物，且其中所述第五接觸部分被布置在所述第四和第六接觸部分的所述翼狀物之間。
在其它特征中，所述第四和第六接觸部分的所述第二基座延伸超出所述第一和第三接觸部分的所述第一基座。所述第二和第五接觸部分、所述第一和第三接觸部分的所述第一翼狀物、以及所述第四和第六接觸部分的所述第二翼狀物彼此間基本對(duì)準(zhǔn)。所述第一和第三接觸部分的所述第一基座與所述第四和第六接觸部分的所述第二基座對(duì)準(zhǔn)。所述第四和第六接觸部分的所述第二基座的一側(cè)分別延伸超出所述第一和第三接觸部分的所述第一基座。
在另外的其它的特征中，所述集成電路包括一個(gè)第一晶體管，其具有一個(gè)第一控制端、一個(gè)與所述第二類平面金屬層連通的第一端以及一個(gè)與所述第一類平面金屬層連通的第二端；一個(gè)第二晶體管，其具有一個(gè)第二控制端、一個(gè)與所述第一類平面金屬層連通的第三端以及一個(gè)與所述第三類平面金屬層連通的第四端；以及一個(gè)第四類平面金屬層，其包括第一、第二和第三接觸部分，所述接觸部分彼此間電氣絕緣，并分別連通到所述第二類平面金屬層、所述第一類平面金屬層和所述第三類平面金屬層。所述第二和第三類平面金屬層共面或者位于分離的平面內(nèi)。
在另外的其它特征中，該電路進(jìn)一步包括本地互連，其與所述第一晶體管的所述第一端、所述第二端和所述第一控制端以及所述第二晶體管的所述第三端、所述第四端和所述第二控制端連通。所述第一和第二晶體管是NMOS晶體管，所述第一和第二控制端是柵極，所述第一和第三端是漏極，所述第二和第四端是源極。
在另外的其它特征中，所述第一晶體管是PMOS晶體管，所述第二晶體管是NMOS晶體管，所述第一和第二控制端是柵極，所述第一端是源極，所述第二端是漏極，所述第三端是漏極，所述第四端是源極。
在另外的其它特征中，所述第一類平面金屬層被布置在所述第二、第三類平面金屬層與所述第一、第二晶體管之間。所述第二、第三類平面金屬層被布置在所述第一類平面金屬層與所述第一、第二晶體管之間。
在另外的其它特征中，所述電路進(jìn)一步包括絕緣材料，其被布置在所述第一、第二、第三和第四類平面金屬層之間。所述第一、第二和第三接觸部分為大致矩形或橢圓形之一，并且每個(gè)接觸部分都基本上覆蓋了由所述第一和第二晶體管定義的底層區(qū)域減去所述第一、第二和第三接觸部分之間的區(qū)域的大約1/3。
在另外的其它特征中，Vdd和Vss中的一個(gè)被供應(yīng)給所述第一接觸部分，所述Vdd和Vss中的另一個(gè)被供應(yīng)給所述第三接觸部分，Vx由所述第二接觸部分輸出，其中第一對(duì)包括所述第一和第二晶體管，并進(jìn)一步包括布置在所述第一對(duì)的相反側(cè)上的所述第一和第二晶體管的第二和第三對(duì)，且其中所述第一接觸部分將所述Vss和Vdd中的一個(gè)供應(yīng)給所述第二對(duì)的所述第二晶體管及所述第一對(duì)的所述第一晶體管，其中所述第三接觸部分將所述Vss和Vdd中的所述另一個(gè)供應(yīng)給所述第一對(duì)的所述第二晶體管及所述第三對(duì)的所述第一晶體管。所述第一和第三接觸部分具有一個(gè)基座以及從所述基座中伸出的翼狀物，其中所述第二接觸部分被容納在所述第一和第三接觸部分的所述翼狀物之間，且其中所述第一、第二和第三接觸部分每個(gè)都基本覆蓋了由所述第一和第二晶體管所定義的底層區(qū)域減去所述第一、第二和第三接觸部分之間區(qū)域的大約1/3。第一對(duì)包括所述第一和第二晶體管，且進(jìn)一步包括以大致正方形的布置形式布置的第二、第三和第四晶體管對(duì)，其中所述第二、第三和第四晶體管對(duì)中的每個(gè)包括一個(gè)第三晶體管，其具有一個(gè)第三控制端、一個(gè)與所述第二類平面金屬層連通的第五端以及一個(gè)與所述第一類平面金屬層連通的第六端；一個(gè)第四晶體管，其具有一個(gè)第四控制端、一個(gè)與所述第一類平面金屬層連通的第七端以及一個(gè)與所述第三類平面金屬層連通的第八端，其中所述第四金屬層進(jìn)一步包括第四、第五、第六和第七接觸部分，其中所述第一和第四接觸部分具有一個(gè)基座部分以及從所述基座部分中伸出的翼狀物，其中所述第三接觸部分具有一個(gè)基座部分以及從所述基座部分的相反側(cè)中伸出的翼狀物，且其中所述第二和第六接觸部分被容納在所述第一和第三接觸部分的所述翼狀物之間，且所述第五和第七接觸部分被容納在所述第三和第四接觸部分的翼狀物之間。所述第一接觸部分將Vss和Vdd中的一個(gè)供應(yīng)給所述第一和第三晶體管對(duì)，其中所述第二接觸部分從所述第一晶體管對(duì)中接收Vx，所述第三接觸部分將所述Vss和Vdd中的另一個(gè)供應(yīng)給所述第一、第二、第三和第四晶體管對(duì)，所述第四接觸部分將所述Vss和Vdd中的一個(gè)供應(yīng)給所述第二和第四晶體管對(duì)，所述第五、第六和第七接觸部分分別從所述第二、第三和第四晶體管對(duì)中接收Vx。
在本發(fā)明另外的其它特征中，所述電路進(jìn)一步包括一個(gè)襯底，其具有布置在其上第一側(cè)的并與所述第一、第二、第三、第四、第五、第六和第七接觸部分連通的第一、第二、第三、第四、第五、第六和第七傳輸線；布置在所述襯底相反側(cè)的第八、第九、第三、第十和第十一傳輸線；以及所述襯底中的通路孔，其將所述第二、第五、第六和第七傳輸線連接到所述第八、第九、第十和第十一傳輸線。所述集成電路的長(zhǎng)寬比至少為2∶1。所述集成電路實(shí)現(xiàn)了一個(gè)功率IC，所述第一接觸部分將第一電勢(shì)供應(yīng)給所述功率IC，所述第三接觸部分將第二電勢(shì)供應(yīng)給所述功率IC，所述第二接觸部分接收所述功率IC的輸出電壓，其中所述第一接觸部分將Vss供應(yīng)給所述第一和第二晶體管，所述第二接觸部分從所述第一和第二晶體管接收Vx，所述第三接觸部分將Vdd供應(yīng)給第一和第二晶體管供應(yīng)。
在另外的其它特征中，所述電路進(jìn)一步包括一個(gè)附加接觸部分，其被布置在所述第四類平面金屬層；以及本地互連，其將所述附加接觸部分與所述晶體管的所述第一和第二控制端中的至少一個(gè)相連。所述互連結(jié)構(gòu)包括一個(gè)第一介電層，其讓所述第一金屬裝配層布置在其上一側(cè)；一個(gè)第二金屬層，其被布置在所述第一介電層的相反側(cè)；以及將所述第一金屬層連接到所述第二金屬層的通路孔。
在另外的其它特征中，所述電路進(jìn)一步包括一個(gè)布置在所述第二金屬層上的焊接掩模，其定義了到所述第二金屬層的開口；以及位于所述開口中的焊接球，其將所述第二金屬層連接到所述第一和第二集成電路中的一個(gè)。所述通路孔是通過(guò)激光鉆孔形成的，所述第一金屬裝配層包括電鍍到所述第一介電層上的銅。
在本發(fā)明的其它特征中，所述電路進(jìn)一步包括一個(gè)第三金屬層；一個(gè)襯底，其被布置在所述第二金屬層和所述第三金屬層之間，并包括將所述第二金屬層連接到所述第三金屬層的鍍通孔；一個(gè)第二介電層，其被布置在所述第三金屬層的附近；以及一個(gè)第四金屬層，其被布置在所述介電層和所述焊接掩模之間，其中所述第二介電層包括通過(guò)激光鉆孔形成的通路孔，該通路孔將所述第三金屬層連接到所述第四金屬層。
在另外的其它特征中，所述電路進(jìn)一步包括一個(gè)電容器，其與所述第一金屬裝配層的所述第一和第三接觸部分連通。所述電路進(jìn)一步包括一個(gè)散熱器，其與所述第一金屬裝配層連通。
在另外的其它特征中，所述第一、第二和第三類平面金屬層每個(gè)都覆蓋所述底層的第一和第二晶體管兩者的大約80％以上。
在另外的其它特征中，所述第一類平面金屬層覆蓋了所述底層的第一和第二晶體管兩者的大約80％以上。所述第二和第三類平面金屬層分別覆蓋了所述第一和第二晶體管的大約80％以上。所述第一、第二和第三類平面金屬層允許電流在x和y兩個(gè)方向內(nèi)流動(dòng)。所述x方向垂直于所述y方向。
此外，根據(jù)隨后給出的詳細(xì)描述，本發(fā)明的應(yīng)用領(lǐng)域?qū)⒆兊妹黠@。應(yīng)該理解的是這些詳細(xì)描述和特定示例雖然表明了本發(fā)明的優(yōu)選實(shí)施例，但僅僅是想讓它們用于說(shuō)明性的目的，并無(wú)意限制本發(fā)明的范圍。


根據(jù)詳細(xì)描述和附圖，本發(fā)明會(huì)得到更加全面的理解，其中附圖有圖1A是第一示例性功率IC的電原理圖，該功率IC具有互連的第一和第二晶體管；圖1B是第二示例性功率IC的電原理圖，該功率IC具有互連的第一和第二晶體管；圖2是與一個(gè)驅(qū)動(dòng)IC相連的、圖1的功率IC的電路原理和功能框圖；圖3是用于功率IC的頂金屬層的第一布局的俯視4A是根據(jù)本發(fā)明的功率IC布局的橫截面圖，其是圖1A的功率IC沿圖3中的A-A線剖切而得的；圖4B是根據(jù)本發(fā)明的功率IC布局的橫截面圖，其是圖1B的功率IC沿圖3中的A-A線剖切而得的；圖4C是根據(jù)本發(fā)明的替換功率IC布局的橫截面圖，其是圖1A的功率IC沿圖3中的A-A線剖切而得的；圖5A是說(shuō)明圖1A的功率IC的電原理圖；圖5B是說(shuō)明圖1B的功率IC的電原理圖；圖6A～圖6D是圖4和圖5中的功率IC的頂金屬層的替換布局的俯視圖；圖7是說(shuō)明第一示例性互連結(jié)構(gòu)的各層的橫截面圖；圖8A是圖7互連結(jié)構(gòu)的頂金屬層的俯視8B是所述互連結(jié)構(gòu)的頂金屬層和所述IC的頂金屬層布局的俯視圖；圖9是圖7互連結(jié)構(gòu)的一個(gè)電氣層的俯視圖；圖10是圖7互連結(jié)構(gòu)的一個(gè)金屬層的俯視圖；圖11是圖7互連結(jié)構(gòu)的一個(gè)焊接掩模層的俯視圖；圖12說(shuō)明圖7～圖11所示各層的對(duì)準(zhǔn)和定向；圖13說(shuō)明第二示例性互連結(jié)構(gòu)的各層；圖14具有鍍通孔(PTH)的一個(gè)核心介電層的俯視圖；圖15說(shuō)明核心介電層的鍍通孔(示于下層)與類似于圖10所示層的一個(gè)附加金屬層(示于上層)的對(duì)準(zhǔn)；圖16說(shuō)明圖15的金屬層(示于下層)與一個(gè)附加介電層(類似于圖9所示的)中的通路孔(示于上層)的對(duì)準(zhǔn)；圖17是說(shuō)明一個(gè)金屬層的俯視圖；圖18說(shuō)明圖16介電層的通路孔(示于下層)與圖17的金屬層(示于上層)的對(duì)準(zhǔn)；圖19說(shuō)明圖18的各層與圖11的焊接掩模層的對(duì)準(zhǔn)；圖20和圖21示出互連結(jié)構(gòu)的頂金屬裝配層的替換實(shí)施例；圖22和圖23是具有去耦電容器的互連結(jié)構(gòu)的局部橫截面圖(沿圖8B的線B-B剖切而得)，其中的去耦電容器與圖8B的互連結(jié)構(gòu)相連；圖24A、圖24B和圖24C說(shuō)明能布置在互連結(jié)構(gòu)上的各種示例性散熱器；圖25A和圖25B說(shuō)明一個(gè)包括鋁芯的互連結(jié)構(gòu)；圖26說(shuō)明一個(gè)具有鋁芯的替換互連結(jié)構(gòu)；圖27A和圖27B分別是用于具有鋁芯的互連結(jié)構(gòu)的第二替換示例性布局的俯視圖和橫截面圖(沿圖27A的C-C線剖切而得)；圖28A和圖28B分別是用于具有鋁芯的互連結(jié)構(gòu)的第三替換示例性布局的俯視圖和橫截面圖(沿圖27B的D-D線剖切而得)；圖29A是另一示例性功率IC的電原理圖；圖29B和圖29C是包括傳輸線的引線的俯視圖，其中傳輸線與圖29A的功率IC相連；圖30A是另一示例性功率IC的電原理圖；圖30B是包括傳輸線的引線的俯視圖，其中傳輸線與圖30A的功率IC相連；圖31是包括輸入側(cè)傳輸線和輸出側(cè)傳輸線的另一引線的俯視圖，所述傳輸線用于另一示例性功率IC；圖32A是另一示例性功率IC的電原理圖；圖32B是具有傳輸線的襯底的俯視圖，其中所述傳輸線與圖32A的功率IC相連；圖33是具有傳輸線和一個(gè)耦合電容器的襯底的俯視圖，其中所述耦合電容器連接在所述傳輸線中的至少兩條之間；具體實(shí)施方式
優(yōu)選實(shí)施例的下列描述實(shí)際上僅是示例性的，并無(wú)任何限制本發(fā)明及其應(yīng)用和使用之意。出于清楚的目的，在各個(gè)附圖中的相同的附圖標(biāo)記都將表示類似或相同的元件。
現(xiàn)參考圖1A，功率IC 10包括第一和第二功率晶體管12和14。雖然僅示出了第一和第二功率晶體管12和14，但也可使用另外的晶體管來(lái)實(shí)現(xiàn)該功率IC。在一個(gè)實(shí)施例中，功率IC 10被用于一個(gè)脈寬調(diào)制電路中。第一晶體管12的源極與第二晶體管14的漏極相連。電源電壓Vdd與第一晶體管12的漏極相連。例如地參考電勢(shì)Vss與第二晶體管14的源極相連。輸出電壓Vx在第一晶體管12的源極和第二晶體管14的漏極之間輸出。盡管可使用其它類型的晶體管，但此處晶體管12是NMOS晶體管，晶體管14也是NMOS晶體管。
現(xiàn)參考圖1B，另一種結(jié)構(gòu)的功率IC 20包括第一和第二功率晶體管22和24。雖然僅示出了第一和第二功率晶體管22和24，但也可使用另外的晶體管來(lái)實(shí)現(xiàn)該功率IC。第一晶體管22的漏極與第二晶體管14的漏極相連。電源電壓Vdd與第一晶體管22的源極相連。例如地參考電勢(shì)Vss與第二晶體管24的源極相連。盡管可使用其它類型的晶體管，但此處晶體管22是PMOS晶體管，晶體管24是NMOS晶體管。輸出電壓Vx在第一和第二晶體管22和24的漏極之間輸出。
現(xiàn)參考圖2，可將功率晶體管10和20連接到驅(qū)動(dòng)IC。用于功率IC 10和/或20的工藝與用于驅(qū)動(dòng)IC 30的工藝可不同。例如，功率IC 10和/或20可利用MOSFET工藝來(lái)實(shí)現(xiàn)，而驅(qū)動(dòng)IC則可采用標(biāo)準(zhǔn)IC工藝。雖然此處公開了MOSFET/標(biāo)準(zhǔn)工藝，但也可使用其它工藝?？蓪⑤敵鲂盘?hào)Vx輸出到一個(gè)或多個(gè)元件26，其可包括一個(gè)串聯(lián)電感器L和一個(gè)并聯(lián)電容器C。
現(xiàn)參考圖3，其示出一個(gè)頂金屬層130的示意性俯視圖。雖然僅示出了第一和第二晶體管的連接，但也可為用來(lái)實(shí)現(xiàn)該功率IC的另外的晶體管提供另外的連接。第一、第二和第三接觸部分130-1、130-2和130-3為橢圓形。在這個(gè)實(shí)施例中，第一接觸部分130-1與Vdd相連，第二接觸部分130-2與Vx相連，第三接觸部分130-3與Vss相連。一個(gè)第四接觸部分130-4與一控制信號(hào)例如門控信號(hào)相連?？梢越?jīng)由另外的接觸部分130-N提供另外的控制信號(hào)。絕緣材料131被布置在接觸部分130之間以電氣絕緣所述接觸部分。
現(xiàn)參考圖4A，更詳細(xì)地示出了對(duì)應(yīng)圖1A的功率IC 10的一個(gè)示例性實(shí)施例。第一晶體管12包括一個(gè)漏極72、一個(gè)源極74和一個(gè)柵極76。第二晶體管14包括一個(gè)漏極82、一個(gè)源極84和一個(gè)柵極88。雖然可使用其它類型的晶體管，但此處晶體管12和14都是NMOS晶體管。雖然僅示出了第一和第二功率晶體管12和14，但也可使用另外的晶體管來(lái)實(shí)現(xiàn)功率IC 10，如下所述。第一晶體管12的柵極76由通路孔90連接到本地互連98。本地互連98是弱本地互連例如標(biāo)準(zhǔn)導(dǎo)線。如此處所使用的，術(shù)語(yǔ)通路孔指的是最小化到一期望層的電阻所需要的足夠數(shù)量的通路孔。第二晶體管14的柵極88由通路孔94連接到本地互連98。
第一晶體管12的源極74和第二晶體管14的漏極82通過(guò)本地互連98及通路孔100和104分別連接到類平面金屬層110。如此處所使用的，術(shù)語(yǔ)類平面金屬層指的是一個(gè)強(qiáng)互連平面，而不是弱本地互連例如標(biāo)準(zhǔn)導(dǎo)線。該類平面金屬層允許電流在x和y方向流動(dòng)，而不是在一個(gè)單一方向例如x或y方向流動(dòng)，對(duì)于弱本地互連例如標(biāo)準(zhǔn)導(dǎo)線的情況就是電流在單一方向內(nèi)流動(dòng)。
在宏觀層面上而言，當(dāng)電流通過(guò)弱本地互連或標(biāo)準(zhǔn)導(dǎo)線從點(diǎn)A流動(dòng)到點(diǎn)B時(shí)，它一般在一個(gè)單一方向例如x方向內(nèi)流動(dòng)。在根據(jù)本發(fā)明的類平面金屬層連接中，當(dāng)電流通過(guò)類平面金屬層從點(diǎn)A流動(dòng)到點(diǎn)B和點(diǎn)C或者從多個(gè)點(diǎn)流動(dòng)到多個(gè)點(diǎn)時(shí)，電流在x和y兩個(gè)方向內(nèi)流動(dòng)，其中x方向垂直于y方向。所述類平面金屬層可以或不可以包括貫穿其中的被絕緣通路孔和/或與其連接的通路孔。所述類平面金屬層也可具有規(guī)則地、隨機(jī)地或以任何其它方式分布在其中的孔。所述類平面金屬層可為均勻形狀，例如但不限于矩形或正方形或者不均勻或不規(guī)則形狀。
第一晶體管12的漏極72通過(guò)本地互連98和通路孔114連接到類平面金屬層124的第二類平面部分124-2。源極84通過(guò)本地互連98和通路孔120連接到類平面金屬層124的第一類平面部分124-1。類平面金屬層124的第一和第二類平面部分124-1和124-2彼此間電氣絕緣。
頂金屬層130優(yōu)選厚于類平面金屬層98、110和124。正如能夠意識(shí)到的，一個(gè)或多個(gè)絕緣層134例如在金屬層110、124和130之間提供電氣絕緣以使層110、124和130電氣絕緣。頂金屬層130定義了彼此間電氣絕緣的接觸部分130-1、130-2、130-3、130-4、……、130-N。第一接觸部分130-1由通路孔140連接到類平面金屬層124的第二類平面部分124-2。第二接觸部分130-2由通路孔144連接到類平面金屬層110。第三接觸部分130-3由通路孔150連接到類平面金屬層124的第一類平面部分124-1。第四接觸部分130-4由通路孔160連接到金屬互連98。類平面金屬層110和124提供了強(qiáng)平面互連，而互連98提供了弱/本地互連。
如技術(shù)人員所能意識(shí)到的，對(duì)應(yīng)于圖1B的功率IC 20具有與圖4A所示布局有些類似的布局。現(xiàn)參考圖4B，晶體管22包括一個(gè)柵極162、一個(gè)源極163和一個(gè)漏極164。晶體管24包括一個(gè)柵極166、一個(gè)漏極167和一個(gè)源極168。在一個(gè)實(shí)施中，雖然可使用其它晶體管類型，但晶體管22和24分別是PMOS和NMOS晶體管。源極163由通路孔114連接到類平面金屬層124的第二類平面部分124-2。漏極164和167由通路孔100和104分別連接到類平面金屬層110。源極168由通路孔120連接到類平面金屬層124的第一類平面部分124-1。
雖然共享了圖4A和圖4B中的類平面金屬層124，但技術(shù)人員更愿意共享類平面金屬層110而不是類平面金屬層124。此外，雖然在圖4A中所示的第一晶體管12的源極74與第二晶體管的漏極82(以及圖4B中的漏極164和167)相連，存在可具有分離連接的其它實(shí)施方式?？墒褂煤附忧蚝秃附友谀?、粘合劑例如各向異性的粘合劑和/或任何其它合適的連接方法將該功率IC連接到其它電路。用于Vss、Vdd和/或Vx的全局金屬平面的使用提供了到該功率IC的最低阻抗連接，其減少了功耗。
現(xiàn)參考圖4C，附加的類平面金屬層171被用于對(duì)應(yīng)圖1A和圖4A的布局。雖然僅示出了第一和第二功率晶體管，但通常也可使用另外的晶體管來(lái)實(shí)現(xiàn)該功率IC。不再共享類平面金屬層124，第一接觸部分130-1由通路孔172連接到類平面金屬層171。通路孔140將漏極72連接到類平面金屬層171。源極74和漏極分別由通路孔100和104連接到類平面金屬層110。技術(shù)人員會(huì)意識(shí)到也可向?qū)?yīng)圖1B和圖4B的布局添加另外的層。
現(xiàn)參考圖5A，示出的第一功率晶體管12包括多個(gè)晶體管180-1、180-2、……、和180-M，其中每個(gè)晶體管都有源極S和漏極D。示出的第二功率晶體管14包括多個(gè)晶體管182-1、182-2、……、和182-P，其中每個(gè)晶體管都有源極S和漏極D。類平面金屬層110和124提供強(qiáng)平面互連，而互連98提供弱本地互連例如標(biāo)準(zhǔn)導(dǎo)線。在圖5A所示的實(shí)施方式中，盡管可使用其它類型的晶體管，但晶體管12和14都是NMOS晶體管。
第一功率晶體管12的源極S和第二功率晶體管14的漏極D由本地互連98連接到類平面金屬層110。第一功率晶體管12的漏極D與類平面金屬層124的第二類平面部分124-2相連。第二功率晶體管14的源極S與類平面金屬層124的第一類平面部分124-1相連。第一和第二類平面部分124-1和124-2電氣絕緣。
頂類平面金屬層130的第一接觸部分130-1與第二類平面部分124-2相連。頂類平面金屬層130的第二接觸部分130-2與類平面金屬層110相連。頂類平面金屬層130的第三接觸部分130-3與第一類平面部分124-1相連。類平面部分124-1和124-2分別優(yōu)選覆蓋底層晶體管14和12的大約80％～100％。類平面金屬層110覆蓋底層晶體管12和14的大約80％～100％。
現(xiàn)參考圖5B，示出的第一功率晶體管22包括多個(gè)晶體管186-1、186-2、……、和186-Q，其中每個(gè)晶體管都有源極S和漏極D。示出的第二功率晶體管24包括多個(gè)晶體管188-1、188-2、……、和182-R，每個(gè)均具有源極S和漏極D。在圖5B所示的實(shí)施方式中，盡管可使用其它類型的晶體管，但第一功率晶體管22是PMOS晶體管，第二功率晶體管24是NMOS晶體管。第一功率晶體管22的漏極D和第二功率晶體管24的漏極D與類平面金屬層124相連。第一功率晶體管22的源極S與類平面金屬層110的第二類平面部分110-2相連。第二功率晶體管24的源極S與類平面金屬層110的第一類平面部分110-1相連。第一和第二類平面部分110-1和110-2電氣絕緣。
頂類平面金屬層130的第一接觸部分130-1與類平面金屬層110的第二類平面部分110-2相連。頂類平面金屬層130的第二接觸部分130-2與類平面金屬層124相連。頂類平面金屬層130的第三接觸部分130-3與類平面金屬層110的第一類平面部分110-1相連。
現(xiàn)參考圖6A，其示出頂金屬層130的優(yōu)選實(shí)施例的俯視圖。布置在頂類平面金屬層130中的第一接觸部分200包括，自基座部分204中伸出的多個(gè)翼狀物202。在一個(gè)實(shí)施方式中，第一接觸部分200與Vss或Vdd相連，翼狀物202自基座部分204中在垂直方向延伸。布置在頂類平面金屬層130中的第二接觸部分210還包括，從基座部分214中伸出的多個(gè)翼狀物212。在一個(gè)實(shí)施方式中，第二接觸部分210與Vdd或Vss相連，翼狀物212自基座部分214在垂直方向延伸。
一個(gè)或多個(gè)第三接觸部分220位于第一接觸部分200的翼狀物202和第二接觸部分210的翼狀物212之間。在一個(gè)實(shí)施方式中，第三接觸部分220與Vx相連，第三接觸部分220為具有圓角的大致矩形。翼狀物202和212減少連接阻抗，提高散熱效果(heat dissipation)。附加接觸部分230提供到控制信號(hào)的連接，例如提供到一個(gè)或多個(gè)門控信號(hào)的連接。第一、第二和第三接觸部分基本上覆蓋了底層晶體管區(qū)域。如此處所使用的基本上覆蓋1/3意味著第一、第二和第三接觸部分中的每個(gè)均覆蓋底層區(qū)域減去所述接觸部分之間間隔的1/3。在一個(gè)實(shí)施例中，第一、第二和第三接觸部分每個(gè)都覆蓋底層區(qū)域減去所述接觸部分之間的區(qū)域的大約1/3。
在一個(gè)優(yōu)選實(shí)施例中，該IC的長(zhǎng)寬比大于或等于約2∶1。在一個(gè)優(yōu)選實(shí)施例中，使用了多個(gè)指狀物。在該示例性實(shí)施方式中，使用了4個(gè)指狀物。優(yōu)選最小化指狀物之間的間距以降低電阻。所述IC的長(zhǎng)度一般比寬度長(zhǎng)，以增加可使用的指狀物的數(shù)量。數(shù)量增加了的較狹窄的指狀物的組合降低連接電阻，提高散熱效果。將晶體管的各個(gè)端連接到互連結(jié)構(gòu)的全局類平面金屬層進(jìn)一步降低了連接電阻。
現(xiàn)參考圖6B，其相對(duì)于底層晶體管12和14示出了頂類平面金屬層130的布局。將頂類平面金屬層130的大約1/3的區(qū)域分配給每個(gè)Vx、Vss和Vdd。Vx、Vss和Vdd以一種交錯(cuò)方式布置，如上面結(jié)合圖6A所述的。
現(xiàn)參考圖6C，其示出用于頂金屬層的替換布局。將頂類平面金屬層130的大約1/3的區(qū)域以一種如上所述的非交錯(cuò)方式分配給每個(gè)Vx、Vss和Vdd。這種實(shí)施方式適于較小功率的晶體管應(yīng)用。
現(xiàn)參考圖6D，其示出用于一個(gè)具有附加晶體管的功率IC的頂類平面金屬層。如圖6D所示，將頂類平面金屬層130的大約1/3的區(qū)域以一種非交錯(cuò)方式分配給每個(gè)Vx、Vss和Vdd。當(dāng)Vss和Vdd連接被置于功率IC的一側(cè)，而Vx連接被置于功率IC的相反一側(cè)時(shí)，圖6D所示的布局是特別適合的。雖然結(jié)合晶體管12和14描述了圖6A～圖6D，但也可使用晶體管22、24和/或其它類型的晶體管。
現(xiàn)參考圖7，更詳細(xì)地示出第一示例性互連結(jié)構(gòu)236?？墒褂没ミB結(jié)構(gòu)236來(lái)將一個(gè)集成電路連接到另一個(gè)集成電路和/或連接外部元件，例如輸出電路、電容器、散熱器、電感器、和/或其它外部元件和/或結(jié)構(gòu)。例如，在圖2中可使用互連結(jié)構(gòu)236來(lái)將功率IC連接到驅(qū)動(dòng)IC。
互連結(jié)構(gòu)236包括一個(gè)具有第二金屬層的介電層和/或布置在其上一側(cè)的跡線242。第一或裝配金屬層250被構(gòu)建于介電層244的相反或外部側(cè)。通路孔246-1、246-2、……、246-N(共同記為246)貫穿介電層244。焊接掩模252被布置在第二金屬層242之上。有選擇地使用焊接球254將第一和/或第二金屬層250和/或242部分連接到其它電氣設(shè)備，如下面將描述的。
現(xiàn)參考圖8A，其示出金屬裝配層250的一個(gè)示例性實(shí)施例。金屬裝配層250包括第一類平面接觸部分260，其包括從一基座部分264中凸出的翼狀物262。翼狀物262的形狀和尺寸使其可與布置在功率IC 54的金屬層130上的翼狀物202和/或212對(duì)準(zhǔn)。金屬裝配層250包括第二類平面接觸部分270，其包括從一基座部分274中凸出的翼狀物272。翼狀物272的形狀和尺寸還使其可與布置在功率IC 54的金屬層130上的翼狀物202和/或212對(duì)準(zhǔn)。
金屬裝配層250包括一個(gè)或多個(gè)第三類平面接觸部分280，其位于第一類平面接觸部分260的翼狀物262和第二類平面接觸部分270的翼狀物272之間。第三類平面接觸部分280的形狀和尺寸使其可與布置在功率IC 54的金屬層130上的第三類平面接觸部分220對(duì)準(zhǔn)。
金屬裝配層250還包括一個(gè)或多個(gè)附加接觸部分284，其提供控制信號(hào)互連。附加接觸部分284中的一個(gè)或多個(gè)可與門控信號(hào)相連。在一個(gè)示例性實(shí)施方式中，通過(guò)將導(dǎo)電材料例如銅電鍍到介電層上布置裝配層250。技術(shù)人員會(huì)意識(shí)到可使用其它的材料和方法。在一個(gè)實(shí)施例中，裝配層250的最小厚度約為15μm，平均厚度約為18μm，盡管也可采用其它厚度。
現(xiàn)參考圖8B，相對(duì)于功率IC的頂金屬層130示出互連結(jié)構(gòu)236的金屬裝配層250。如所能意識(shí)到的，這兩個(gè)結(jié)構(gòu)彼此基本對(duì)準(zhǔn)并重疊。然而，金屬裝配層250可延伸超出該功率IC的頂金屬層130，以降低電阻，提高散熱效果。
現(xiàn)參考圖9，其更詳細(xì)地示出介電層252。介電層252包括一組通路孔304，其與第一部分260的主體264對(duì)準(zhǔn)。介電層252包括一組通路孔308，其與第二類平面接觸部分270的基座部分264對(duì)準(zhǔn)。介電層252還包括一組通路孔306，其與第三類平面接觸部分280對(duì)準(zhǔn)。在一個(gè)示例性實(shí)施例中，這組通路孔306按行排列，第三類平面接觸部分280包括通路孔306中的一行。提供附加通路孔310-1、310-2、……、310-8，并將其與布置在金屬裝配層250中的附加部分284-1、284-2、……、284-8對(duì)準(zhǔn)。在一個(gè)示例性實(shí)施方式中，核心介電層252中的通路孔是57μm的固體銅通路孔。
現(xiàn)參考圖10，其更詳細(xì)地示出金屬層242的一個(gè)示例性實(shí)施方式。金屬層242包括第一類平面導(dǎo)電部分320，其與通路孔組308電氣接觸。金屬層254包括第二類平面導(dǎo)電部分324，其與通路孔組304電氣接觸。金屬層254包括第三類平面導(dǎo)電部分326，其與通路孔組306電氣接觸。金屬層254包括附加類平面導(dǎo)電部分330-1、330-2、330-3、……、330-8，其與通路孔310-1、310-2、310-3、……、310-8電氣接觸。在一個(gè)優(yōu)選實(shí)施例中，附加類平面導(dǎo)電部分330是大致梨形的，盡管也可使用其它形狀。如此處所使用的，術(shù)語(yǔ)“大致”的意思是近似地，可包括使拐角成圓形以及根據(jù)該形狀的其它變化。圖10的類平面導(dǎo)電部分彼此間電氣絕緣。
現(xiàn)參考圖11，介電層形成焊接掩模252，并包括接收焊接球的開口340-1、340-2、……、和340-16，其中所述焊接球被用來(lái)將互連結(jié)構(gòu)236固定到其它電氣設(shè)備上。在一個(gè)示例性實(shí)施方式中，所述開口具有1.0mm的球間距，盡管可使用其它球間距。
現(xiàn)參考圖12，其示出相對(duì)于圖9的介電層244的金屬裝配層250的對(duì)準(zhǔn)、圖10的金屬層242和圖11的焊接掩模252。
現(xiàn)參考圖13，互連結(jié)構(gòu)236可被設(shè)計(jì)有附加金屬和介電層，以提供結(jié)構(gòu)支撐和/或防止因熱膨脹和收縮引起的翹曲。圖13中的互連結(jié)構(gòu)包括結(jié)合圖7～圖12示出和描述的各層，然而，在第二金屬層242和焊接掩模252之間提供有附加層。
互連結(jié)構(gòu)236包括一個(gè)具有鍍通孔(PTH)350的襯底348，所述鍍通孔提供從金屬層242到金屬層370的連接。金屬層370被布置在襯底348的相反側(cè)上。介電層374被布置在金屬層370的附近，并包括通路孔375，其提供從金屬層370到金屬層376的連接。金屬層376被布置在介電層374的相反側(cè)上。在一個(gè)實(shí)施方式中，金屬層370具有一個(gè)類似于圖10所示金屬層242的結(jié)構(gòu)。焊接掩模層252被布置在金屬層376的相反側(cè)。在焊接掩模層252中的開口378允許焊接球254提供到其它電氣設(shè)備的連接。
金屬層250、242、370和376優(yōu)選用銅、鋁或任何其它合適的導(dǎo)電材料制成。金屬層354和/或350可以是在襯底348上蝕刻成的和/或以其它方式形成的跡線。金屬層250和376可以是通過(guò)電鍍形成的裝配層。
現(xiàn)參考圖14和圖15，在一個(gè)示例性實(shí)施方式中，襯底348包括第一組PTH 350，其與圖10中的第一類平面導(dǎo)電部分320電氣連接并對(duì)準(zhǔn)。第二組PTH 354與圖10中的第二類平面導(dǎo)電部分324電氣連接并對(duì)準(zhǔn)。第三組PTH 356與圖10中的第三類平面導(dǎo)電部分326電氣連接并對(duì)準(zhǔn)。襯底348進(jìn)一步包括其它的PTH 360-1、360-2、……、和360-8，它們與附加類平面導(dǎo)電部分330-1、330-2、……、330-8電氣連接并對(duì)準(zhǔn)。在一個(gè)優(yōu)選實(shí)施例中，PTH的直徑為200μm，并具有最小15μm、平均18μm的鍍壁厚度。在圖15中，示出襯底348(在下層)相對(duì)于金屬層242(在上層)對(duì)準(zhǔn)。
現(xiàn)參考圖16，其示出介電層374(在上層)和金屬層370(在下層)的對(duì)準(zhǔn)和定向。該對(duì)準(zhǔn)和定向類似于圖12所示的介電層244和金屬層242。由于介電層244和374類似，因此使用了后接“′”的相同的附圖標(biāo)記。對(duì)于金屬層242和370也使用了類似的方法。
現(xiàn)參考圖17，示于下層的金屬層376被更詳細(xì)的示出，并包括第一、第二和第三類平面導(dǎo)電部分400、404和406。在一個(gè)有優(yōu)選實(shí)施例中，類平面導(dǎo)電部分400、404和406的形狀為大致矩形，盡管也可使用其它形狀。還提供了附加類平面導(dǎo)電部分410-1、410-2、410-3、……、410-8。附加導(dǎo)電部分410-1、410-2、410-3、……、410-8具有一個(gè)大致梨形的橫截面，盡管也可使用其它形狀。
現(xiàn)參考圖18，相對(duì)于金屬層376(在下層)的類平面部分示出介電層374(在上層)的通路孔304′、306′、308′和310-1′、310-2′、……、310-8′的對(duì)準(zhǔn)和互連。優(yōu)選地，導(dǎo)電部分的最小厚度為15μm，平均厚度為18μm。
通路孔308′連接金屬層370的第一部分320′和金屬層376的類平面導(dǎo)電部分404。通路孔304′連接金屬層370的第二部分324′和金屬層376的類平面導(dǎo)電部分404。通路孔306′連接金屬裝配層370的第三部分326′和金屬層376的類平面導(dǎo)電部分402。附加通路孔310-1′、310-2′、……、310-8′連接金屬層370的附加部分330-1′、330-2′、……、330-8′和金屬層376的附加部分410。
現(xiàn)參照?qǐng)D19，焊接掩模層252被示于金屬層376和介電層374的上層。相對(duì)于金屬層376的類平面部分示出開口340-1′、340-2′、……、340-16′的對(duì)準(zhǔn)。
現(xiàn)參照?qǐng)D20和圖21，它們示出用于頂金屬裝配層250的附加布局。從圖20和圖21中可看出，該功率IC的頂金屬層與頂金屬裝配層對(duì)準(zhǔn)。該功率IC的頂金屬層可是頂金屬裝配層的鏡像?；蛘?，該功率IC的頂金屬層可部分地對(duì)準(zhǔn)頂金屬裝配層，如圖20和圖21中的虛線所示。頂金屬裝配層可延伸超出該功率IC的對(duì)準(zhǔn)的頂金屬層，以降低電阻，提高熱耗散。
在圖20中，Vdd與第一外部接觸部分412相連，其為大致“C”形結(jié)構(gòu)。Vss與第二外部接觸部分414相連，其也為大致“C”形結(jié)構(gòu)。一個(gè)中間接觸部分418位于第一和第二外部接觸部分412和414之間?？裳匮b配層250的一個(gè)或多個(gè)側(cè)或端和/或在接觸部分412和414之間布置一個(gè)或多個(gè)附加接觸部分419以接收控制信號(hào)，例如門控信號(hào)。
現(xiàn)參照?qǐng)D21，其示出用于頂金屬裝配層250的另一布局。Vdd與第一外部接觸部分422相連，其為大致矩形結(jié)構(gòu)。Vss與第二外部接觸部分424相連，其為大致矩形結(jié)構(gòu)。一個(gè)中間接觸部分428位于第一和第二外部接觸部分422和424之間。可沿裝配層420的一個(gè)或多個(gè)側(cè)或端布置一個(gè)或多個(gè)附加部分430以接收控制信號(hào)，例如門控信號(hào)。
現(xiàn)參照?qǐng)D22，除了IC 444之外，去耦電容器440可被固定到Vdd和Vss之間的互連結(jié)構(gòu)236上，IC 444被裝于互連結(jié)構(gòu)236的金屬裝配層250上。去耦電容器440包括第一和第二導(dǎo)電板450和452，其由絕緣材料456隔開。板450和452分別由導(dǎo)電臂460和462連接到互連結(jié)構(gòu)236。在一個(gè)實(shí)施例中，將導(dǎo)電臂460和462連接到Vdd和Vss。臂460和462的末端與互連結(jié)構(gòu)236的裝配層250相連。由于裝配層250相對(duì)較薄，因此其阻抗相對(duì)較高。在一個(gè)實(shí)施例中，臂460和462具有大致“L”形結(jié)構(gòu)。
現(xiàn)參考圖23，IC 472通過(guò)焊接球474連接到互連結(jié)構(gòu)236的裝配層250。在裝配層250上形成附加金屬層480-1和480-2或棒以借此提高強(qiáng)度，降低阻抗。在一個(gè)優(yōu)選的實(shí)施例中，金屬層480由銅制成。短路寄生電阻482-1和482-2將電容器484連接到互連結(jié)構(gòu)236。
現(xiàn)參考圖24A、24B和24C，同樣可將一個(gè)或多個(gè)散熱器布置在互連結(jié)構(gòu)236的金屬裝配層250中散熱。將集成電路(IC)501以例如粘合劑、焊接球網(wǎng)格陣列等任何合適的方式連接到互連結(jié)構(gòu)236，所述集成電路501例如可以是上面所述的功率IC。在圖24A中，散熱器500-1和500-2包括一個(gè)具有多個(gè)向外凸出的翅片504的基座部分502。基座部分502與金屬裝配層250相連。翅片504提供了一個(gè)增大的表面區(qū)域以與環(huán)境空氣進(jìn)行熱交換，其將熱散發(fā)掉。在一個(gè)替換實(shí)施例中，散熱器502并不包括翅片504。
在圖24B中，IC 501的一個(gè)表面與互連結(jié)構(gòu)236相連，而一個(gè)相反表面通過(guò)一個(gè)焊接球網(wǎng)格陣列509連接到散熱器帶(heat sink strap)510的一端。例如使用焊接球，也可將散熱器帶509的另一端連接到互連結(jié)構(gòu)236的金屬裝配層250?？蓪⒓訌?qiáng)棒514連接到金屬裝配層接觸部分中的一個(gè)以提高剛性。
在圖24C中，使用焊接、粘合或任何常規(guī)方法將散熱器帶520的一端連接到互連結(jié)構(gòu)。加強(qiáng)棒514提供用于連接散熱器帶520的相反端的加固連接點(diǎn)。
現(xiàn)參考圖25A和25B，替換互連結(jié)構(gòu)600包括一圖案化鋁(Al)芯。從一側(cè)或兩側(cè)利用一系列的掩模步驟并暴露給疏松和/或致密的陽(yáng)極化的至少一個(gè)來(lái)圖案化該鋁芯。如果從兩側(cè)進(jìn)行了圖案化，該鋁芯的厚度優(yōu)選當(dāng)進(jìn)行兩側(cè)圖案化時(shí)，要能使整個(gè)鋁芯被完全陽(yáng)極化。
圖案化圖25A中的鋁芯以分別定義Vss、Vx、Vdd以及柵極區(qū)域604、606、608和610。然而，當(dāng)把該鋁芯用作互連結(jié)構(gòu)600時(shí)，互連結(jié)構(gòu)可能是易碎的。一個(gè)或多個(gè)反向通路孔和/或裝配層614形成于區(qū)域604、606、608和610上。在一個(gè)優(yōu)選實(shí)施例中，通路孔和/或裝配層514由電鍍?cè)阡X芯上的銅制成。
剛性加強(qiáng)材料616被置于反向通路孔614之間以提供附加結(jié)構(gòu)支撐。剛性加強(qiáng)材料616優(yōu)選為非導(dǎo)電的。在一個(gè)實(shí)施例中，該剛性加強(qiáng)材料是環(huán)氧樹脂。在反向通路孔和/或裝配層614之下，剛性加強(qiáng)材料可以終止于一個(gè)平面，該平面與通路孔和/或裝配層614平齊和/或位于通路孔和/或裝配層614之上。使用焊接球620將反向通路孔和/或裝配層614連接到一個(gè)集成電路，例如功率IC和/或驅(qū)動(dòng)電路?？蓪㈩愃平Y(jié)構(gòu)用于該互連結(jié)構(gòu)的相反側(cè)。
現(xiàn)參考圖26，替換互連結(jié)構(gòu)630包括焊盤634，其形成于區(qū)域604、606、608和610上。剛性加強(qiáng)材料616例如環(huán)氧樹脂包圍焊盤634和鋁芯的外表面以提供絕緣并提高剛性。
現(xiàn)參考圖27A和27B，它們示出具有鋁芯的互連結(jié)構(gòu)650的附加布局。為簡(jiǎn)化圖27A，省略了柵極連接和焊接球?；ミB結(jié)構(gòu)650所包括的鋁芯具有圖案化Vss、Vx和Vdd區(qū)域652、654和656。剛性加強(qiáng)材料660被置于區(qū)域652、654和656之間以提高剛性，如前面的圖所示。反向通路孔和/或裝配層614被制于鋁芯上。通路孔和/或裝配層優(yōu)選使用電鍍銅制成，盡管可使用其它方法和材料。焊接球620提供了從通路孔和/或裝配層664到集成電路例如功率IC和/或驅(qū)動(dòng)電路的連接。
現(xiàn)參考圖28A和28B，它們示出具有鋁芯的互連結(jié)構(gòu)700的附加布局?；ミB結(jié)構(gòu)700所包括的鋁芯具有圖案化Vss、Vx、Vdd和柵極區(qū)域702、704、706和708。剛性加強(qiáng)材料710被置于區(qū)域702、704和706之間以提高剛性，如前面的圖所示。反向通路孔和/或裝配層714被在鋁芯上形成。通路孔和/或裝配層優(yōu)選使用電鍍銅制成，盡管可使用其它方法和材料。焊接球620提供了從通路孔和/或裝配層714到集成電路例如功率IC和/或驅(qū)動(dòng)電路的連接。
現(xiàn)參考圖29A和29B，IC 800例如功率IC被示出并包括一對(duì)晶體管Q1和Q2。晶體管Q1和Q2包括一個(gè)控制端以及第一和第二端。在圖29B中，引線框810定義了傳輸線或平面812-1、812-2和812-3(共同記為傳輸線812)，其最小化寄生電感。在圖29B，畫剖面線區(qū)域?qū)?yīng)傳輸線或平面812與該IC的頂金屬層之間的連接。在一個(gè)實(shí)施例中，引線框810包括一種鑄?；衔铮鋵鬏斁€812和IC 800包封起來(lái)。IC 800的布局優(yōu)選類似于圖1B和4B所示的。雖然示出了具有柵極、源極S和漏極D的PMOS和NMOS晶體管，但也可使用其它類型的晶體管。
現(xiàn)參考圖30A和30B，IC 818例如功率IC被示出并包括晶體管Q1、Q2、Q3和Q4。晶體管Q1、Q2、Q3和Q4包括一個(gè)控制端以及第一和第二端。引線框820包括傳輸線或平面822-1、822-2、822-3、822-4和822-5(共同記為傳輸線822)，其與IC 818相連。傳輸線822中的一些可與IC 818并聯(lián)連接。例如，在一個(gè)實(shí)施方式中，傳輸線822-3將Vdd供應(yīng)給第一晶體管對(duì)Q1和Q2以及第二晶體管對(duì)Q3和Q4。傳輸線822-1和822-2分別接收第一晶體管對(duì)Q1和Q2以及第二晶體管對(duì)Q3和Q4的輸出。在圖30B中，畫剖面線區(qū)域?qū)?yīng)于傳輸線或平面822與IC 818的頂金屬層之間的連接。IC 818的布局類似于圖4B所示的。雖然示出了具有柵極、源極S和漏極D的PMOS和NMOS晶體管，但也可使用其它類型的晶體管。
現(xiàn)參考圖31，其示出具有附加晶體管對(duì)的用于IC例如功率IC的引線框840。沿引線框840的一側(cè)布置輸入傳輸線或平面844-I(例如對(duì)應(yīng)于輸出Vss和Vdd)。沿引線框840的相反側(cè)布置輸出傳輸線844-O(例如對(duì)應(yīng)于輸出VX1…VX4)。傳輸線或平面以及IC可以被包封在鑄?；衔?50中。畫剖面線區(qū)域?qū)?yīng)傳輸線或平面812與該IC的頂金屬層之間的連接。
在圖29～圖31中，傳輸線或平面一般位于單個(gè)平面內(nèi)?，F(xiàn)參考圖32A和32B，一個(gè)IC例如功率IC一般以900示出。IC 900包括晶體管對(duì)Q1a、Q2a、Q1b、Q2b、Q1c、Q2c、Q1d和Q2d，其中的每個(gè)晶體管均包括一個(gè)控制端以及第一和第二端。雖然示出了具有柵極、源極S和漏極D的PMOS和NMOS晶體管，但也可使用其它類型的晶體管。輸出VXa、VXb、VXc和VXd在晶體管對(duì)的連接端獲得。晶體管對(duì)的其余端與Vdd和Vss連接。
現(xiàn)參考圖32B，IC 900的頂金屬層的布局優(yōu)選類似于圖8B所示的。晶體管對(duì)彼此相鄰地布置?；ミB結(jié)構(gòu)908包括傳輸線910-1、910-2和910-3，其布置在第一層中，并分別輸送Vss、Vdd和Vss到晶體管對(duì)?；ミB結(jié)構(gòu)908進(jìn)一步包括傳輸線912-1、912-2、912-3和912-4，其布置在第二層中，并從晶體管對(duì)中分別接收輸出信號(hào)VXa、VXb、VXc和VXd。
現(xiàn)參考圖33，互連結(jié)構(gòu)950包括布置在第一和第二層中的傳輸線或平面。第二層提供到IC 951的電源和/或地連接。在圖33的一個(gè)實(shí)施方式中，第二層包括傳輸線或平面954-1和954-2。第一層包括傳輸線或平面954-3。電容器960連接于傳輸線954-1和954-2之間。通過(guò)使用用于電源和/或地的第二層，電容器960可被連接到IC 951，且連接電感低。利用PCB或利用使用了類PCB材料的裝配襯底可實(shí)現(xiàn)連接結(jié)構(gòu)950。在一個(gè)實(shí)施方式中，第一層位于IC 951和第二層之間。技術(shù)人員會(huì)意識(shí)到存在其它實(shí)現(xiàn)連接結(jié)構(gòu)的方式。
圖29～圖33中傳輸線或平面之間的間隔優(yōu)選被最小化，以降低寄生電容和提高屏蔽。例如，小于約12密耳的間隔是合適的。優(yōu)選地，使用小于8密耳的間隔。如圖29～圖31所示的引線框中的一些可被實(shí)現(xiàn)為無(wú)引線四方扁平(QFN)封裝。
根據(jù)前面的描述，本領(lǐng)域的技術(shù)人員現(xiàn)在能夠意識(shí)到可以以各種形式來(lái)實(shí)現(xiàn)本發(fā)明的思想和原理。因此，雖然結(jié)合本發(fā)明的具體示例對(duì)其進(jìn)行了描述，但本發(fā)明的實(shí)際范圍不應(yīng)被如此限制，因?yàn)閷?duì)于研究了附圖、說(shuō)明書和所附權(quán)利要求的技術(shù)人員，其它的修改都將變得明顯。
權(quán)利要求
1.一種集成電路，其包括第一、第二和第三類平面金屬層；一個(gè)第一晶體管，其具有一個(gè)第一控制端、一個(gè)與所述第二類平面金屬層連通的第一端以及一個(gè)與所述第一類平面金屬層連通的第二端；一個(gè)第二晶體管，其具有一個(gè)第二控制端、一個(gè)與所述第一類平面金屬層連通的第三端以及一個(gè)與所述第三類平面金屬層連通的第四端；以及一個(gè)第四類平面金屬層，其包括第一、第二和第三接觸部分，所述接觸部分分別連通到所述第二類平面金屬層、所述第一類平面金屬層和所述第三類平面金屬層。
2.根據(jù)權(quán)利要求1所述的集成電路，其中所述第二和第三類平面金屬層共面或者位于分離的平面內(nèi)。
3.根據(jù)權(quán)利要求1所述的集成電路，進(jìn)一步包括多個(gè)本地互連，其與所述第一晶體管的所述第一端、所述第二端和所述第一控制端以及所述第二晶體管的所述第三端、所述第四端和所述第二控制端連通。
4.根據(jù)權(quán)利要求1所述的集成電路，其中所述第一和第二晶體管是NMOS晶體管，所述第一和第二控制端是柵極，所述第一和第三端是漏極，所述第二和第四端是源極。
5.根據(jù)權(quán)利要求1所述的集成電路，其中所述第一晶體管是PMOS晶體管，所述第二晶體管是NMOS晶體管，所述第一和第二控制端是柵極，所述第一端是源極，所述第二端是漏極，所述第三端是漏極，所述第四端是源極。
6.根據(jù)權(quán)利要求1所述的集成電路，其中所述第一類平面金屬層被布置在所述第二、第三類平面金屬層與所述第一、第二晶體管之間。
7.根據(jù)權(quán)利要求1所述的集成電路，其中所述第二、第三類平面金屬層被布置在所述第一類平面金屬層與所述第一、第二晶體管之間。
8.根據(jù)權(quán)利要求1所述的集成電路，進(jìn)一步包括絕緣材料，其被布置在所述第一、第二、第三和第四類平面金屬層之間。
9.根據(jù)權(quán)利要求1所述的集成電路，其中所述第一、第二和第三接觸部分為大致矩形或橢圓形之一，并且每個(gè)接觸部分都基本上覆蓋由所述第一和第二晶體管所定義的底層區(qū)域減去所述第一、第二和第三接觸部分之間區(qū)域的大約1/3。
10.根據(jù)權(quán)利要求1所述的集成電路，其中Vdd和Vss中的一個(gè)被供應(yīng)給所述第一接觸部分，所述Vdd和Vss中的另一個(gè)被供應(yīng)給所述第三接觸部分，Vx由所述第二接觸部分輸出，其中第一對(duì)包括所述第一和第二晶體管，并進(jìn)一步包括布置在所述第一對(duì)的相反側(cè)上的所述第一和第二晶體管的第二和第三對(duì)，并且其中所述第一接觸部分將所述Vss和Vdd中的所述一個(gè)供應(yīng)給所述第二對(duì)的所述第二晶體管及所述第一對(duì)的所述第一晶體管，其中所述第三接觸部分將所述Vss和Vdd中的所述另一個(gè)供應(yīng)給所述第一對(duì)的所述第二晶體管及所述第三對(duì)的所述第一晶體管。
11.根據(jù)權(quán)利要求1所述的集成電路，其中所述第一和第三接觸部分具有一個(gè)基座部分以及從所述基座部分中伸出的翼狀物，并且其中所述第二接觸部分被容納在所述第一和第三接觸部分的所述翼狀物之間，其中所述第一、第二和第三接觸部分每個(gè)都基本覆蓋由所述第一和第二晶體管所定義的底層區(qū)域減去所述第一、第二和第三接觸部分之間區(qū)域的大約1/3。
12.根據(jù)權(quán)利要求1所述的集成電路，其中第一對(duì)包括所述第一和第二晶體管，并且進(jìn)一步包括以大致正方形的布置形式布置的第二、第三和第四晶體管對(duì)，其中所述第二、第三和第四晶體管對(duì)中的每個(gè)包括一個(gè)第三晶體管，其具有一個(gè)第三控制端、一個(gè)與所述第二類平面金屬層連通的第五端以及一個(gè)與所述第一類平面金屬層連通的第六端；一個(gè)第四晶體管，其具有一個(gè)第四控制端、一個(gè)與所述第一類平面金屬層連通的第七端以及一個(gè)與所述第三類平面金屬層連通的第八端，其中所述第四金屬層進(jìn)一步包括第四、第五、第六和第七接觸部分，其中所述第一和第四接觸部分具有一個(gè)基座部分以及從所述基座部分中伸出的翼狀物，其中所述第三接觸部分具有一個(gè)基座部分以及從所述基座部分的相反側(cè)中伸出的翼狀物，并且其中所述第二和第六接觸部分被容納在所述第一和第三接觸部分的所述翼狀物之間，并且所述第五和第七接觸部分被容納在所述第三和第四接觸部分的翼狀物之間。
13.根據(jù)權(quán)利要求12所述的集成電路，其中所述第一接觸部分將Vss和Vdd中的一個(gè)供應(yīng)給所述第一和第三晶體管對(duì)，其中所述第二接觸部分從所述第一晶體管對(duì)中接收Vx，所述第三接觸部分將所述Vss和Vdd中的另一個(gè)供應(yīng)給所述第一、第二、第三和第四晶體管對(duì)，所述第四接觸部分將所述Vss和Vdd中的所述一個(gè)供應(yīng)給所述第二和第四晶體管對(duì)，并且所述第五、第六和第七接觸部分分別從所述第二、第三和第四晶體管對(duì)中接收Vx。
14.根據(jù)權(quán)利要求13所述的集成電路，進(jìn)一步包括一個(gè)襯底，其具有布置在其上第一側(cè)的并與所述第一、第二、第三、第四、第五、第六和第七接觸部分連通的第一、第二、第三、第四、第五、第六和第七傳輸線；布置在所述襯底相反側(cè)的第八、第九、第三、第十和第十一傳輸線；以及所述襯底中的通路孔，其將所述第二、第五、第六和第七傳輸線連接到所述第八、第九、第十和第十一傳輸線。
15.根據(jù)權(quán)利要求1所述的集成電路，其中所述第一和第三接觸部分為大致“C”形，并且其中所述第二接觸部分被布置在所述第一和第三接觸部分之間。
16.根據(jù)權(quán)利要求1所述的集成電路，其中所述第二接觸部分為大致“H”形，并且其中所述第一和第二接觸部分為大致矩形。
17.根據(jù)權(quán)利要求1所述的集成電路，其中所述集成電路的長(zhǎng)寬比至少為2∶1。
18.根據(jù)權(quán)利要求1所述的集成電路，其中所述集成電路實(shí)現(xiàn)了一個(gè)功率IC，所述第一接觸部分將第一電勢(shì)供應(yīng)給所述功率IC，所述第三接觸部分將第二電勢(shì)供應(yīng)給所述功率IC，所述第二接觸部分接收所述功率IC的輸出電壓，其中所述第一接觸部分將Vss供應(yīng)給所述第一和第二晶體管，所述第二接觸部分從所述第一和第二晶體管接收Vx，所述第三接觸部分將Vdd供應(yīng)給第一和第二晶體管供應(yīng)。
19.根據(jù)權(quán)利要求1所述的集成電路，進(jìn)一步包括一個(gè)附加接觸部分，其被布置在所述第四類平面金屬層；以及本地互連，其將所述附加接觸部分與所述晶體管的所述第一和第二控制端中的至少一個(gè)相連。
20.一種包括權(quán)利要求1所述的集成電路的系統(tǒng)，其進(jìn)一步包括一個(gè)引線框，所述引線框包括分別與所述第一、第二和第三接觸部分連通的第一、第二和第三傳輸線。
21.一種包括權(quán)利要求1所述的集成電路的系統(tǒng)，其進(jìn)一步包括一個(gè)第一傳輸線，其與所述第一接觸部分連通；一個(gè)第二傳輸線，其與所述第二接觸部分連通；一個(gè)第三傳輸線，其與所述第三接觸部分連通。
22.根據(jù)權(quán)利要求21所述的系統(tǒng)，其中所述第一傳輸線與Vss相連，所述第二傳輸線與Vx相連，所述第三傳輸線與Vdd相連，并且其中所述第一、第二和第三傳輸線從所述集成電路的一側(cè)伸出。
23.根據(jù)權(quán)利要求21所述的系統(tǒng)，其中所述第一傳輸線與Vss相連，所述第二傳輸線與Vx相連，所述第三傳輸線與Vdd相連，其中所述第一和第三傳輸線從所述集成電路的一側(cè)伸出，并且其中所述第二傳輸線從所述集成電路的相反側(cè)伸出。
24.根據(jù)權(quán)利要求21所述的系統(tǒng)，其進(jìn)一步包括一個(gè)電容，其一端與所述第二傳輸線連通，相反一端與所述第三傳輸線連通，其中所述第二傳輸線供應(yīng)第一電勢(shì)，所述第三傳輸線供應(yīng)第二電勢(shì)。
25.根據(jù)權(quán)利要求21所述的系統(tǒng)，其中所述第一傳輸線位于一個(gè)第一層，所述第二和第三傳輸線位于一個(gè)第二層。
26.根據(jù)權(quán)利要求21所述的系統(tǒng)，其中所述第一、第二和第三傳輸線被布置在一個(gè)襯底上。
27.根據(jù)權(quán)利要求1所述的集成電路，其包括一個(gè)第三晶體管，其具有一個(gè)第三控制端、一個(gè)與所述第二類平面金屬層連通的第五端以及一個(gè)與所述第一類平面金屬層連通的第六端；一個(gè)第四晶體管，其具有一個(gè)第四控制端、一個(gè)與所述第一類平面金屬層連通的第七端以及一個(gè)與所述第三類平面金屬層連通的第八端，其中所述第四類平面金屬層包括分別與所述第一類平面金屬層和所述第二類平面金屬層連通的第四和第五接觸部分。
28.根據(jù)權(quán)利要求27所述的集成電路，其中所述第一接觸部分將Vss和Vdd中的一個(gè)提供給所述第一和第二晶體管，所述第二接觸部分從所述第一和第二晶體管中接收Vx，所述第三接觸部分將所述Vss和Vdd中的另一個(gè)提供給所述第一、第二、第三和第四晶體管，所述第四接觸部分從所述第三和第四晶體管中接收Vx，所述第五接觸部分將所述Vss和Vdd中的所述一個(gè)提供給所述第三和第四晶體管。
29.根據(jù)權(quán)利要求27所述的集成電路，其進(jìn)一步包括一個(gè)第一傳輸線，其與所述第一接觸部分連通；一個(gè)第二傳輸線，其與所述第二接觸部分連通；一個(gè)第三傳輸線，其與所述第三接觸部分連通；一個(gè)第四傳輸線，其與所述第四接觸部分連通；一個(gè)第五傳輸線，其與所述第五接觸部分連通。
30.根據(jù)權(quán)利要求29所述的集成電路，其中所述第一、第三和第五傳輸線被布置在所述集成電路的一側(cè)，所述第二和第四傳輸線被布置在所述集成電路的相反側(cè)，并且其中由所述第一、第三和第五傳輸線所定義的第一間距是由所述第一、第二、第三和第四晶體管所定義的第二間距的兩倍。
31.根據(jù)權(quán)利要求29所述的集成電路，其進(jìn)一步包括附加晶體管對(duì)，其被布置在所述第一、第二、第三和第四晶體管的附近，總計(jì)n個(gè)晶體管；所述第四金屬層中的附加接觸部分，總計(jì)m個(gè)接觸部分，其中m＝n+1；以及與所述附加接觸部分相連的附加傳輸線，總計(jì)m個(gè)傳輸線。
32.根據(jù)權(quán)利要求1所述的集成電路，其中所述第一、第二和第三類平面金屬層中的每個(gè)都覆蓋了所述底層的第一和第二晶體管兩者的大約80％以上。
33.根據(jù)權(quán)利要求1所述的集成電路，其中所述第一類平面金屬層覆蓋了所述底層的第一和第二晶體管兩者的大約80％以上，并且其中所述第二和第三類平面金屬層分別覆蓋了所述第一和第二晶體管的大約80％以上。
34.根據(jù)權(quán)利要求1所述的集成電路，其中所述第一、第二和第三類平面金屬層允許電流在x和y兩個(gè)方向內(nèi)流動(dòng)，其中所述x方向垂直于所述y方向。
全文摘要
根據(jù)本發(fā)明的一種集成電路包括第一、第二和第三類平面金屬層。一個(gè)第一晶體管具有一個(gè)第一控制端以及第一和第二端。所述第二端與所述第一類平面金屬層連通。所述第一端與所述第二類平面金屬層連通。一個(gè)第二晶體管具有一個(gè)第二控制端以及第三和第四端。所述第三端與所述第一類平面金屬層連通。所述第四端與所述第三類平面金屬層連通。一個(gè)第四類平面金屬層包括第一、第二和第三接觸部分，所述接觸部分之間彼此電氣絕緣并被分別連接到所述第二類平面金屬層、所述第一類平面金屬層和所述第三類平面金屬層。
文檔編號(hào)H01L23/482GK1649141SQ200510002030
公開日2005年8月3日 申請(qǐng)日期2005年1月12日 優(yōu)先權(quán)日2004年1月26日
發(fā)明者S·蘇塔迪亞 申請(qǐng)人:馬維爾國(guó)際貿(mào)易有限公司