專利名稱：形成電感器的方法以及半導體結構的制作方法
技術領域：
本發(fā)明涉及集成電路領域；更具體地說，它涉及高品質(zhì)(Q)因子電感器結構，制造高Q因子電感器結構的方法以及將高Q因子電感器結構集成到集成電路制造工藝中的方法。
背景技術：
在用于射頻RF應用的許多集成電路中使用電感器。電感器一般由集成電路芯片的表面上或接近表面的較厚金屬制成。隨著集成電路工作的RF頻率增加，功耗增加，除非電感器的Q因子也增加。電感器的Q因子定義為Q＝Es/El，其中Es是電感器的電抗部分中存儲的能量，以及El是電感器的電抗部分中損失的能量。電感器的Q值還可以表示為Q＝W0L/R，其中W0是諧振頻率，L是電感值以及R是電感器的電阻。第二等式的重要性是Q隨R減小而增加。
使用高導電性金屬、寬金屬線或厚金屬線制造電感器可以減小電感器中的電阻。但是，使用寬金屬線電感器可能消耗大量的集成電路芯片表面，以及用于布置電感器的集成電路的合適面積通常非常有限。特別當使用高導電性金屬并隨后將高導電性、厚金屬電感器集成到集成電路的中間連接層時，厚金屬電感器的制造是有問題的。因此，需要由高導電金屬形成的高Q因子、厚金屬電感器，以及與用于形成集成電路芯片的電感器的中間連接層制造技術相兼容的方法和集成方案。

發(fā)明內(nèi)容
本發(fā)明的第一方面是形成電感器的方法，依次包括(a)提供半導體襯底；(b)在襯底的上表面上形成介質(zhì)層；(c)在介質(zhì)層中形成下溝槽；(d)在介質(zhì)層的上表面形成抗蝕劑層；(e)在抗蝕劑層中形成上溝槽，上溝槽與下溝槽對準，上溝槽的底部開口到下溝槽；以及(f)用導體完全填充下溝槽并至少部分地填充上溝槽，以形成電感器。
本發(fā)明的第二方面是形成電感器的方法，依次包括(a)提供半導體襯底；(b)在襯底的上表面上形成介質(zhì)層；(c)在介質(zhì)層中形成下溝槽；(d)在溝槽中和介質(zhì)層的上表面上形成保形導電襯里；(e)在導電襯里上形成保形Cu籽晶層；(f)在襯底上形成抗蝕劑層；(g)在抗蝕劑層中形成上溝槽，上溝槽與下溝槽對準，上溝槽的底部開口到下溝槽；(h)電鍍銅以完全填充下溝槽并至少部分地填充上溝槽，以形成電感器；(i)除去抗蝕劑層；(j)在所有暴露Cu表面上有選擇地形成導電鈍化層；以及(k)從覆蓋介質(zhì)層表面的導電襯里的區(qū)域有選擇地除去Cu籽晶層，并從介質(zhì)層的表面除去導電襯里。
本發(fā)明的第三方面是一種半導體結構，包括具有上表面、下表面和側壁的電感器，電感器的下部延伸固定距離進入半導體襯底上形成的介質(zhì)層，且上部在介質(zhì)層上延伸；以及電接觸電感器的裝置。


在所附的權利要求書中闡述了本發(fā)明的特征。但是通過參考說明性實施例的詳細描述同時結合附圖閱讀時將更透徹地理解發(fā)明本身，其中圖1是根據(jù)本發(fā)明的第一實施例的電感器和接觸焊盤的俯視圖；圖2是根據(jù)本發(fā)明的第二實施例的電感器和接觸焊盤的俯視圖；圖3是根據(jù)本發(fā)明的第三實施例的電感器和接觸焊盤的俯視圖；圖4A至4F示出了本發(fā)明的第一、第二和第三實施例所共有的制造步驟的部分剖面圖；圖5A至5F示出了本發(fā)明的第一和第二實施例所共有的圖4A至4F所示步驟之后的制造步驟的部分剖面圖；圖5G示出了用于本發(fā)明的第二實施例，在圖5A至5F所示步驟之后的制造步驟的部分剖面圖；以及圖6A至6G示出了用于本發(fā)明的第三實施例，在圖4A至4F所示步驟之后的制造步驟的部分剖面圖。
具體實施例方式
圖1是根據(jù)本發(fā)明的第一實施例的電感器和接觸焊盤的俯視圖。在圖1中，集成電路芯片100A包括具有整體過孔(integral via)110A和110B的電感器105，整體過孔110A和110B用于互連到集成電路芯片內(nèi)的布線級(未示出)。盡管電感器105圖示為螺旋形電感器，但是本發(fā)明也可應用其它形狀的電感器。集成電路芯片100A還包括用于互連到集成電路芯片內(nèi)的布線級(未示出)的過孔120底部中的I/O接線端焊盤115，以及在I/O接線端焊盤115的頂部形成并覆蓋過孔120的導電鈍化層125。
圖2是根據(jù)本發(fā)明的第二實施例的電感器和接觸焊盤的俯視圖。在圖2中，集成電路芯片100B包括具有整體過孔110A和110B的電感器105，整體過孔110A和110B用于互連到集成電路芯片內(nèi)的布線級(未示出)。盡管電感器105圖示為螺旋形電感器，但是本發(fā)明也可應用其它形狀的電感器。集成電路芯片100B還包括I/O接線端焊盤115、導電鈍化層125、焊盤限制冶金(PLM)層130以及焊料球135，其中I/O接線端焊盤115在用于互連到集成電路芯片內(nèi)的布線級(未示出)的過孔120的底部中，導電鈍化層125在I/O接線端焊盤115的頂部形成并覆蓋過孔120，焊料球135在導電鈍化層125上形成。焊料球也是公知的坍塌得到控制芯片連接(C4)球、C4焊料球和焊料凸起。對于本發(fā)明，術語焊料球可以用術語焊料柱代替。焊料柱是Pb或Pb/Sn合金的柱體，且本發(fā)明也可應用焊料柱互連技術。
圖3是根據(jù)本發(fā)明的第三實施例的電感器和接觸焊盤的俯視圖。在圖3中，集成電路芯片100C包括具有整體過孔110A和110B的電感器105，整體過孔110A和110B用于互連到集成電路芯片內(nèi)的布線級(未示出)。盡管電感器105圖示為螺旋形電感器，但是本發(fā)明也可應用其它形狀的電感器。集成電路芯片100C還包括I/O接線端焊盤115、導電鈍化涂層凸起焊盤140、PLM層130以及焊料球135，其中I/O接線端焊盤115在用于互連到集成電路芯片內(nèi)的布線級(未示出)的過孔120的底部中，導電鈍化涂層凸起焊盤140在過孔120的頂部形成并覆蓋過孔120，焊料球135在導電鈍化層125上形成。PLM層130完全處于凸起焊盤140上。
圖4A至4F示出了本發(fā)明的第一、第二和第三實施例所共有的制造步驟的部分剖面圖。圖4A至4F沿圖1的線S1-S1、圖2的線S2-S2或圖3的線S3-S3。
在圖4A中，半導體襯底200包括I/O接線端焊盤115和下通(underpass)布線205A和205B。I/O接線端焊盤115的上表面210和下通布線205A和205B的上表面215A和215B分別與襯底200的上表面220共面。下通布線205A和205B以及I/O接線端焊盤115與其它布線級(未示出)中的布線電連接并最終電連接襯底200內(nèi)的有源器件。下通布線205A和205B提供到電感器105的電連接(參見圖1、2或3)。在一個例子中，I/O接線端焊盤115和下通布線205A和205B包括TaN/Ta襯里(首先形成TaN層)和Cu芯，并通過鑲嵌或雙鑲嵌工藝形成；圖4A中所示的部分襯底200包括SiO2。TaN/Ta襯里可以被除去或用由其它材料如W、Ti和TiN構成的襯里替換。
在鑲嵌工藝中，在介質(zhì)層中蝕刻溝槽，在溝槽的底部和側壁以及介質(zhì)層的上表面上淀積最佳的導電保形襯里和導電籽晶層。然后在籽晶層上淀積或電鍍芯導體，填充溝槽。最后，執(zhí)行化學機械拋光步驟，從介質(zhì)層的上表面除去所有襯里、籽晶層和芯導體并留下導體填充的溝槽，溝槽的上表面與介質(zhì)層的上表面共面。在雙鑲嵌工藝中，在形成襯里或芯導體之前在溝槽的底部形成開口到下布線級的過孔。
在圖4B中，在襯底200的上表面220以及分別在下通布線205A和205B和I/O接線端焊盤115的上表面215A和215B和210上形成第一介質(zhì)層225。在第一介質(zhì)層225的上表面235上形成第二介質(zhì)層230。在第二介質(zhì)層230的上表面245上形成第三介質(zhì)層240。在一個例子中，第一介質(zhì)層225是約350至1050厚的Si3N4，第二介質(zhì)層230是約1500至5000厚的SiO2，第三介質(zhì)層240是約2000至6000厚的Si3N4。
實際上本發(fā)明可以只使用例如SiO2或Si3N4的單介質(zhì)層或例如Si3N4上SiO2的雙層代替三個介質(zhì)層225，230和240。
在圖4C中，除去在下通布線205A和205B以及I/O接線端焊盤115上對準的部分第三介質(zhì)層240，露出第二介質(zhì)層230的上表面245。在圖4D中，除去在下通布線205A和205B以及I/O接線端焊盤115上對準的部分第二介質(zhì)層230和第一介質(zhì)層225，分別形成溝槽250A和250B以及過孔120，并分別露出下通布線205A和205B以及I/O接線端焊盤115的上表面215A，215B和210。此外，向下除去部分第三介質(zhì)層240和部分第二介質(zhì)層230到深度D1，以形成溝槽260。
應當理解溝槽250A，250B和260事實上是一個互連的螺旋形溝槽，其中將形成電感器105(參見圖1、2和3)，且溝槽250A和250B表明在其中形成過孔110A和110B(參見圖1、2和3)的部分螺旋形溝槽。在剖面圖中，為了避免與此時正在描述的部分螺旋形溝槽混淆，溝槽250A，250B和260僅僅表現(xiàn)為分開的溝槽，將使用“分開”溝槽術語。
在溝槽260中的第二介質(zhì)層230的精確去除深度D1不是關鍵性的，只要在溝槽260中留下足夠的第二介質(zhì)層230，以在溝槽250A和250B以及過孔120中除去介質(zhì)層225時保護介質(zhì)層225。在一個例子中，D1為約2500至7500。D2是溝槽260的深度，以及D3是溝槽250A和250B以及過孔120的深度。溝槽260與溝槽250A和250B以及過孔120之間的深度差是D3-D2。
圖4C和4D所示的步驟可以通過幾種方法來完成。在第一種方法中，施加第一光致抗蝕劑層，執(zhí)行第一光刻工藝，執(zhí)行選擇性蝕刻上述例子中SiO2上的Si3N4的第一反應離子蝕刻(RIE)工藝，以在第三介質(zhì)層240中限定溝槽250A和250B，如圖4C所示。然后，除去第一抗蝕劑層，施加第二抗蝕劑層，執(zhí)行第二光刻工藝，隨后執(zhí)行選擇性蝕刻上述例子中SiO2上的Si3N4的第二RIE工藝，以在第二介質(zhì)層和第三介質(zhì)層240中完全開口溝槽250A和250B和過孔120，以及蝕刻溝槽260中的第二介質(zhì)層230到D1深度，如圖4D所示。然后除去第二抗蝕劑層。
在第二方法中，施加一層雙色調(diào)抗蝕劑層(層疊或復合的正/負抗蝕劑)，并執(zhí)行使用雙色調(diào)光掩膜的光刻步驟，以完全除去在將要形成溝槽250A和250B以及過孔120處的抗蝕劑層，并只部分地除去在將要形成溝槽260處的抗蝕劑層(向下減薄抗蝕劑層)。然后執(zhí)行單個RIE蝕刻，以形成圖4D所示的結構(圖4C被跳越)。然后除去雙色調(diào)抗蝕劑層。在任何一種情況中，可以執(zhí)行清除蝕刻，例如使用稀釋的HF的濕蝕刻。
在圖4E中，在第三介質(zhì)層240的上表面270上以及在溝槽250A、250B和260以及過孔120的側壁和底部上淀積保形襯里265。然后在襯里265的上表面280上淀積保形籽晶層275。在一個例子中，襯里265是在約10至1000的TaN上淀積的約200至5000的Ta，以及籽晶層275為約100至1500的Cu，都通過物理汽相淀積(PVD)或電離的物理汽相淀積(IPVD)形成。
在圖4F中，執(zhí)行CMP工藝，以從接觸第三介質(zhì)層265的上表面270的襯里265除去籽晶層275，但是在溝槽250A、250B和260以及過孔120的側壁和底部上保留籽晶層。在CMP之后可以進行選擇性清除蝕刻。在籽晶層275是Cu的例子中，稀釋的草酸/HF蝕刻劑可以用于清除蝕刻。也可以執(zhí)行選擇性的Cu清除蝕刻。
在第二方法中，不執(zhí)行前述的CMP工藝，以及籽晶層275保留在襯里265頂部的各處。在如下所述的后續(xù)步驟中將除去籽晶層275。
這些構成了本發(fā)明的所有實施例所共有的部分電感器制造。應當注意盡管使用第一介質(zhì)層225、第二介質(zhì)層230和第三介質(zhì)層240描述了本發(fā)明，但是實際上本發(fā)明可以使用更多或更少的介質(zhì)層。例如，可以使用單介質(zhì)層或雙介質(zhì)層代替上文描述的三介質(zhì)層。
圖5A至5F示出了本發(fā)明的第一和第二實施例所共有的圖4A至4F所示步驟之后的制造步驟的部分剖面圖。圖5A至5F在第一實施例的情況中沿圖1的線S1-S1，或在第二實施例的情況中沿圖2的線S2-S2的截面。
在圖5A中，形成并構圖抗蝕劑層285，暴露溝槽250A、250B和260的底部和側壁上的籽晶層275，但是保護過孔120。抗蝕劑層285具有厚度D4。構圖的抗蝕劑層285用于增加溝槽250A、250B和260的深度。在一個例子中，D4為約8至20微米厚。在一個例子中，抗蝕劑層285可以是任意常規(guī)的旋涂抗蝕劑。在第二例子中，D4為約20至50微米。在約20微米以上，可以使用由Dupont(Wilmington De.)制造的Riston或其它軋涂的抗蝕劑。D4的值是控制如圖5B所示和下文描述的將要形成的電感器105的厚度(參見圖2)的一個因素。
在圖5B中，通過使用籽晶層275作為陰極的電鍍，用厚度為D5的金屬部分地填充溝槽250A、250B和260，以形成電感器105。厚度D5是控制電感器105的厚度的另一個因素。注意籽晶層275的各個島被襯里265電連接，襯里265有效地是覆蓋層，即在整個襯底200上延伸的保形、導電的涂層。通常，當金屬到達抗蝕劑層285的填充溝槽260的約1至2微米內(nèi)時，停止電鍍工藝，以使抗蝕劑層的后續(xù)去除更容易?？梢砸绯鰷喜廴缓驝MP過量金屬。在一個例子中，電感器105由電鍍的Cu形成。在Volant等人的美國專利6,368,484中描述了示例性的Cu電鍍工藝，因此將其全部內(nèi)容引入作為參考。在一個例子中，D5為約5至50微米。
在圖5C中，除去抗蝕劑層285(參見圖5B)。電感器105的線圈的寬度W1和間隔S1不受本發(fā)明限制。W1和S1受如下的限制在下端處用特定的光刻工藝(抗蝕劑系統(tǒng)、掩膜技術和曝光工具和波長)可印刷的最小線/間隔，以及在上端處電感器可獲得的集成區(qū)域(real estate)的量。在一個例子中，W1為約2至30微米，以及S1為約2至20微米。
在第二方法中，現(xiàn)在從例如通過濕蝕刻暴露的區(qū)域除去籽晶層275。在一個例子中，濕蝕刻是硫酸、過硫酸銨和水的混合物。Cu的蝕刻率必須足夠慢，以在沒有實質(zhì)性蝕刻或底切電感器105或其它電鍍的Cu結構的條件下完成籽晶層275的可控制去除。
在圖5D中，在籽晶層275的所有暴露表面上但是不在暴露的襯里265上有選擇地電鍍第一導電鈍化層290。在第一導電鈍化層290的所有暴露表面上但是不在暴露的襯里265上有選擇地電鍍第二導電鈍化層295。在一個例子中，第一導電鈍化層290是約2000至6000厚的Ni，第二導電鈍化層295是約1200至4000厚的Au。也可以使用單層導電鈍化層。第一導電鈍化層290和第二導電鈍化層295相當于圖1、2和3所示且在上文中描述的導電鈍化層125。
在圖5E中，除去所有暴露的襯里265。在襯里265是TaN/Ta和第二導電鈍化層295是Au的例子中，可以使用基于氟的RIE。
在圖5F中，施加并光刻構圖覆蓋有機鈍化層300，以露出I/O接線端焊盤115上的接觸焊盤305。在一個例子中，覆蓋有機鈍化層300是聚酰亞胺。聚酰亞胺層一般通過涂覆聚酰亞胺前體然后通過加熱將前體轉(zhuǎn)變?yōu)楣袒木埘啺穪硖峁??？色@得以商業(yè)名稱Pyralin提供的市場上可獲得的聚酰亞胺前體(聚酰胺酸)或由DuPont(Wilmington，De.)制造的各種聚酰亞胺前體。這些聚酰亞胺前體包括許多等級，包括商業(yè)名稱PI-2555，PI2545，PI-2560，PI-5878，PIH61454和PI-2540。這些聚酰亞胺前體的一些是均苯四甲酸二酐一氧化二苯胺(oxydianline)(PMA-ODA)聚酰亞胺前體。固化的聚酰亞胺層為約0.4至5微米厚。接觸焊盤305可以用作引線接合焊盤。在引線接合中，Al或Au引線被超聲波焊接或接合到接觸焊盤。這些構成了本發(fā)明的第一實施例的制造。
圖5G示出了用于本發(fā)明的第二實施例，在圖5A至5F所示步驟之后的制造步驟的部分剖面圖。圖5G是沿圖2的線S2-S2的截面。在圖5G中，形成PLM層130，以電接觸凸起接觸焊盤305，以及在PLM層130上形成焊料球135?？梢酝ㄟ^整個掩膜電鍍C4工藝形成PLM 130和焊料球135。整個掩膜電鍍C4工藝是公知的技術，但是簡要地涉及蒸發(fā)或濺射PLM和籽晶層，在晶片上形成構圖的光掩膜，電鍍Pb或Pb/Sn合金，剝離光掩膜并蝕刻除去露出的PLM和籽晶層。在Uzoh等人的美國專利6,297,140和美國專利6,251,428中描述了示例性的C4電鍍工藝，因此將兩者全部引入作為參考。在整個電鍍C4工藝的一個例子中，PLM層130包括TiW/CrCu/Cu的三層和由Pb或Pb/Sn合金構成的焊料球135。在后蒸發(fā)或后電鍍回流退火之后示出了焊料球135。在一個例子中，TiW層為約250至2000厚，CrCu層為約100至2000厚，以及Cu層為約1000至20,000厚。這些構成了本發(fā)明的第二實施例的制造。
因為電感器105(參見圖5G)顯著地高于接觸焊盤305，所以蒸發(fā)C4工藝不能用于形成圖5G的PLM 130和焊料球135，因為蒸發(fā)C4工藝中使用的鉬掩膜距接觸焊盤很遠，以使下面的掩膜蒸發(fā)量無法忍受。本發(fā)明的第三實施例提供了允許使用蒸發(fā)C4工藝的焊盤結構。
圖6A至6G示出了用于本發(fā)明的第三實施例，在圖4A至4F所示步驟之后的制造步驟的部分剖面圖。圖6A至6G是沿圖3的線S3-S3的截面。
在圖6A中，形成并構圖抗蝕劑層285，露出溝槽250A、250B和260以及過孔120的底部和側壁上的籽晶層275。抗蝕劑層285的成分和厚度在上文已作了描述。
在圖6B中，通過使用籽晶層275作為陰極的電鍍，用金屬部分地填充溝槽250A、250B和260以及過孔120，以形成電感器105和凸起焊盤140。注意籽晶層275的各個島通過襯里265電連接，襯里265有效地是覆蓋層，即在整個襯底200上延伸的保形、導電的涂層。通常，當金屬到達抗蝕劑層285的上表面約1至2微米內(nèi)時，停止電鍍工藝，以使抗蝕劑層的后續(xù)去除更容易。可以溢出溝槽然后CMP過量金屬。電感器105的成分和厚度在上文已作了描述。
在圖6C中，除去抗蝕劑層285(參見圖6B)。電感器105的線圈的寬度W1和間隔S1在上文已作了描述。
在第二方法中，現(xiàn)在從如上所述暴露區(qū)域除去籽晶層275。
在圖6D中，在電感器105和凸起焊盤140的所有暴露表面上但是不在暴露的襯里265上有選擇地電鍍第一導電鈍化層290。在第一導電鈍化層290的所有暴露表面上但是不在暴露的襯里265上有選擇地電鍍第二導電鈍化層295。第一鈍化290和第二鈍化層295的成分和厚度在上文已作了描述。
在圖6E中，除去所有暴露的襯里265。在襯里265是TaN/Ta和第二導電鈍化層295是Au的例子中，可以使用基于氟的RIE。
在圖6F中，施加并光刻構圖覆蓋有機鈍化層300，以露出I/O接線端焊盤115上的接觸焊盤310。上文已經(jīng)描述了覆蓋有機鈍化層300的成分。此時，在本發(fā)明的第三實施例的制造中，制造可以被改變，在本發(fā)明的第四實施例中，如上所述施加聚酰亞胺或其它鈍化涂層，以及凸起接觸焊盤310用作引線接合焊盤或用于懸臂柱連接如帶自動接合(TAB)封裝的接合焊盤。
繼續(xù)本發(fā)明的第三實施例，在圖6G中，在凸起接觸焊盤310上形成PLM層130，在PLM層130上形成焊料球135。通過整個掩膜電鍍C4或蒸發(fā)C4工藝形成PLM 130和焊料球135。因為凸起接觸焊盤310的高度，現(xiàn)在可以使用蒸發(fā)的C4工藝，由于鉬蒸發(fā)掩膜與凸起接觸焊盤310足夠靠近，避免了掩膜遠離焊盤時的如上所述的問題。蒸發(fā)C4工藝是公知的技術，但是涉及將鉬掩膜放置接近半導體晶片，首先通過掩膜中的孔蒸發(fā)或濺射PLM，然后通過掩膜中相同的孔蒸發(fā)Pb或Pb/Sn合金，然后除去掩膜。在蒸發(fā)C4工藝的一個例子中，PLM層130包括Cr/CrCu/Au的三層和由Pb或Pb/Sn合金構成的焊料球135。在一個例子中，Cr層為約100至1000厚，Cu層為約100至2000厚，以及Au層為約100至1,000厚。整個掩膜電鍍C4工藝和材料在上文已作了描述。這些構成了本發(fā)明的第三實施例的制造。
已示出本發(fā)明的所有實施例來制造具有約等于或大于40的Q因子和具有約等于或大于0.5nH的電感的電感器。
因此，本發(fā)明提供不僅提供由高導電性金屬形成的高Q因子、厚金屬電感器，而且提供用于形成與集成電路芯片的中間連接層制造技術相兼容的方法和集成方案。
為了理解本發(fā)明上面給出了本發(fā)明的實施例的描述。但是應當理解本發(fā)明不局限于在此描述的具體實施例，而是對于所屬領域的技術人員來說在不脫離本發(fā)明的范圍的條件下能進行各種修改、調(diào)整和替換。例如，盡管本發(fā)明描述了形成由TaN/Ta的襯里、Cu籽晶層以及Cu芯形成的電感器，但是可以替換為其它導電材料。
因此下列權利要求書旨在覆蓋屬于本發(fā)明的真實精神和范圍內(nèi)的所有這種修改和變化。
權利要求
1.一種形成電感器的方法，依次包括(a)提供半導體襯底；(b)在所述襯底的上表面上形成介質(zhì)層；(c)在所述的介質(zhì)層中形成下溝槽；(d)在所述介質(zhì)層的上表面上形成抗蝕劑層；(e)在所述抗蝕劑層中形成上溝槽，所述上溝槽與所述下溝槽對準，所述上溝槽的底部開口到所述下溝槽；以及(f)用導體完全填充所述下溝槽并至少部分地填充所述上溝槽，以形成所述電感器。
2.根據(jù)權利要求1的方法，還包括在所述介質(zhì)層中形成到所述襯底中的I/O接線端焊盤的過孔。
3.根據(jù)權利要求2的方法，還包括形成通過所述過孔電接觸所述I/O接線端焊盤的引線接合焊盤。
4.根據(jù)權利要求2的方法，還包括形成通過所述過孔接觸所述I/O接線端焊盤的焊料球連接。
5.根據(jù)權利要求4的方法，其中所述形成所述焊料球連接的步驟包括在所述I/O接線端焊盤上電鍍一種或多種金屬。
6.根據(jù)權利要求1的方法，其中步驟(c)包括在所述介質(zhì)層中形成過孔，所述過孔的底部開口到所述襯底中的I/O接線端焊盤；步驟(d)包括在所述抗蝕劑層中形成溝槽，所述溝槽與所述過孔對準，所述抗蝕劑層中的所述溝槽的底部開口到所述過孔；以及步驟(f)包括用所述導體完全填充所述過孔并至少部分地填充所述溝槽，以形成凸起接觸焊盤。
7.根據(jù)權利要求6的方法，還包括形成接觸所述凸起接觸焊盤的焊料球連接。
8.根據(jù)權利要求7的方法，其中所述形成所述焊料球連接的步驟包括通過與所述襯底對準的掩膜蒸發(fā)一種或多種金屬。
9.根據(jù)權利要求7的方法，其中所述形成所述焊料球連接的步驟包括在所述I/O接線端焊盤上電鍍一種或多種金屬。
10.根據(jù)權利要求1的方法，其中形成所述下溝槽進入所述介質(zhì)層預定距離。
11.根據(jù)權利要求10的方法，其中步驟(c)包括形成到所述襯底中的下通連接布線的過孔，所述過孔在所述下溝槽的下表面中形成；以及步驟(f)包括用所述導體完全填充所述過孔。
12.根據(jù)權利要求1的方法，還包括(g)除去所述抗蝕劑層并在所述電感器上形成導電鈍化層。
13.根據(jù)權利要求1的方法，其中所述上和下溝槽是螺旋形溝槽。
14.根據(jù)權利要求1的方法，其中所述導體包括Cu或TaN/Ta襯里以及Cu芯。
15.一種形成電感器的方法，依次包括(a)提供半導體襯底；(b)在所述襯底的上表面上形成介質(zhì)層；(c)在所述介質(zhì)層中形成下溝槽；(d)在所述下溝槽中和所述介質(zhì)層的上表面上形成保形導電襯里；(e)在所述導電襯里上形成保形Cu籽晶層；(f)在所述襯底上形成抗蝕劑層；(g)在所述抗蝕劑層中形成上溝槽，所述上溝槽與所述下溝槽對準，所述上溝槽的底部開口到所述下溝槽；(h)電鍍Cu以完全填充所述下溝槽并至少部分地填充所述上溝槽，以形成所述電感器；(i)除去所述抗蝕劑層；(j)在所有暴露Cu表面上有選擇地形成導電鈍化層；以及(k)從覆蓋所述介質(zhì)層的所述表面的所述導電襯里的區(qū)域有選擇地除去所述Cu籽晶層，并從所述介質(zhì)層的所述表面除去所述導電襯里。
16.根據(jù)權利要求15的方法，還包括在步驟(e)之后從覆蓋所述介質(zhì)層的所述上表面的所述導電襯里的區(qū)域除去所述Cu籽晶層，并在所述下溝槽的側壁和下表面上的所述導電襯里上保留所述籽晶層；以及其中步驟(k)不包括從覆蓋所述介質(zhì)層的所述上表面的所述導電層的所述區(qū)域除去所述籽晶層。
17.根據(jù)權利要求15的方法，還包括在所述介質(zhì)層中形成到所述襯底中的I/O接線端焊盤的過孔。
18.如權利要求17的方法，還包括在所述介質(zhì)層中形成過孔，所述過孔與所述I/O接線端對準；在所述的襯底上形成聚酰亞胺層，所述聚酰亞胺層與所述介質(zhì)層中的所述過孔對準；以及在所述聚酰亞胺層中形成過孔，所述聚酰亞胺層中的所述過孔與所述I/O接線端對準并限定引線接合焊盤。
19.根據(jù)權利要求17的方法，還包括形成通過所述聚酰亞胺層和所述介質(zhì)層中的過孔接觸所述I/O接線端焊盤的焊料球連接。
20.根據(jù)權利要求19的方法，其中所述形成所述焊料球連接的步驟包括蒸發(fā)或濺射焊盤限制冶金層和籽晶層，并電鍍Pb層或Pb/Sn合金層。
21.根據(jù)權利要求15的方法，其中步驟(c)包括在所述介質(zhì)層中形成到所述襯底中的I/O接線端焊盤的過孔；步驟(d)包括在所述介質(zhì)層中的所述過孔中形成保形導電襯里；步驟(g)包括在所述抗蝕劑層中形成溝槽，所述溝槽與所述介質(zhì)層中的所述過孔對準，所述溝槽的底部開口到所述介質(zhì)層中的所述過孔；以及步驟(h)包括電鍍Cu以完全填充所述介質(zhì)層中的所述過孔并至少部分地填充所述溝槽，以形成凸起接觸焊盤。
22.根據(jù)權利要求21的方法，還包括形成接觸所述凸起接觸焊盤的焊料球連接。
23.根據(jù)權利要求22的方法，其中所述形成所述焊料球連接的步驟包括通過與所述襯底對準的掩膜蒸發(fā)或濺射焊盤限制冶金層和Pb層或Pb/Sn合金層。
24.根據(jù)權利要求22的方法，其中所述形成所述焊料球連接部分包括濺射焊盤限制冶金層和籽晶層以及電鍍Pb層或Pb/Sn合金層。
25.根據(jù)權利要求15的方法，其中形成所述下溝槽進入所述介質(zhì)層預定距離。
26.根據(jù)權利要求25的方法，其中步驟(c)包括形成到所述襯底中的下通連接布線的過孔，所述過孔在所述下溝槽的下表面中形成；以及步驟(h)包括電鍍Cu以完全填充所述下溝槽的所述下表面中的所述過孔。
27.根據(jù)權利要求15的方法，其中所述導電鈍化層包括Ni層或Ni層上Au層。
28.根據(jù)權利要求15的方法，其中所述上和下溝槽是螺旋形溝槽，以及所述電感器是螺旋形電感器。
29.根據(jù)權利要求15的方法，其中所述介質(zhì)層包括與SiO2層的上表面接觸的Si3N4上層，所述SiO2層與Si3N4下層的上表面接觸。
30.根據(jù)權利要求15的方法，其中步驟(h)電鍍Cu到至少5微米的深度。
31.一種半導體結構，包括具有上表面、下表面和側壁的電感器，所述電感器的下部延伸固定距離進入半導體襯底上形成的介質(zhì)層中，且上部在所述介質(zhì)層上延伸；以及電接觸所述電感器的裝置。
32.根據(jù)權利要求31的結構，其中所述電感器的所述下部包括導電襯里和芯導體，以及所述電感器的所述上部包括所述芯導體。
33.根據(jù)權利要求32的結構，其中所述芯導體是Cu，以及所述襯里包括TaN和Ta的雙層。
34.根據(jù)權利要求32的結構，其中所述上部還包括在所述電感器的所述上部的上表面和側壁上的導電鈍化層。
35.根據(jù)權利要求34的結構，其中所述導電鈍化層包括Ni層或Ni層上Au層。
36.根據(jù)權利要求31的結構，其中所述電感器具有大于約5微米的由所述側壁限定的高度。
37.根據(jù)權利要求31的結構，其中所述下部延伸進入所述介質(zhì)層小于3微米的距離。
38.根據(jù)權利要求31的結構，其中用于接觸所述電感器的所述裝置包括從所述電感器的所述底部延伸通過所述介質(zhì)層并電接觸所述襯底中的串通冶金的整體過孔。
39.根據(jù)權利要求38的結構，其中所述過孔上的所述電感器的所述上表面比不在所述過孔上的所述電感器的所述上表面的部分更靠近所述介質(zhì)層的上表面。
40.根據(jù)權利要求31的結構，其中所述電感器平行于螺旋形線圈中的所述介質(zhì)層的上表面延伸。
41.根據(jù)權利要求40的結構，其中所述電感器為約2至30微米寬，且所述螺旋形線圈的相鄰線圈間隔約2至20微米。
42.根據(jù)權利要求31的結構，其中所述電感器具有大于約0.5nH的電感。
43.根據(jù)權利要求31的結構，其中所述電感器具有大于約25的Q因子。
44.根據(jù)權利要求31的結構，其中所述電感器具有大于約40的Q因子。
45.根據(jù)權利要求31的結構，還包括接觸焊盤，該接觸焊盤包括在所述介質(zhì)層中形成的過孔，所述過孔暴露所述襯底中的至少部分I/O接線端焊盤，所述過孔的側壁和至少部分所述I/O接線端焊盤被導電襯里上的保形籽晶層上的鈍化層覆蓋。
46.根據(jù)權利要求45的結構，其中所述導電襯里包括TaN和Ta的雙層，所述籽晶層包括Cu，以及所述鈍化層包括Ni層或Ni層上Au層。
47.權利要求46的結構，還包括導電接合到所述接觸焊盤的Al或Au布線。
48.根據(jù)權利要求46的結構，還包括所述鈍化層上的焊盤限制冶金層和所述焊盤限制冶金上的焊料球。
49.根據(jù)權利要求48的結構，其中所述焊盤限制冶金包括選自Cr層、CrCu層、Au層、Cu層和TiW層的一層或多層，以及所述焊料球包括Pb或Pb/Sn合金。
50.根據(jù)權利要求45的結構，其中所述電感器的所述上表面處于與所述接觸焊盤的上表面不同的平面。
51.根據(jù)權利要求45的結構，其中所述電感器的上表面相對于所述介質(zhì)層的上表面高于所述接觸焊盤的所述上表面。
52.根據(jù)權利要求31的結構，還包括在所述襯底中形成的I/O接線端焊盤；以及與所述I/O接線端焊盤電接觸的凸起接觸焊盤，所述凸起接觸焊盤具有上表面、下表面和側壁，所述電感器的下部延伸所述固定距離進入半導體襯底上形成的所述介質(zhì)層中，且上部在所述介質(zhì)層上延伸。
53.根據(jù)權利要求52的結構，其中所述凸起接觸焊盤的所述下部包括導電襯里和芯導體，以及所述凸起接觸焊盤的所述上部包括所述芯導體。
54.根據(jù)權利要求53的結構，其中所述芯導體是Cu，以及所述襯里包括TaN和Ta的雙層。
55.根據(jù)權利要求53的結構，其中所述上部還包括所述凸起接觸焊盤的所述上部的所述上表面和側壁上的導電鈍化層。
56.根據(jù)權利要求55的結構，其中所述鈍化層包括Ni層或Ni層上Au層。
57.根據(jù)權利要求56的結構，還包括導電接合到所述凸起接觸焊盤的Al或Au布線。
58.根據(jù)權利要求56的結構，還包括所述鈍化層上的焊盤限制冶金層和所述焊盤限制冶金上的焊料球。
59.根據(jù)權利要求58的結構，其中所述焊盤限制冶金包括選自Cr層、CrCu層、Au層、Cu層和TiW層的一層或多層，以及所述焊料球包括Pb或Pb/Sn合金。
60.根據(jù)權利要求52的結構，其中所述電感器的所述上表面處于與所述凸起接觸焊盤的上表面不同的平面。
61.根據(jù)權利要求52的結構，其中所述電感器的上表面相對于所述介質(zhì)層的上表面高于所述凸起接觸焊盤的所述上表面。
全文摘要
本發(fā)明提供了一種電感器及形成電感器的方法，該方法包括(a)提供半導體襯底；(b)在襯底的上表面上形成介質(zhì)層；(c)在介質(zhì)層中形成下溝槽；(d)在介質(zhì)層的上表面形成抗蝕劑層；(e)在抗蝕劑層中形成上溝槽，上溝槽與下溝槽對準，上溝槽的底部開口到下溝槽；以及(f)用導體完全填充下溝槽并至少部分地填充上溝槽，以形成電感器。該電感器包括上表面、下表面和側壁，所述電感器的下部延伸固定距離進入半導體襯底上形成的介質(zhì)層中，且上部在所述介質(zhì)層上延伸；以及電接觸所述電感器的裝置。
文檔編號H01L23/532GK1649087SQ20051000186
公開日2005年8月3日 申請日期2005年1月18日 優(yōu)先權日2004年1月29日
發(fā)明者D·C·埃德爾斯坦, P·C·安德里卡科斯, J·M·科特, H·德利吉安尼, J·H·梅格萊因, K·S·彼得拉爾卡, K·J·施泰因, R·P·沃朗 申請人:國際商業(yè)機器公司