專(zhuān)利名稱(chēng)：制造半導(dǎo)體器件的方法
相關(guān)申請(qǐng)本申請(qǐng)要求2004年1月14日提交的日本專(zhuān)利申請(qǐng)No.2004-007167的優(yōu)先權(quán)，其內(nèi)容并入本申請(qǐng)作為參考。
背景技術(shù)：
本申請(qǐng)涉及一種制造半導(dǎo)體器件的技術(shù)，更特別地，它涉及一種能有效用于在半導(dǎo)體襯底(substrate)上制造淺溝槽隔離(STI)之方法的技術(shù)。
下面描述在半導(dǎo)體襯底上形成淺溝槽隔離的一般方法。首先，將單晶硅襯底熱氧化，在其表面形成薄的氧化硅膜，并通過(guò)CVD法(化學(xué)氣相沉積法)在其上面再沉積一層氮化硅膜，然后用光刻膠(photoresist)膜作掩模進(jìn)行干蝕刻，除去元件隔離區(qū)域中的氮化硅膜和氧化硅膜。然后，除去光刻膠膜，并用氮化硅膜作掩模進(jìn)行干蝕刻在襯底上形成溝槽，在這之后將襯底熱氧化，在溝槽的內(nèi)壁形成薄的氧化硅膜。形成該氧化硅膜是為了消除對(duì)溝槽內(nèi)壁造成的蝕刻損壞和使通過(guò)后續(xù)步驟填埋在溝槽內(nèi)的氧化硅膜的應(yīng)力松弛。
然后，通過(guò)CVD法在襯底上包括溝槽的內(nèi)部沉積一層厚的氧化硅膜，在這之后將該襯底熱處理，收縮配合(密實(shí)化)填埋在溝槽內(nèi)的氧化硅膜。接著，通過(guò)化學(xué)機(jī)械拋光法(CMP)除去氮化硅膜之上的氧化硅膜，只留下溝槽內(nèi)的氧化硅膜，然后通過(guò)蝕刻除去不再需要的氮化硅膜。
在通過(guò)上述方法形成的淺溝槽隔離中，當(dāng)除去氮化硅膜時(shí)，由于在硅襯底表面和淺溝槽隔離中的氧化硅膜表面之間形成一個(gè)臺(tái)階，這造成一個(gè)現(xiàn)象，即淺溝槽隔離末端的氧化硅膜在隨后的清洗步驟中向下凹。
相應(yīng)地，已知在活性區(qū)域中襯底表面形成的柵氧化膜厚度在活性區(qū)域的末端(肩部)局部減小，并且柵壓的電場(chǎng)集中到肩部，造成漏電流流動(dòng)(稱(chēng)為紐結(jié)性)的問(wèn)題，即使是在低柵壓下也是如此，而作為解決該問(wèn)題的措施，已經(jīng)提出了圓整活性區(qū)域中肩部的技術(shù)等。
例如，日本未審查專(zhuān)利公開(kāi)昭和No.63(1998)-2371(稱(chēng)為專(zhuān)利文獻(xiàn)1)指出一個(gè)問(wèn)題，所謂的窄溝道效應(yīng)，即在淺溝槽隔離包圍的襯底的活性區(qū)域中形成溝道寬為1μm或更小的微細(xì)MISFET時(shí)閾值電壓(Vth)會(huì)降低，使得其不可能用作器件。然后，為了消除該窄溝道效應(yīng)，它公開(kāi)了一種技術(shù)，通過(guò)在襯底上形成溝槽之后在950℃下進(jìn)行濕氧化，提供具有弧度(圓整)的活性區(qū)域中的肩部，并通過(guò)增大活性區(qū)域肩部處的柵氧化膜的厚度，防止閾值電壓的降低。
在日本未審查專(zhuān)利公開(kāi)平成2(1990)-260660(稱(chēng)為專(zhuān)利文獻(xiàn)2)中，活性區(qū)域中的肩部基本上通過(guò)下列方法圓整。首先，用掩模覆蓋半導(dǎo)體襯底的器件形成區(qū)域，該掩模包含由氧化物膜和抗氧化膜構(gòu)成的疊膜，并且在該狀態(tài)下將襯底熱氧化，由此在元件隔離區(qū)域的表面形成氧化物膜，使其一端侵入該器件形成區(qū)域。然后，用抗氧化膜作掩模進(jìn)行濕蝕刻，除去元件隔離區(qū)域中的氧化物膜，接著，用抗氧化膜作掩模進(jìn)行反應(yīng)離子蝕刻，在元件隔離區(qū)域的襯底中形成溝槽，然后將襯底熱氧化，在溝槽的內(nèi)壁表面形成熱氧化膜，并且同時(shí)給溝槽的肩部提供圓整。
日本未審查專(zhuān)利公開(kāi)No.2000-200878(相應(yīng)的美國(guó)專(zhuān)利公開(kāi)No.2003-0038337A1)(稱(chēng)為專(zhuān)利文獻(xiàn)3)描述了一種在活性區(qū)域和元件隔離槽的拐角處形成下列結(jié)構(gòu)的方法。也就是說(shuō)，活性區(qū)域的肩部形成一個(gè)傾斜表面，其朝著元件隔離槽側(cè)壁的方向下降。傾斜表面包括兩個(gè)不同傾斜角度的傾斜面(S1，S2)。第一個(gè)傾斜面(S1)靠近活性區(qū)域L的中心部分，是一個(gè)相對(duì)陡峭的傾斜面，而第二個(gè)傾斜面(S2)靠近元件隔離槽2的側(cè)壁，是一個(gè)比第一個(gè)傾斜面(S1)平緩的傾斜面。此外，在活性區(qū)域L肩部處的襯底1表面為完全圓整的，并且不存在角形區(qū)域。日本未審查專(zhuān)利公開(kāi)昭和No.63(1998)-2371[專(zhuān)利文獻(xiàn)2]日本未審查專(zhuān)利公開(kāi)平成2(1990)-260660[專(zhuān)利文獻(xiàn)3]日本未審查專(zhuān)利公開(kāi)No.2000-200878發(fā)明概述本發(fā)明人對(duì)現(xiàn)有的形成元件隔離槽的方法進(jìn)行了研究，結(jié)果還發(fā)現(xiàn)了下列問(wèn)題。如上所述，在形成元件隔離槽的步驟中，在硅襯底上形成-層薄的熱氧化硅膜之后首先沉積一層氮化硅膜，然后用光刻膠膜作掩模進(jìn)行干蝕刻，除去元件隔離區(qū)域中的氮化硅膜。在蝕刻元件隔離區(qū)域中的硅襯底的過(guò)程中以氮化硅膜作掩模，因?yàn)槠渚哂胁蝗菀籽趸奶匦?，所以它也起到抗氧化膜的作用，防止其下的硅襯底的表面被氧化。
另外，當(dāng)在氮化硅膜之上形成光刻膠膜時(shí)，氮化硅膜的表面會(huì)形成異物(obstalce)。該異物被認(rèn)為是主要由沉積在光刻膠膜之下的一層抗反射膜中的成分衍生而來(lái)，并且該異物會(huì)導(dǎo)致生產(chǎn)故障。
本發(fā)明想要提供一種能消除在形成元件隔離槽步驟中引起生產(chǎn)故障的因素的技術(shù)。
本發(fā)明進(jìn)一步想要提供一種能改善半導(dǎo)體器件可靠性的技術(shù)。
通過(guò)說(shuō)明書(shū)的說(shuō)明并結(jié)合附圖，本發(fā)明的上述及其它目的和新穎的特征將變得明顯。
下面將簡(jiǎn)要描述本申請(qǐng)中所公開(kāi)內(nèi)容中典型發(fā)明的概要。
一種根據(jù)本發(fā)明的制造半導(dǎo)體器件的方法，其包括下列步驟(a)在硅襯底的主要表面之上形成第一氧化硅膜之后，形成一層氮化硅膜；(b)在氮化硅膜之上形成第二氧化硅膜，然后形成光刻膠膜，其中元件隔離區(qū)域在第二氧化硅膜之上是開(kāi)放的；(c)在步驟(b)之后，對(duì)元件隔離區(qū)域暴露的第二氧化硅膜進(jìn)行濕蝕刻處理；(d)在步驟(c)之后通過(guò)用光刻膠作掩模干蝕刻氮化硅膜和第一氧化硅膜，由此暴露出元件隔離區(qū)域中的硅襯底；(e)除去光刻膠層；(f)在步驟(e)之后通過(guò)用氮化硅作掩模干蝕刻硅襯底，由此在元件隔離區(qū)域中的硅襯底上形成溝槽；(g)在硅襯底上包括溝槽的內(nèi)部形成第三氧化硅膜，然后通過(guò)化學(xué)機(jī)械拋光法或在化學(xué)機(jī)械拋光法之后進(jìn)行回蝕刻(etching back)，除去溝槽之外的第三氧化硅膜，留下溝槽內(nèi)部的第三氧化硅膜，由此在元件隔離區(qū)域中的硅襯底上形成元件隔離槽；和(h)除去氮化硅膜。
一種根據(jù)本發(fā)明的制造半導(dǎo)體器件的方法，其包括下列步驟(a)在硅襯底的主要表面之上形成第一氧化硅膜之后，形成一層氮化硅膜；(b)在氮化硅膜之上形成第二氧化硅膜，然后形成光刻膠膜，其中元件隔離區(qū)域在第二氧化硅膜之上是開(kāi)放的；(c)在步驟(b)之后，對(duì)元件隔離區(qū)域暴露的第二氧化硅膜進(jìn)行濕蝕刻處理；(d)在步驟(c)之后通過(guò)用光刻膠作掩模干蝕刻氮化硅膜和第一氧化硅膜，由此暴露出元件隔離區(qū)域中的硅襯底；(e)除去光刻膠膜；(f)在步驟(e)之后通過(guò)用氮化硅膜作掩模干蝕刻硅襯底，由此在元件隔離區(qū)域中的硅襯底上形成溝槽；(g)在步驟(f)之后通過(guò)采用ISSG氧化法分別氧化溝槽內(nèi)部暴露的硅襯底和氮化硅膜，由此在溝槽內(nèi)壁上形成第三氧化硅膜和在氮化硅膜的上表面和側(cè)壁上形成第四氧化硅膜；(h)在步驟(g)之后在硅襯底之上包括溝槽內(nèi)部形成第五氧化硅膜，在步驟(g)之后通過(guò)化學(xué)機(jī)械拋光法或在化學(xué)機(jī)械拋光法之后進(jìn)行回蝕刻，除去溝槽之外的第五氧化硅膜，由此在元件隔離區(qū)域中的硅襯底上形成元件隔離槽；(i)通過(guò)濕蝕刻除去氮化硅膜；和
(j)在步驟(i)之后，對(duì)第一、第四和第五氧化硅膜進(jìn)行濕蝕刻處理。
這樣能夠消除在形成淺溝槽隔離步驟中引起制造故障的原因。
此外，還可改善半導(dǎo)體器件的可靠性。
附圖的簡(jiǎn)要說(shuō)明

圖1是半導(dǎo)體襯底主要部分的橫截面視圖，展現(xiàn)了作為根據(jù)本發(fā)明的一個(gè)優(yōu)選實(shí)施方式的半導(dǎo)體器件的制造步驟。
圖2是半導(dǎo)體襯底主要部分的橫截面視圖，展現(xiàn)了圖1之后的半導(dǎo)體器件的制造步驟。
圖3是半導(dǎo)體襯底主要部分的橫截面視圖，展現(xiàn)了圖2之后的半導(dǎo)體器件的制造步驟。
圖4是圖3中主要部分的放大橫截面視圖。
圖5是半導(dǎo)體襯底主要部分的放大橫截面視圖，展現(xiàn)了圖3之后的半導(dǎo)體器件的制造步驟。
圖6是半導(dǎo)體襯底主要部分的橫截面視圖，展現(xiàn)了圖5之后的半導(dǎo)體器件的制造步驟。
圖7是圖6中主要部分的放大橫截面視圖。
圖8是半導(dǎo)體襯底主要部分的橫截面視圖，展現(xiàn)了圖6之后的半導(dǎo)體器件的制造步驟。
圖9是圖8中主要部分的放大橫截面視圖。
圖10是半導(dǎo)體襯底主要部分的放大橫截面視圖，展現(xiàn)了圖8之后的半導(dǎo)體器件的制造步驟。
圖11是半導(dǎo)體襯底主要部分的放大橫截面視圖，展現(xiàn)了圖10之后的半導(dǎo)體器件的制造步驟。
圖12是半導(dǎo)體襯底主要部分的放大橫截面視圖，展現(xiàn)了圖11之后的半導(dǎo)體器件的制造步驟。
圖13是半導(dǎo)體襯底主要部分的放大橫截面視圖，展現(xiàn)了圖12之后的半導(dǎo)體器件的制造步驟。
圖14是半導(dǎo)體襯底主要部分的放大橫截面視圖，展現(xiàn)了圖13之后的半導(dǎo)體器件的制造步驟。
圖15是半導(dǎo)體襯底主要部分的放大橫截面視圖，展現(xiàn)了圖14之后的半導(dǎo)體器件的制造步驟。
圖16是半導(dǎo)體襯底主要部分的放大橫截面視圖，展現(xiàn)了圖15之后的半導(dǎo)體器件的制造步驟。
圖17是半導(dǎo)體襯底主要部分的放大橫截面視圖，展現(xiàn)了圖16之后的半導(dǎo)體器件的制造步驟。
圖18是半導(dǎo)體襯底主要部分的放大橫截面視圖，展現(xiàn)了圖17之后的半導(dǎo)體器件的制造步驟。
圖19是圖18中主要部分的放大橫截面視圖。
圖20是半導(dǎo)體襯底主要部分的放大橫截面視圖，展現(xiàn)了圖18之后的半導(dǎo)體器件的制造步驟。
圖21是半導(dǎo)體襯底主要部分的放大橫截面視圖，展現(xiàn)對(duì)比實(shí)施例的制造步驟。
圖22是半導(dǎo)體襯底主要部分的放大橫截面視圖，展現(xiàn)了圖20之后的半導(dǎo)體器件的制造步驟。
圖23是半導(dǎo)體襯底主要部分的放大橫截面視圖，展現(xiàn)了圖22之后的半導(dǎo)體器件的制造步驟。
圖24是一個(gè)平面圖，展現(xiàn)了在各個(gè)p型井和n型井上形成的柵電極。
圖25是半導(dǎo)體襯底主要部分的放大橫截面視圖，展現(xiàn)了圖23之后的半導(dǎo)體器件的制造步驟；和圖26是半導(dǎo)體襯底主要部分的放大橫截面視圖，展現(xiàn)了由現(xiàn)有制造方法引起的制造故障。
優(yōu)選實(shí)施方式的詳細(xì)說(shuō)明通過(guò)優(yōu)選的實(shí)施方式并參考附圖將詳細(xì)描述本發(fā)明。在所有用于解釋優(yōu)選實(shí)施方式的附圖中，同一個(gè)部件一般用同一個(gè)參考標(biāo)記表示，以省去重復(fù)說(shuō)明。
首先，將描述由本發(fā)明人最新發(fā)現(xiàn)的在形成元件隔離槽的步驟中的制造故障。在形成元件隔離槽的步驟中，在硅襯底形成一層薄的熱氧化硅膜之后首先沉積一層氮化硅膜，然后用光刻膠膜作掩模進(jìn)行干蝕刻，除去元件隔離區(qū)域中的氮化硅膜。在蝕刻元件隔離區(qū)域中的硅襯底的過(guò)程中以氮化硅膜作掩模，因?yàn)槠渚哂胁蝗菀籽趸奶匦裕运财鸬娇寡趸さ淖饔?，防止位于下面的硅襯底的表面被氧化。
但是，當(dāng)在氮化硅膜之上形成光刻膠膜時(shí)，氮化硅膜的表面會(huì)形成異物。該異物被認(rèn)為是主要由沉積在光刻膠膜之下的一層抗反射膜中的成分衍生而來(lái)。然后，在沉積了異物的狀態(tài)下干蝕刻元件隔離區(qū)域中的氮化硅膜時(shí)，該異物起蝕刻掩模的作用，并且其下的氮化硅膜沒(méi)有被除去。相應(yīng)地，當(dāng)用氮化硅膜作掩模進(jìn)行干蝕刻在硅襯底上形成溝槽時(shí)，因?yàn)樵诋愇镏卤Ａ舻牡枘ぶ碌牟糠值墓枰r底沒(méi)有蝕刻，所以在溝槽內(nèi)部形成針狀的硅突起。
因?yàn)獒槧罟柰黄鸬捻敹朔浅＜饧?xì)，所以該突起具有頂端幾乎不被氧化的特點(diǎn)，即使在下個(gè)步驟中通過(guò)熱氧化硅襯底在溝槽內(nèi)壁上形成薄的氧化硅膜之時(shí)，并且還具有電場(chǎng)容易集中到突起頂端的特點(diǎn)。相應(yīng)地，當(dāng)氧化硅被填埋在溝槽內(nèi)部形成元件隔離溝槽，然后在活性區(qū)域的硅襯底的表面上形成柵氧化膜，并進(jìn)一步地在其上形成柵電極時(shí)，它導(dǎo)致一個(gè)問(wèn)題，即在橫越元件隔離槽的柵電極和針狀硅突起之間引起介電擊穿(dielectric breakdown)。圖26是展現(xiàn)由現(xiàn)有制造方法引起的制造中故障的視圖?？梢钥吹接捎谠撫槧罟柰黄鸲鴮?dǎo)致在元件隔離槽30中形成的針狀硅突起31和橫越元件隔離槽30所形成的柵電極32之間引起介電擊穿。
參考圖1至25按照步驟順序描述根據(jù)該實(shí)施方式的MISFET的制造方法。
首先，如圖1所示，在約800～1000℃下熱氧化具有特定電阻率例如約1～10Ωcm的p型單晶硅襯底(簡(jiǎn)稱(chēng)為襯底)1，在表面上形成厚度約11nm的薄氧化硅膜2，然后通過(guò)CVD法在氧化硅膜2之上沉積一層厚度約190nm～200nm的氮化硅膜3。在蝕刻元件隔離區(qū)域中的襯底1以形成溝槽的過(guò)程中氮化硅膜3被用作掩模，因?yàn)樗哂胁蝗菀籽趸奶匦?，所以它還起到抗氧化膜的作用，防止位于下面的襯底1的表面被氧化。在氮化硅膜3下面形成氧化硅膜2是為了緩和在襯底1和氮化硅膜3之間的邊界處產(chǎn)生的應(yīng)力，并防止出現(xiàn)缺陷，例如因應(yīng)力而造成的襯底1的表面上的位錯(cuò)。
然后，如圖2所示，在氮化硅膜3之上形成作為絕緣膜的例如厚13nm的氧化硅膜4。通過(guò)例如作為熱氧化法之一的ISSG(現(xiàn)場(chǎng)蒸汽生成)氧化法(該方法為在減壓下將氫氣和氧氣直接注入熱加工室中，并在加熱的襯底之上進(jìn)行自由基氧化反應(yīng))，形成氧化硅膜4。除ISSG氧化法之外，還可以通過(guò)采用CVD法沉積氧化硅膜4。
然后，如圖3所示，在氧化硅膜4之上層疊形成抗反射膜(BARC底部抗反射涂層)5和光刻膠膜6之后，運(yùn)用曝光和顯影除去區(qū)域中的抗反射膜5和光刻膠膜6，形成元件隔離槽。在該情況中，如圖4所示，氧化硅膜4的表面上會(huì)形成異物7。該異物7被認(rèn)為是主要由氧化硅膜4上形成的抗反射膜5中的成分衍生而來(lái)。
然后，在該實(shí)施方式中，在運(yùn)用曝光和顯影處理之后，用氫氟酸蝕刻溶液清洗襯底1的表面。由于對(duì)如圖5所示的暴露在已除去光刻膠膜6和抗反射膜5的區(qū)域(元件隔離區(qū)域)的氧化硅膜4進(jìn)行蝕刻，因而移除了在該區(qū)域中氧化硅膜4的表面上沉積的異物7。也就是說(shuō)，絕緣膜(氧化硅膜4)作為保護(hù)膜形成，防止在氮化硅膜3上形成異物。而作為插入到氮化硅膜3和抗反射膜5之間的氧化硅膜4，其并不限于氧化硅膜，其它薄膜也可以，只要能通過(guò)不溶解氮化硅膜3的蝕刻溶液除去，例如也可以插入多晶硅膜或非晶硅膜。在該情況中，它們也能起到像氧化硅膜4一樣的保護(hù)膜的作用，防止在氮化硅膜3上形成異物。
然后，如圖6所示，用光刻膠膜6和抗反射膜5作掩模進(jìn)行干蝕刻，除去元件隔離區(qū)域中的氮化硅膜3和其下層的氧化硅膜2，暴露出襯底1的表面。如果在暴露的襯底1的表面仍留有氧化硅膜2，它會(huì)導(dǎo)致出現(xiàn)異物，因此襯底1被過(guò)度蝕刻，以完全除去氧化硅膜2。襯底1的過(guò)度蝕刻的量可以為約10～30nm。
圖7為通過(guò)干蝕刻暴露的襯底1的放大橫截面視圖。在用氫氟酸的清洗處理中，如果氧化硅膜4的蝕刻量不夠，則有時(shí)會(huì)部分保留未移除的異物。在該情況中，因?yàn)閷?duì)于干蝕刻，該保留的異物起到掩模的作用，所以當(dāng)干蝕刻其下層中的氮化硅膜3和氧化硅膜2時(shí)，異物7之下的絕緣膜(氧化硅膜4，氮化硅膜3和氧化硅膜2)不會(huì)被蝕刻掉，而是保留在襯底1上。通過(guò)下面將要描述的步驟除去該異物7和其下的絕緣膜(氧化硅膜4，氮化硅膜3和氧化硅膜2)。
然后，如圖8所示，通過(guò)灰化除去光刻膠膜6和抗反射膜5，接著，用SC-1溶液(氨水/過(guò)氧化氫水溶液的混合溶液)和SC-2溶液(鹽酸/過(guò)氧化氫水溶液的混合溶液)清洗襯底1的表面，并用氫氟酸蝕刻溶液進(jìn)行清洗。當(dāng)進(jìn)行氫氟酸清洗時(shí)，如圖9所示，暴露在氮化硅膜3末端之下的氧化硅膜2(圖中箭頭所示的部分)被蝕刻，并相對(duì)氮化硅膜3末端向內(nèi)側(cè)(活性區(qū)域一側(cè))凹陷。在該情況中，當(dāng)氧化硅膜2的凹陷量增加時(shí)，由于氮化硅膜3和氧化硅膜2的接觸面積減少，容易引起它們之間邊界處的剝離，因此希望限制凹陷量在不大幅超過(guò)氧化硅膜2厚度的范圍內(nèi)。
然后，如圖10所示，在約800～1100℃下熱氧化襯底1，在暴露于元件隔離區(qū)域的襯底1的表面上形成厚度大于氧化硅膜2厚度(例如，約20nm)的氧化硅膜8。通過(guò)熱氧化，氧化硅膜8從氮化硅膜3末端到其內(nèi)側(cè)(活性區(qū)域一側(cè))形成鳥(niǎo)嘴形。
然后，如圖11所示，用氫氟酸蝕刻溶液除去熱氧化形成的氧化硅膜8。通過(guò)蝕刻處理，在氮化硅膜3末端之下的襯底1的表面上形成一個(gè)適度傾斜的表面，并除去氮化硅膜3之上的氧化硅膜4。此外，即使由于殘留的異物使得元件隔離區(qū)域中襯底表面上仍留有絕緣膜(氧化硅膜4、氮化硅膜3和氧化硅膜2)，由于氮化硅膜3之下的氧化硅膜2被除去，所以其上的氮化硅膜3和異物7也被移除。也就是說(shuō)，即使在用氫氟酸蝕刻溶液清洗氮化硅膜3之上的氧化硅膜4的步驟中(參見(jiàn)圖5)部分保留了未移除的異物7，它們也會(huì)在用氫氟酸蝕刻溶液除去氧化硅膜8的步驟中被同時(shí)除去(參見(jiàn)圖11)。
然后，如圖12所示，用氮化硅膜3作掩模干蝕刻襯底1，在元件隔離區(qū)域中的襯底1上形成深度為330nm的溝槽9a。在該加工過(guò)程中，當(dāng)控制蝕刻氣體的組成在溝槽9a的側(cè)壁提供一個(gè)約80°的錐度時(shí)，在隨后的步驟中容易向溝槽9a內(nèi)填充氧化硅膜(11)。
然后，在用SC-1溶液、SC-2溶液和稀釋的氫氟酸進(jìn)行清洗除去沉積在溝槽9a內(nèi)壁上的蝕刻殘留物之后，氧化襯底1在溝槽9a的壁上形成厚度約20nm的氧化硅膜10，如圖13所示。氧化硅膜10的形成是為了恢復(fù)干蝕刻在溝槽9a內(nèi)壁上形成的損壞和緩和在下個(gè)步驟中填埋在溝槽9a內(nèi)的氧化硅膜(11)和襯底1之間的邊界處所產(chǎn)生的應(yīng)力。
在該實(shí)施方式中，作為氧化襯底1在溝槽9a內(nèi)壁上形成氧化硅膜10的方法，可采用ISSG氧化法。如上所述，ISSG氧化法是一種在減壓下將氫氣和氧氣直接注入熱加工室中并在加熱的襯底上進(jìn)行自由基氧化反應(yīng)的方法，它具有強(qiáng)大的氧化作用，不僅氧化硅，而且氧化氮化硅。相應(yīng)地，當(dāng)采用ISSG氧化法在溝槽9a的內(nèi)壁上形成氧化硅膜10時(shí)，在氮化硅膜3的側(cè)壁和上表面上形成了一層厚度約13nm的氧化硅膜10’，如圖14所示。通過(guò)ISSG氧化法形成的氧化硅膜10、10’具有一個(gè)特點(diǎn)，即相比于通過(guò)CVD法沉積的氧化硅膜和通過(guò)現(xiàn)有濕氧化法形成的熱氧化膜，其對(duì)氫氟酸的抗蝕性更高(蝕刻速率更小)。也就是說(shuō)，相比于將在后續(xù)步驟中通過(guò)CVD法形成的絕緣膜(氧化硅膜11)，它對(duì)含氫氟酸的溶液具有更小的蝕刻速率。也就是說(shuō)，絕緣膜11是作為一層提供對(duì)氫氟酸的抗蝕性的膜形成。如在該實(shí)施方式中所述，通常作為抗氧化膜的氮化硅膜3被氧化，在其表面上形成氧化硅膜10’。
然后，如圖15所示，在溝槽9a中沉積一層絕緣膜。該絕緣膜可采用例如高密度等離子體CVD法沉積，在襯底1之上包括溝槽9a內(nèi)部形成氧化硅膜11。所沉積的氧化硅膜11具有很大的厚度，使得溝槽9a上方的膜厚度為約600nm，并且氧化硅膜11在溝槽9a內(nèi)無(wú)間隙地填充。在溝槽9a的內(nèi)壁和氧化硅膜10之間還可以薄薄地沉積一層氮化硅膜(未說(shuō)明)。在使填埋在溝槽9a中的氧化硅膜11密實(shí)化(收縮配合)時(shí)，該氮化硅膜具有抑制在活性區(qū)域一側(cè)溝槽9a內(nèi)壁所形成的氧化硅膜10的厚度增大的效果。形成該氮化硅膜的方法包括在形成氧化硅膜10之前通過(guò)CVD法沉積的方法或者在含氮?dú)夥罩羞\(yùn)用熱處理的形成方法。
然后，在進(jìn)行密實(shí)化(收縮配合)-即通過(guò)在氮?dú)夥罩性?150℃下將襯底熱氧化改善填埋在溝槽9a中的氧化硅膜11的膜質(zhì)量-之后，采用化學(xué)機(jī)械拋光(CMP)法拋光溝槽9a上方的氧化硅膜11，使其表面平整，如圖16所示。用氮化硅膜3作為停止點(diǎn)(stopper)進(jìn)行拋光，終點(diǎn)為直至氧化硅膜11表面高度與氮化硅膜3相同。相應(yīng)地，在進(jìn)行拋光時(shí)，在除去氮化硅膜3上表面的氧化硅膜10’的同時(shí)，保留了氮化硅膜3側(cè)壁上的氧化硅膜10’。到該步驟為止，完成了元件隔離槽9，其中在溝槽9a內(nèi)部填埋了氧化硅膜11。此外，在通過(guò)CMP法拋光氧化硅膜11時(shí)，它也可以通過(guò)例如回蝕刻等其它方法進(jìn)行?？蛇x擇地，它還可以通過(guò)在進(jìn)行CMP法之后結(jié)合回蝕刻法進(jìn)行。
然后，在密實(shí)化(收縮配合)之后，還可以用光刻膠膜作掩模(未說(shuō)明)進(jìn)行干蝕刻，預(yù)先除去氮化硅膜3之上的氧化硅膜11。作為該情況中的光刻膠膜構(gòu)圖，可使用在干蝕刻元件隔離區(qū)域中的氮化硅膜3的過(guò)程中所用的光刻膠膜的反向構(gòu)圖。如上所述，通過(guò)預(yù)先除去氧化硅膜11，由于可以減少在CMP步驟中對(duì)氧化硅膜11的拋光量，因此可縮短CMP步驟中的加工時(shí)間。此外，通過(guò)減少氧化硅膜11的拋光量，可以減少在各個(gè)元件隔離區(qū)域中拋光之后膜厚度的散布(scattering)。
然后，如圖17所示，回蝕刻元件隔離槽9中填埋的氧化硅膜11和氮化硅膜3側(cè)壁上的氧化硅膜10’，由此使得其表面相對(duì)于氮化硅膜3的表面輕微地凹陷，在這之后，采用熱磷酸進(jìn)行濕蝕刻，除去氮化硅膜3，如圖18所示。在采用熱磷酸的濕蝕刻中，由于氮化硅的蝕刻選擇性相對(duì)于氧化硅為約30，所以即使當(dāng)?shù)枘?完全被除去時(shí)，氧化硅膜2、10、10’、11的蝕刻量仍很小。相應(yīng)地，當(dāng)采用熱磷酸進(jìn)行濕蝕刻除去氮化硅膜3時(shí)，在活性區(qū)域中襯底1之上的氧化硅膜2表面和元件隔離槽9中氧化硅膜11表面之間形成一個(gè)臺(tái)階，并且氮化硅膜3的側(cè)壁上形成的氧化硅膜10’仍保留在氧化硅膜11的側(cè)壁上，如圖9中放大的比例尺寸所示。
然后，如圖20所示，用氫氟酸蝕刻溶液濕蝕刻氧化硅膜2、10’和11，以降低該臺(tái)階。當(dāng)進(jìn)行濕蝕刻時(shí)，在元件隔離槽9的中心部分附近只有其上表面暴露給蝕刻溶液，而在元件隔離槽9的末端處其上表面和側(cè)邊都暴露給蝕刻溶液。然后，由于通過(guò)ISSG氧化法形成的氧化硅膜10’相比于通過(guò)CVD法沉積的氧化硅膜11具有更小的氫氟酸蝕刻速率(約0.83)，如果在氧化硅膜11的側(cè)壁上形成氧化硅膜10’，則可抑制元件隔離槽末端處硅膜11的凹陷量。相反，如果在氧化硅膜11的側(cè)壁上沒(méi)有形成氧化硅膜10’，則元件隔離槽9末端處的氧化硅膜11相比于中心部分的氧化硅膜11會(huì)大幅向下凹陷，如圖21所示。如上所述，根據(jù)該實(shí)施方式，形成了蝕刻速率比元件隔離槽9中填埋的氧化硅膜11更小的氧化硅膜10’，能減少元件隔離槽9末端處的凹陷量。
然后，如圖22所示，在約800～1100℃下熱氧化襯底1，在活性區(qū)域中的襯底1的表面上形成厚度約15nm的氧化硅膜12。接著，通過(guò)氧化硅膜12向襯底1的指定部分離子注入n型雜質(zhì)(例如磷)，并在其它部分離子注入p型雜質(zhì)(硼)，然后在約950℃下對(duì)襯底進(jìn)行熱處理，使雜質(zhì)延伸擴(kuò)散，由此在襯底1的指定部分形成p型井13和在其它部分形成n型井14。
然后，在采用氫氟酸進(jìn)行濕蝕刻除去襯底1表面上的硅膜12之后，在襯底1之上形成柵絕緣膜15，如圖23所示。在柵絕緣膜15處，在約800～850℃下將襯底1熱氧化，在其表面上形成厚度約4nm的規(guī)則柵氧化膜。接著，在柵絕緣膜15之上形成柵電極16。柵電極16包括一個(gè)導(dǎo)電膜，其例如通過(guò)如下方法形成通過(guò)CVD法在柵絕緣膜15之上沉積摻磷的多晶硅膜，接著在其上沉積WSi(硅化鎢)膜，進(jìn)一步地，通過(guò)CVD法在其上沉積一層氧化硅膜17，然后用光刻膠膜(未說(shuō)明)作掩模進(jìn)行干蝕刻對(duì)該膜構(gòu)圖。圖24為分別展現(xiàn)針對(duì)p型井13和n型井14所形成的柵電極16的平面視圖。
根據(jù)該實(shí)施方式，當(dāng)干蝕刻?hào)烹姌O材料形成柵電極16時(shí)，由于減少了元件隔離槽9末端處的凹陷量，因此沒(méi)有沿著元件隔離槽9和活性區(qū)域(p型井13，n型井14)的邊界形成柵電極材料的蝕刻殘留物，這樣可以防止相鄰柵電極16相互之間短路而引起的故障。
然后，如圖25所示，在向p型井13內(nèi)離子注入n型雜質(zhì)(磷或砷)形成n-型半導(dǎo)體區(qū)域18和向n型井14內(nèi)離子注入p型雜質(zhì)(硼)形成p-型半導(dǎo)體區(qū)域19之后，各相異性蝕刻通過(guò)CVD法在襯底1上沉積的氧化硅膜，由此在柵電極16的側(cè)壁上形成側(cè)壁隔片(spacer)20。然后，向p型井13注入n型雜質(zhì)(磷或砷)，形成高雜質(zhì)濃度的n+型半導(dǎo)體區(qū)域21(源極，漏極)，和向n型井14注入p型雜質(zhì)(硼)，形成高雜質(zhì)濃度的p+型半導(dǎo)體區(qū)域22(源極，漏極)。到該步驟為止，完成了n溝道型MISFET(Qn)和p溝道型MISFET(Qp)。
根據(jù)該實(shí)施方式，由于通過(guò)減少元件隔離槽9末端處的凹陷量抑制了下述現(xiàn)象，即在活性區(qū)域中襯底1的表面上所形成的柵絕緣膜15的厚度在活性區(qū)域末端(肩部)局部減少，因此可以抑制各個(gè)n溝道型MISFET(Qn)和p溝道型MISFET(Qp)的紐結(jié)性。
下面將簡(jiǎn)要描述本發(fā)明中所公開(kāi)內(nèi)容中的典型實(shí)施方式所獲得的效果。
通過(guò)在氮化硅膜之上形成氧化硅膜并濕蝕刻該氧化硅膜，可以除去由構(gòu)成抗反射膜的成分造成的異物。此外，通過(guò)在氮化硅膜構(gòu)圖之后運(yùn)用熱氧化和濕法清洗可除去針狀突起。這能夠防止由針狀突起引起的柵電極的介電擊穿。因而能改善半導(dǎo)體器件的可靠性。
由于減少了隔離槽末端處的凹陷量，因此在干蝕刻?hào)烹姌O材料形成柵電極的過(guò)程中，不會(huì)沿著元件隔離槽和活性區(qū)域的邊界形成柵電極材料的蝕刻殘留物，能防止相鄰柵電極相互之間短路而出現(xiàn)的故障。因而能改善半導(dǎo)體器件的可靠性。
由于通過(guò)減少元件隔離槽末端處的凹陷量抑制了下述現(xiàn)象，即在活性區(qū)域中襯底的表面上所形成的柵絕緣膜的厚度在活性區(qū)域末端(肩部)局部減少，因此可以消除MISFET的紐結(jié)性。因而能改善半導(dǎo)體器件的可靠性。
本發(fā)明人所作的發(fā)明已經(jīng)參考優(yōu)選的實(shí)施方式在上面詳細(xì)地進(jìn)行了說(shuō)明，但是很明顯本發(fā)明不受上述實(shí)施方式的限制，并可在不背離其要點(diǎn)的范圍內(nèi)進(jìn)行各種改進(jìn)。
本發(fā)明涉及一種半導(dǎo)體集成電路及其制造技術(shù)，并特別地它涉及一種適于以下應(yīng)用的有效技術(shù)制造用于形成微小MISFET(金屬絕緣半導(dǎo)體場(chǎng)效應(yīng)晶體管)的元件隔離結(jié)構(gòu)及其形成方法。
權(quán)利要求
1.一種制造半導(dǎo)體器件的方法，包括下列步驟(a)在硅襯底的主要表面之上形成第一氧化硅膜之后，形成一層氮化硅膜；(b)在氮化硅膜之上形成第二氧化硅膜，然后形成光刻膠膜，其中元件隔離區(qū)域在第二氧化硅膜之上是開(kāi)放的；(c)在步驟(b)之后，對(duì)元件隔離區(qū)域暴露的第二氧化硅膜進(jìn)行濕蝕刻處理；(d)在步驟(c)之后通過(guò)用光刻膠膜作掩模干蝕刻氮化硅膜和第一氧化硅膜，由此暴露出元件隔離區(qū)域中的硅襯底；(e)除去光刻膠膜；(f)在步驟(e)之后通過(guò)用氮化硅膜作掩模干蝕刻硅襯底，由此在元件隔離區(qū)域中的硅襯底上形成溝槽；(g)在硅襯底之上包括溝槽的內(nèi)部形成第三氧化硅膜，然后通過(guò)化學(xué)機(jī)械拋光法或在化學(xué)機(jī)械拋光法之后進(jìn)行回蝕刻，除去溝槽之外的第三氧化硅膜，留下溝槽內(nèi)部的第三氧化硅膜，由此在元件隔離區(qū)域中的硅襯底上形成元件隔離槽；和(h)除去氮化硅膜。
2.根據(jù)權(quán)利要求1的制造半導(dǎo)體器件的方法，其中氧化硅膜通過(guò)熱氧化法形成。
3.根據(jù)權(quán)利要求1的制造半導(dǎo)體器件的方法，其中第二氧化硅膜通過(guò)CVD法形成。
4.根據(jù)權(quán)利要求1的制造半導(dǎo)體器件的方法，其中用硅膜代替第二氧化硅膜。
5.根據(jù)權(quán)利要求1的制造半導(dǎo)體器件的方法，其中在光刻膠膜之下設(shè)置一層抗反射膜。
6.根據(jù)權(quán)利要求1的制造半導(dǎo)體器件的方法，其在步驟(e)和步驟(f)之間進(jìn)一步包括下列步驟(i)對(duì)元件隔離區(qū)域中暴露的硅襯底進(jìn)行濕蝕刻處理，由此使氮化硅膜之下所暴露的第一氧化硅膜的末端相對(duì)于氮化硅硅膜的末端向內(nèi)側(cè)凹陷；(j)熱氧化硅襯底，由此在元件隔離區(qū)域中暴露的硅襯底的表面形成厚度大于第一氧化硅膜的第四氧化硅膜；和(k)通過(guò)濕蝕刻除去第四氧化硅膜，由此在氮化硅膜末端之下的硅襯底的表面形成傾斜的表面。
7.根據(jù)權(quán)利要求1的制造半導(dǎo)體器件的方法，其在步驟(h)之后進(jìn)一步包括一個(gè)步驟(l)引入用于在硅襯底中形成井的雜質(zhì)。
8.根據(jù)權(quán)利要求1的制造半導(dǎo)體器件的方法，其在步驟(h)之后進(jìn)一步包括一個(gè)步驟(m)在硅襯底表面之上形成柵絕緣膜，并在柵絕緣膜之上形成MISFET的柵電極。
9.根據(jù)權(quán)利要求1的制造半導(dǎo)體器件的方法，其在步驟(f)和步驟(g)之間進(jìn)一步包括一個(gè)步驟(n)氧化硅襯底，由此在溝槽內(nèi)壁上形成第五氧化硅膜。
10.根據(jù)權(quán)利要求9的制造半導(dǎo)體器件的方法，其中通過(guò)ISSG氧化法形成第五氧化硅膜，并且同時(shí)氧化氮化硅膜的表面。
11.一種制造半導(dǎo)體器件的方法，其包括下列步驟(a)在硅襯底的主要表面之上形成第一氧化硅膜之后，形成一層氮化硅膜；(b)形成光刻膠膜，其中元件隔離區(qū)域在氮化硅膜之上是開(kāi)放的；(c)用光刻膠作掩模干蝕刻氮化硅膜和第一氧化硅膜，由此暴露出元件隔離區(qū)域中的硅襯底；(d)除去光刻膠層；(e)在步驟(d)之后通過(guò)用氮化硅作掩模干蝕刻硅襯底，由此在元件隔離區(qū)域中的硅襯底上形成溝槽；(f)在步驟(e)之后通過(guò)用ISSG氧化法分別氧化溝槽內(nèi)部暴露的硅襯底和氮化硅膜，由此在溝槽內(nèi)壁上形成第二氧化硅膜和在氮化硅膜的上表面和側(cè)壁上形成第三氧化硅膜；(g)在步驟(f)之后在硅襯底之上包括溝槽內(nèi)部形成第四氧化硅膜，然后通過(guò)化學(xué)拋光法除去溝槽之外的第四氧化硅膜，保留溝槽內(nèi)部的第四氧化硅膜，由此在元件隔離區(qū)域中的硅襯底上形成元件隔離槽；(h)通過(guò)濕蝕刻除去氮化硅膜；和(i)在步驟(h)之后，對(duì)第一、第三和第四氧化硅膜進(jìn)行濕蝕刻處理。
12.根據(jù)權(quán)利要求11的制造半導(dǎo)體器件的方法，其在步驟(g)和步驟(h)之間進(jìn)一步包括一個(gè)步驟(j)回蝕刻第三和第四氧化硅膜，由此使第三和第四氧化硅膜的表面凹陷至低于氮化硅膜的部分。
13.根據(jù)權(quán)利要求11的制造半導(dǎo)體器件的方法，其在步驟(i)之后進(jìn)一步包括下列步驟(k)氧化硅襯底，由此在元件隔離槽包圍的活性區(qū)域中的硅襯底表面上形成第五氧化硅膜；(l)在步驟(k)之后引入用于在硅襯底中形成井的雜質(zhì)。
14.根據(jù)權(quán)利要求13的制造半導(dǎo)體器件的方法，其在步驟(l)之后進(jìn)一步包括一個(gè)步驟(m)在硅襯底表面之上形成柵絕緣膜，并在柵絕緣膜之上形成MISFET的柵電極。
15.一種制造半導(dǎo)體器件的方法，其包括下列步驟(a)在硅襯底的主要表面之上形成第一氧化硅膜之后，形成一層氮化硅膜；(b)在氮化硅膜之上形成第二氧化硅膜，然后形成光刻膠膜，其中元件隔離區(qū)域在第二氧化硅膜之上是開(kāi)放的；(c)在步驟(b)之后，對(duì)元件隔離區(qū)域暴露的第二氧化硅膜進(jìn)行濕蝕刻處理；(d)在步驟(c)之后通過(guò)用光刻膠膜作掩模干蝕刻氮化硅膜和第一氧化硅膜，由此暴露出元件隔離區(qū)域中的硅襯底；(e)除去光刻膠膜；(f)在步驟(e)之后通過(guò)用氮化硅膜作掩模干蝕刻硅襯底，由此在元件隔離區(qū)域中的硅襯底上形成溝槽；(g)在步驟(f)之后通過(guò)采用ISSG氧化法分別氧化溝槽內(nèi)部暴露的硅襯底和氮化硅膜，由此在溝槽內(nèi)壁上形成第三氧化硅膜和在氮化硅膜的上表面和側(cè)壁上形成第四氧化硅膜；(h)在步驟(g)之后在硅襯底之上包括溝槽內(nèi)部形成第五氧化硅膜，在步驟(g)之后通過(guò)化學(xué)機(jī)械拋光法或在化學(xué)機(jī)械拋光法之后進(jìn)行回蝕刻，除去溝槽之外的第五氧化硅膜，由此在元件隔離區(qū)域中的硅襯底上形成元件隔離槽；(i)通過(guò)濕蝕刻除去氮化硅膜；和(j)在步驟(i)之后，對(duì)第一、第四和第五氧化硅膜進(jìn)行濕蝕刻處理。
16.根據(jù)權(quán)利要求15的制造半導(dǎo)體器件的方法，其中第二氧化硅膜通過(guò)熱氧化法形成。
17.根據(jù)權(quán)利要求15的制造半導(dǎo)體器件的方法，其中第二氧化硅膜通過(guò)CVD法形成。
18.根據(jù)權(quán)利要求15的制造半導(dǎo)體器件的方法，其中用硅膜代替第二氧化硅膜。
19.根據(jù)權(quán)利要求15的制造半導(dǎo)體器件的方法，其中在光刻膠膜之下設(shè)置一層抗反射膜。
20.根據(jù)權(quán)利要求15的制造半導(dǎo)體器件的方法，其在步驟(e)和步驟(f)之間進(jìn)一步包括下列步驟(k)對(duì)元件隔離區(qū)域中暴露的硅襯底進(jìn)行濕蝕刻處理，由此使氮化硅膜末端之下所暴露的第一氧化硅膜的末端相對(duì)于氮化硅膜的末端向內(nèi)側(cè)凹陷；(l)熱氧化硅襯底，由此在元件隔離區(qū)域中暴露的硅襯底的表面之上形成厚度大于第一氧化硅膜的第六氧化硅膜；和(m)通過(guò)濕蝕刻除去第六氧化硅膜，由此在氮化硅膜末端之下的硅襯底的表面形成傾斜的表面。
21.根據(jù)權(quán)利要求15的制造半導(dǎo)體器件的方法，其在步驟(j)之后進(jìn)一步包括下列步驟(n)氧化硅襯底，由此在元件隔離槽包圍的活性區(qū)域中的硅襯底表面之上形成第七氧化硅膜；和(o)在步驟(n)之后引入用于在硅襯底中形成井的雜質(zhì)。
22.根據(jù)權(quán)利要求21的制造半導(dǎo)體器件的方法，其在步驟(o)之后進(jìn)一步包括一個(gè)步驟(p)在硅襯底表面之上形成柵絕緣膜，并在柵絕緣膜之上形成MISFET的柵電極。
全文摘要
本發(fā)明涉及一種制造半導(dǎo)體器件的方法，用于防止在形成元件隔離槽的步驟中在溝槽內(nèi)部由針狀突起引起的柵電極的介電擊穿，其中包括在作為元件隔離槽蝕刻掩模的氮化硅膜之上形成一層氧化硅膜，然后在用其下帶有抗反射膜的光刻膠膜作掩模對(duì)氮化硅膜構(gòu)圖的步驟之前，用氫氟酸蝕刻溶液清洗襯底表面，移除在氧化硅膜表面上沉積的異物。
文檔編號(hào)H01L21/76GK1641854SQ20051000182
公開(kāi)日2005年7月20日 申請(qǐng)日期2005年1月13日 優(yōu)先權(quán)日2004年1月14日
發(fā)明者金光賢司, 森山卓史, 細(xì)田直宏 申請(qǐng)人:株式會(huì)社瑞薩科技