專利名稱：鐵電存儲(chǔ)設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及包括標(biāo)準(zhǔn)單元和基準(zhǔn)單元的鐵電存儲(chǔ)設(shè)備，并且特別地涉及一種用于通過減少在基準(zhǔn)單元上的應(yīng)力來獲得高可靠性的技術(shù)。
背景技術(shù)：
近些年來，隨著處理的小型化和容量的增加，能夠減小存儲(chǔ)單元尺寸的包含一個(gè)晶體管和一個(gè)鐵電電容器(1T1C)的存儲(chǔ)單元已經(jīng)正在取代當(dāng)前使用的包含兩個(gè)晶體管和兩個(gè)鐵電電容器(2T2C)的存儲(chǔ)單元以形成鐵電存儲(chǔ)器。除標(biāo)準(zhǔn)2T2C存儲(chǔ)單元結(jié)構(gòu)之外，1T1C存儲(chǔ)單元需要基準(zhǔn)單元。因此，為了增加速度和提高可靠性，縮短將數(shù)據(jù)寫入到基準(zhǔn)單元或者從基準(zhǔn)單元讀出數(shù)據(jù)所必需的時(shí)間已經(jīng)變得越來越重要了。
在下文中，將參考附圖對(duì)傳統(tǒng)的鐵電存儲(chǔ)器進(jìn)行描述。在美國專利6,028,078、或者在1999年Symposium on VLSI Circuits Digest ofTechnical Papers的第97-98頁發(fā)表的Yaonbae Chung及其他人所著的“A 3.3-V 4-Mb Nonvolatile Ferroelectric RAM with aSelectively-Driven Double-Pulsed Plate Read/Write-Back Scheme”中示出了用于該傳統(tǒng)存儲(chǔ)器的下列技術(shù)。
圖7是一個(gè)表示在一個(gè)鐵電存儲(chǔ)器的存儲(chǔ)單元電容器中使用的鐵電體的遲滯特性的曲線圖。圖8是一個(gè)表示在傳統(tǒng)的鐵電存儲(chǔ)器中的操作的時(shí)序圖。圖9是一個(gè)表示傳統(tǒng)的鐵電存儲(chǔ)器的詳細(xì)電路結(jié)構(gòu)的圖。圖10是一個(gè)示意地表示傳統(tǒng)的鐵電存儲(chǔ)器的電路結(jié)構(gòu)的圖。
在圖9和圖10中，參考標(biāo)記RMC0表示用于寫入和讀出數(shù)據(jù)的第一基準(zhǔn)單元。第一基準(zhǔn)單元RMC0包括第一金屬氧化物(MOS)晶體管T0，其漏極連接到第一基準(zhǔn)位線BL0，并且其柵級(jí)連接到基準(zhǔn)字線RWL；以及第一鐵電電容器C0，其一端在連接點(diǎn)、即第一存儲(chǔ)節(jié)點(diǎn)ST0處連接到第一MOS晶體管T0的源極，并且其另一端連接到基準(zhǔn)單元板線RCP。
參考標(biāo)記RMC1表示用于寫入和讀出數(shù)據(jù)的第二基準(zhǔn)單元。第二基準(zhǔn)單元RMC1包括第二MOS晶體管T1，其漏極連接到第三基準(zhǔn)位線BL2，并且其柵級(jí)連接到基準(zhǔn)字線RWL；以及第二鐵電電容器C1，其一端在連接點(diǎn)、即第二存儲(chǔ)節(jié)點(diǎn)ST1處連接到第二MOS晶體管T1的源極，并且其另一端連接到基準(zhǔn)單元板線RCP。
參考標(biāo)記RMC2表示用于寫入和讀出數(shù)據(jù)的第三基準(zhǔn)單元。第三基準(zhǔn)單元RMC2包括第十一MOS晶體管T10，其漏極連接到第五基準(zhǔn)位線BL4，并且其柵級(jí)連接到基準(zhǔn)字線RWL；以及第五鐵電電容器C4，其一端在連接點(diǎn)、即第五存儲(chǔ)節(jié)點(diǎn)ST4處連接到第十一MOS晶體管T10的源極，并且其另一端連接到基準(zhǔn)單元板線RCP。
參考標(biāo)記RMC3表示用于寫入和讀出數(shù)據(jù)的第四基準(zhǔn)單元。第四基準(zhǔn)單元RMC3包括第十二MOS晶體管T11，其漏極連接到第七基準(zhǔn)位線BL6，并且其柵級(jí)連接到基準(zhǔn)字線RWL；以及第六鐵電電容器C5，其一端在連接點(diǎn)、即第六存儲(chǔ)節(jié)點(diǎn)ST5處連接到第十二MOS晶體管T11的源極，并且其另一端連接到基準(zhǔn)單元板線RCP。
在圖9和圖10中，參考標(biāo)記MC0、MC1、MC2、MC3、MC0n、MC1n、MC2n和MC3n表示標(biāo)準(zhǔn)單元。參考標(biāo)記MC0表示用于寫入和讀出數(shù)據(jù)的第一存儲(chǔ)單元。第一存儲(chǔ)單元MC0包括第九MOS晶體管T8，其漏極連接到第二標(biāo)準(zhǔn)位線BL1，并且其柵級(jí)連接到字線WL；以及第三鐵電電容器C2，其一端連接到第九MOS晶體管T8，并且其另一端連接到單元板線CP。
參考標(biāo)記MC1表示用于寫入和讀出數(shù)據(jù)的第二存儲(chǔ)單元。第二存儲(chǔ)單元MC1包括第十MOS晶體管T9，其漏極連接到第四標(biāo)準(zhǔn)位線BL3，并且其柵級(jí)連接到字線WL；以及第四鐵電電容器C3，其一端連接到第十MOS晶體管T9，并且其另一端連接到單元板線CP。
參考標(biāo)記MC2表示用于寫入和讀出數(shù)據(jù)的第三存儲(chǔ)單元。第三存儲(chǔ)單元MC2包括第十九MOS晶體管T18，其漏極連接到第六標(biāo)準(zhǔn)位線BL5，并且其柵級(jí)連接到字線WL；以及第七鐵電電容器C6，其一端連接到第十九MOS晶體管T18，并且其另一端連接到單元板線CP。
參考標(biāo)記MC3表示用于寫入和讀出數(shù)據(jù)的第四存儲(chǔ)單元。第四存儲(chǔ)單元MC3包括第二十MOS晶體管T19，其漏極連接到第八標(biāo)準(zhǔn)位線BL7，并且其柵級(jí)連接到字線WL；以及第八鐵電電容器C7，其一端連接到第二十MOS晶體管T19，并且其另一端連接到單元板線CP。
標(biāo)準(zhǔn)單元MC0n到標(biāo)準(zhǔn)單元MC3n具有與標(biāo)準(zhǔn)單元MC0到標(biāo)準(zhǔn)單元MC3相同的結(jié)構(gòu)，并且因此將省略對(duì)其的詳細(xì)說明。
標(biāo)準(zhǔn)單元MC0n到標(biāo)準(zhǔn)單元MC3n按行(即，沿著字線的方向)和列(即，沿著位線的方向)進(jìn)行設(shè)置。在設(shè)置在相同列的兩個(gè)標(biāo)準(zhǔn)單元(例如，標(biāo)準(zhǔn)單元MC0和MC0n)之間，放置一個(gè)或多個(gè)其它的標(biāo)準(zhǔn)單元(未示出)?；鶞?zhǔn)單元RMC0與設(shè)置在和基準(zhǔn)單元RMC0相同列中的多個(gè)標(biāo)準(zhǔn)單元MC0到MC0n相關(guān)聯(lián)。同樣地，基準(zhǔn)單元RMC1與設(shè)置在和基準(zhǔn)單元RMC1相同列中的多個(gè)標(biāo)準(zhǔn)單元MC1到MC1n相關(guān)聯(lián)?；鶞?zhǔn)單元RMC2與多個(gè)標(biāo)準(zhǔn)單元MC2到MC2n相關(guān)聯(lián)?；鶞?zhǔn)單元RMC3與多個(gè)標(biāo)準(zhǔn)單元MC3到MC3n相關(guān)聯(lián)。
此外，在圖9和圖10中，參考標(biāo)記RST0表示第一基準(zhǔn)單元復(fù)位電路。第一基準(zhǔn)單元復(fù)位電路RST0包括第三MOS晶體管T2，其柵級(jí)連接到基準(zhǔn)單元復(fù)位起動(dòng)信號(hào)線RST，并且其源極連接到第一基準(zhǔn)單元RMC0的第一存儲(chǔ)節(jié)點(diǎn)ST0；以及第四MOS晶體管T3，其柵級(jí)連接到基準(zhǔn)單元復(fù)位起動(dòng)信號(hào)線RST，其源極接地，并且其漏極連接到第二基準(zhǔn)單元RMC1的第二存儲(chǔ)節(jié)點(diǎn)ST1。
參考標(biāo)記RST1表示第二基準(zhǔn)單元復(fù)位電路。第二基準(zhǔn)單元復(fù)位電路RST1包括第十三MOS晶體管T12，其柵級(jí)連接到基準(zhǔn)單元復(fù)位起動(dòng)信號(hào)線RST，并且其源極連接到第三基準(zhǔn)單元RMC2的第五存儲(chǔ)節(jié)點(diǎn)ST4；以及第十四MOS晶體管T13，其柵級(jí)連接到基準(zhǔn)單元復(fù)位起動(dòng)信號(hào)線RST，其源極接地，并且其漏極連接到第四基準(zhǔn)單元RMC3的第六存儲(chǔ)節(jié)點(diǎn)ST5。
參考標(biāo)記RFDR0表示第一基準(zhǔn)單元復(fù)位驅(qū)動(dòng)器。第一基準(zhǔn)單元復(fù)位驅(qū)動(dòng)器RFDR0包括第五MOS晶體管T4，其柵級(jí)連接到第二基準(zhǔn)單元復(fù)位驅(qū)動(dòng)器起動(dòng)信號(hào)線XRDIN3，并且其源極接收電源電位；第六MOS晶體管T5，其柵級(jí)連接到第一基準(zhǔn)單元復(fù)位驅(qū)動(dòng)器起動(dòng)信號(hào)線XRDIN2，并且其源極接地；以及第七M(jìn)OS晶體管T6，其柵級(jí)連接到第三基準(zhǔn)單元復(fù)位驅(qū)動(dòng)器起動(dòng)信號(hào)線RDIN4，并且其源極接地。這三個(gè)MOS晶體管的漏極連接到包括在第一基準(zhǔn)單元復(fù)位電路RST0中的第三MOS晶體管T2的源極。
參考標(biāo)記RFDR1表示第二基準(zhǔn)單元復(fù)位驅(qū)動(dòng)器。第二基準(zhǔn)單元復(fù)位驅(qū)動(dòng)器RFDR1包括第十五MOS晶體管T14，其柵級(jí)連接到第二基準(zhǔn)單元復(fù)位驅(qū)動(dòng)器起動(dòng)信號(hào)線XRDIN3，并且其源極接收電源電位；第十六MOS晶體管T15，其柵級(jí)連接到第一基準(zhǔn)單元復(fù)位驅(qū)動(dòng)器起動(dòng)信號(hào)線XRDIN2，并且其源極接地；以及第十七M(jìn)OS晶體管T16，其柵級(jí)連接到第三基準(zhǔn)單元復(fù)位驅(qū)動(dòng)器起動(dòng)信號(hào)線RDIN4，并且其源極接地。這三個(gè)MOS晶體管的漏極連接到包括在第二基準(zhǔn)單元復(fù)位電路RST1中的第十三MOS晶體管T12的源極。
參考標(biāo)記T7表示第八MOS晶體管，其漏極和源極把第一基準(zhǔn)位線BL0和第三基準(zhǔn)位線BL2彼此相連，并且其柵級(jí)連接到基準(zhǔn)電平均衡起動(dòng)信號(hào)線REQ。參考標(biāo)記T17表示第十八MOS晶體管，其漏極和源極把第五基準(zhǔn)位線BL4和第七基準(zhǔn)位線BL6彼此相連，并且其柵級(jí)連接到基準(zhǔn)電平均衡起動(dòng)信號(hào)線REQ。
參考標(biāo)記SA表示一個(gè)讀出放大器，用于當(dāng)讀出放大器起動(dòng)信號(hào)SAE處于H電平時(shí)，放大在第一基準(zhǔn)位線BL0和第二標(biāo)準(zhǔn)位線BL1之間的電位差、在第三基準(zhǔn)位線BL2和第四標(biāo)準(zhǔn)位線BL3之間的電位差、在第五基準(zhǔn)位線BL4和第六標(biāo)準(zhǔn)位線BL5之間的電位差、以及在第七基準(zhǔn)位線BL6和第八標(biāo)準(zhǔn)位線BL7之間的電位差。
參考標(biāo)記PERI0表示第一外圍電路，它連接到基準(zhǔn)字線RWL、字線WL、基準(zhǔn)單元板線RCP、單元板線CP、基準(zhǔn)單元復(fù)位起動(dòng)信號(hào)線RST、基準(zhǔn)電平均衡起動(dòng)信號(hào)線REQ、第一基準(zhǔn)單元復(fù)位驅(qū)動(dòng)器起動(dòng)信號(hào)線XRDIN2、第二基準(zhǔn)單元復(fù)位驅(qū)動(dòng)器起動(dòng)信號(hào)線XRDIN3、以及第三基準(zhǔn)單元復(fù)位驅(qū)動(dòng)器起動(dòng)信號(hào)線RDIN4和讀出放大器起動(dòng)信號(hào)線SAE。第一外圍電路PERI0控制基準(zhǔn)單元RMC0到基準(zhǔn)單元RMC3、基準(zhǔn)單元復(fù)位電路RST0和基準(zhǔn)單元復(fù)位電路RST1、基準(zhǔn)單元復(fù)位驅(qū)動(dòng)器RFDR0和基準(zhǔn)單元復(fù)位驅(qū)動(dòng)器RFDR1、存儲(chǔ)單元MC0到存儲(chǔ)單元MC3、讀出放大器SA、以及MOS晶體管T7和MOS晶體管T17。
將參考圖8的時(shí)序圖和圖7的圖描述這個(gè)傳統(tǒng)鐵電存儲(chǔ)器的電路操作，其中圖7表示構(gòu)成該鐵電存儲(chǔ)器中的存儲(chǔ)單元的鐵電電容器C0到C7的鐵電體的遲滯特性。
在圖7中，橫坐標(biāo)表示施加到鐵電電容器上的電壓，更具體地，表示施加到板線的、相對(duì)于位線電壓的電壓?？v坐標(biāo)表示當(dāng)施加該電壓時(shí)在該鐵電電容器中的電荷數(shù)量。如圖7所示，在該鐵電電容器中，甚至當(dāng)施加在兩個(gè)端子之間的電壓為零時(shí)，如點(diǎn)A和G所示，會(huì)出現(xiàn)殘留極化。通過利用這種殘留極化特性實(shí)現(xiàn)用于存儲(chǔ)數(shù)據(jù)的非易失性鐵電存儲(chǔ)器。當(dāng)在存儲(chǔ)單元中的數(shù)據(jù)為“1”時(shí)，存儲(chǔ)單元電容器處于一種由圖7中的點(diǎn)A所示的狀態(tài)。當(dāng)在存儲(chǔ)單元中的數(shù)據(jù)為“0”時(shí)，存儲(chǔ)單元電容器處于一種由圖7中的點(diǎn)G所示的狀態(tài)。
假設(shè)在圖9中的第一鐵電電容器C0和第二鐵電電容器C1包括在基準(zhǔn)單元RMC0和RMC1中，第三鐵電電容器C2和第四鐵電電容器C3包括在標(biāo)準(zhǔn)存儲(chǔ)單元MC0和標(biāo)準(zhǔn)存儲(chǔ)單元MC1中。然后，如果在數(shù)據(jù)“1”寫入在第一鐵電電容器C0和第三鐵電電容器C2中以及數(shù)據(jù)“0”寫入在第二鐵電電容器C1和第四鐵電電容器C3中的情況下，從第三鐵電電容器C2和第四鐵電電容器C3中讀出數(shù)據(jù)，則作為初始狀態(tài)，字線WL、單元板線CP、基準(zhǔn)電平均衡起動(dòng)信號(hào)REQ、基準(zhǔn)字線RWL、基準(zhǔn)單元板線RCP、讀出放大器起動(dòng)信號(hào)SAE、第一基準(zhǔn)位線BL0、第二標(biāo)準(zhǔn)位線BL1、第三基準(zhǔn)位線BL2、第四標(biāo)準(zhǔn)位線BL3、基準(zhǔn)單元復(fù)位起動(dòng)信號(hào)RST、第三基準(zhǔn)單元復(fù)位驅(qū)動(dòng)器起動(dòng)信號(hào)RDIN4、第一存儲(chǔ)節(jié)點(diǎn)ST0和第二存儲(chǔ)節(jié)點(diǎn)ST1處于邏輯電壓電平“L”，并且第一基準(zhǔn)單元復(fù)位驅(qū)動(dòng)器起動(dòng)信號(hào)XRDIN2和第二基準(zhǔn)單元復(fù)位驅(qū)動(dòng)器起動(dòng)信號(hào)XRDIN3處于邏輯電壓電平“H”。
首先，在圖8所示的時(shí)序t01處，基準(zhǔn)電平均衡起動(dòng)信號(hào)REQ上升到邏輯電壓電平“H”。在時(shí)序t02處，字線WL和基準(zhǔn)字線RWL上升到邏輯電壓電平“H”。在時(shí)序t03處，單元板線CP和基準(zhǔn)單元板線RCP上升到邏輯電壓電平“H”。
以這種方式，將圖9中的第一MOS晶體管T0、第二MOS晶體管T1、第九MOS晶體管T8和第十MOS晶體管T9導(dǎo)通，以便將電壓施加到第一鐵電電容器C0、第二鐵電電容器C1、第三鐵電電容器C2和第四鐵電電容器C3。此外，將第八MOS晶體管T7導(dǎo)通，由此使得第一基準(zhǔn)位線BL0和第三基準(zhǔn)位線BL2電連續(xù)。在這時(shí)候，將數(shù)據(jù)“1”寫入到第三鐵電電容器C2中，以便使圖7中點(diǎn)A所示的狀態(tài)改變到點(diǎn)B所示的狀態(tài)，并且將電荷Q1讀出到第二標(biāo)準(zhǔn)位線BL1。將數(shù)據(jù)“0”寫入到第四鐵電電容器C3，以便使圖7中點(diǎn)G所示的狀態(tài)改變到點(diǎn)E所示的狀態(tài)。因此，將電荷Q0讀出到第四標(biāo)準(zhǔn)位線BL3。另一方面，將數(shù)據(jù)“1”寫入到第一鐵電電容器C0中，以便使圖7中點(diǎn)A所示的狀態(tài)改變到點(diǎn)C所示的狀態(tài)。將數(shù)據(jù)“0”寫入到第二鐵電電容器C1中，以便使圖7中點(diǎn)G所示的狀態(tài)改變到點(diǎn)F所示的狀態(tài)。因此，將電荷QR讀出到第一基準(zhǔn)位線BL0和第三基準(zhǔn)位線BL2。
然后，在圖8所示的時(shí)序t05處，基準(zhǔn)單元板線RCP和單元板線CP降低到邏輯電壓電平“L”。在這時(shí)，第三鐵電電容器C2從圖7中的點(diǎn)B所示的狀態(tài)改變到點(diǎn)J所示的狀態(tài)。第四鐵電電容器C3從圖7中的點(diǎn)E所示的狀態(tài)改變到點(diǎn)G所示的狀態(tài)。第一鐵電電容器C0從圖7中的點(diǎn)C所示的狀態(tài)改變到點(diǎn)K所示的狀態(tài)。第二鐵電電容器C1從圖7中的點(diǎn)F所示的狀態(tài)改變到點(diǎn)H所示的狀態(tài)。
此后，在圖8所示的時(shí)序t06處，基準(zhǔn)字線RWL降低到邏輯電壓電平“L”。然后，第一鐵電電容器C0從圖7中的點(diǎn)K所示的狀態(tài)改變到點(diǎn)L所示的狀態(tài)，并且第二鐵電電容器C1從圖7中的點(diǎn)H所示的狀態(tài)改變到點(diǎn)P所示的狀態(tài)。
隨后，在圖8所示的時(shí)序t09處，讀出放大器起動(dòng)信號(hào)SAE上升到邏輯電壓電平“H”。讀出放大器SA對(duì)讀出到第一基準(zhǔn)位線BL0和第二標(biāo)準(zhǔn)位線BL1的電位差(圖7所示的電位差V1)以及讀出到第三基準(zhǔn)位線BL2和第四標(biāo)準(zhǔn)位線BL3的電位差(圖7所示的電位差V0)進(jìn)行放大，以便從第三鐵電電容器C2中讀出數(shù)據(jù)“1”，以及從第四鐵電電容器C3中讀出數(shù)據(jù)“0”。在這時(shí)，第三鐵電電容器C2從圖7中的點(diǎn)J所示的狀態(tài)改變到點(diǎn)I所示的狀態(tài)。第四鐵電電容器C3保持在圖7中的點(diǎn)G所示的狀態(tài)。
另一方面，在圖8所示的時(shí)序t07處，基準(zhǔn)電平均衡起動(dòng)信號(hào)REQ降低到邏輯電壓電平“L”。在時(shí)序t09處，第一基準(zhǔn)單元復(fù)位驅(qū)動(dòng)器起動(dòng)信號(hào)XRDIN2降低到邏輯電壓電平“L”，第二基準(zhǔn)單元復(fù)位驅(qū)動(dòng)器起動(dòng)信號(hào)XRDIN3降低到邏輯電壓電平“L”，并且基準(zhǔn)單元復(fù)位起動(dòng)信號(hào)RST上升到邏輯電壓電平“H”。然后，第一鐵電電容器C0從圖7中的點(diǎn)L所示的狀態(tài)經(jīng)由點(diǎn)K所示的狀態(tài)改變到點(diǎn)I所示的狀態(tài)。第二鐵電電容器C1保持在圖7中的點(diǎn)P所示的狀態(tài)。
在圖8所示的時(shí)序t10處，單元板線CP和基準(zhǔn)單元板線RCP上升到邏輯電壓電平“H”。然后，第一鐵電電容器C0和第三鐵電電容器C2從圖7中的點(diǎn)I所示的狀態(tài)改變到點(diǎn)A所示的狀態(tài)。第二鐵電電容器C1和第四鐵電電容器C3從圖7中的點(diǎn)G所示的狀態(tài)改變到點(diǎn)D所示的狀態(tài)。
此后，在圖8所示的時(shí)序t12處，基準(zhǔn)單元板線RCP和單元板線CP降低到邏輯電壓電平“L”。然后，第一鐵電電容器C0和第三鐵電電容器C2從圖7中的點(diǎn)A所示的狀態(tài)改變到點(diǎn)I所示的狀態(tài)。第二鐵電電容器C1和第四鐵電電容器C3從圖7中的點(diǎn)D所示的狀態(tài)改變到點(diǎn)G所示的狀態(tài)。
然后，在圖8所示的時(shí)序t14處，讀出放大器起動(dòng)信號(hào)SAE降低到邏輯電壓電平“L”。然后，第三鐵電電容器C2從圖7中的點(diǎn)I所示的狀態(tài)改變到點(diǎn)A所示的狀態(tài)。第四鐵電電容器C3保持在圖7中的點(diǎn)G所示的狀態(tài)。
此外，在圖8所示的時(shí)序t14處，第二基準(zhǔn)單元復(fù)位驅(qū)動(dòng)器起動(dòng)信號(hào)XRDIN3上升到邏輯電壓電平“H”，以便使第五MOS晶體管T4截止。第三基準(zhǔn)單元復(fù)位驅(qū)動(dòng)器起動(dòng)信號(hào)RDIN4上升到邏輯電壓電平“H”，以便使第七M(jìn)OS晶體管T6導(dǎo)通。然后，在圖8所示的時(shí)序t15處，第一基準(zhǔn)單元復(fù)位驅(qū)動(dòng)器起動(dòng)信號(hào)XRDIN2上升到邏輯電壓電平“H”，以便使第六MOS晶體管T5導(dǎo)通。第三基準(zhǔn)單元復(fù)位驅(qū)動(dòng)器起動(dòng)信號(hào)RDIN4降低到邏輯電壓電平“L”，以便使第七M(jìn)OS晶體管T6截止。然后，第一鐵電電容器C0從圖7中的點(diǎn)I所示的狀態(tài)改變到點(diǎn)A所示的狀態(tài)，并且第二鐵電電容器C1保持在圖7中的點(diǎn)G所示的狀態(tài)。
最后，在圖8中所示的時(shí)序t17處，字線WL和基準(zhǔn)單元復(fù)位起動(dòng)信號(hào)RST降低到邏輯電壓電平“L”。在這時(shí)，第一鐵電電容器C0和第三鐵電電容器C2處于圖7中的點(diǎn)A所示的狀態(tài)，并且第二鐵電電容器C1和第四鐵電電容器C3處于圖7中的點(diǎn)G所示的狀態(tài)。
如上所述，在傳統(tǒng)的鐵電存儲(chǔ)器中，在其中將數(shù)據(jù)“L”寫入到基準(zhǔn)單元RMC0到RMC3中的時(shí)段(圖8中的時(shí)段(4))等于在其中將數(shù)據(jù)“L”寫入到標(biāo)準(zhǔn)單元MC0到MC3n中的時(shí)段(圖8中的時(shí)段(1))。此外，在其中將數(shù)據(jù)“H”寫入到基準(zhǔn)單元中的時(shí)段(圖8中的時(shí)段(5))等于在其中將數(shù)據(jù)“H”寫入到標(biāo)準(zhǔn)單元中的時(shí)段(圖8中的時(shí)段(2))。此外，在其中將數(shù)據(jù)從基準(zhǔn)單元中讀出的時(shí)段(圖8中的時(shí)段(6))等于在其中將數(shù)據(jù)從標(biāo)準(zhǔn)單元中讀出的時(shí)段(圖8中的時(shí)段(3))。
然而，在一個(gè)包括基準(zhǔn)單元的鐵電存儲(chǔ)器中，如果一個(gè)基準(zhǔn)單元RMC0和同一行中的大量標(biāo)準(zhǔn)單元(例如，MC0到MC0n)相關(guān)聯(lián)，則在每次對(duì)標(biāo)準(zhǔn)單元MC0到MC0n進(jìn)行存取時(shí)會(huì)同時(shí)對(duì)基準(zhǔn)單元RMC0進(jìn)行存取。因此，由于用于標(biāo)準(zhǔn)單元MC0到MC0n的寫入時(shí)段和讀取時(shí)段分別等于用于基準(zhǔn)單元RMC0的寫入時(shí)段和讀取時(shí)段，所以基準(zhǔn)單元RMC0經(jīng)受到的應(yīng)力是標(biāo)準(zhǔn)單元(例如，MC0)上的應(yīng)力的N倍(其中N是標(biāo)準(zhǔn)單元的數(shù)量)。因此，諸如在比標(biāo)準(zhǔn)單元MC0到MC0n中每一個(gè)都更加頻繁地被存取的基準(zhǔn)單元RMC0中重新寫入數(shù)據(jù)的特性之類的特性，與標(biāo)準(zhǔn)單元MC0到MC0n的特性相比惡化了。

發(fā)明內(nèi)容
因此，本發(fā)明的一個(gè)目的是通過降低在與多個(gè)標(biāo)準(zhǔn)單元相關(guān)聯(lián)的基準(zhǔn)單元上的總應(yīng)力來提供高度可靠的鐵電存儲(chǔ)器。
為了實(shí)現(xiàn)這個(gè)目的，依據(jù)本發(fā)明，在其中一個(gè)基準(zhǔn)單元和多個(gè)標(biāo)準(zhǔn)單元相關(guān)聯(lián)的情況中，將用于基準(zhǔn)單元的寫入或者讀取時(shí)段設(shè)置得比用于每個(gè)標(biāo)準(zhǔn)單元的寫入或者讀取時(shí)段短，以便降低在基準(zhǔn)單元上的總應(yīng)力。因此，實(shí)現(xiàn)了高度可靠性，并且提高了速度。
具體地，依據(jù)本發(fā)明的鐵電存儲(chǔ)器包括至少一個(gè)基準(zhǔn)單元；多個(gè)與基準(zhǔn)單元相關(guān)聯(lián)的標(biāo)準(zhǔn)單元；以及用于控制對(duì)標(biāo)準(zhǔn)單元和基準(zhǔn)單元的存取的控制電路。相對(duì)于三對(duì)處理時(shí)段中的至少一對(duì)處理時(shí)段，控制電路將用于基準(zhǔn)單元的處理時(shí)段設(shè)置得比用于每個(gè)標(biāo)準(zhǔn)單元的處理時(shí)段短，所述三對(duì)處理時(shí)段包括由在其中將數(shù)據(jù)“H”寫入到基準(zhǔn)單元中的時(shí)段和在其中將數(shù)據(jù)“H”寫入到每個(gè)標(biāo)準(zhǔn)單元中的時(shí)段組成的一對(duì)處理時(shí)段、由在其中將數(shù)據(jù)“L”寫入到基準(zhǔn)單元中的時(shí)段和在其中將數(shù)據(jù)“L”寫入到每個(gè)標(biāo)準(zhǔn)單元中的時(shí)段組成的一對(duì)處理時(shí)段、以及由在其中將數(shù)據(jù)從基準(zhǔn)單元中讀出的時(shí)段和在其中將數(shù)據(jù)從每個(gè)標(biāo)準(zhǔn)單元中讀出的時(shí)段組成的一對(duì)處理時(shí)段。
在本發(fā)明的一個(gè)實(shí)施例中，鐵電存儲(chǔ)器包括標(biāo)準(zhǔn)位線，通過其從標(biāo)準(zhǔn)單元之一中讀出數(shù)據(jù)；基準(zhǔn)位線，通過其從基準(zhǔn)單元中讀出數(shù)據(jù)；以及讀出放大器，用于放大在標(biāo)準(zhǔn)位線和基準(zhǔn)位線之間的電位差，其中當(dāng)將數(shù)據(jù)“H”或者數(shù)據(jù)“L”從標(biāo)準(zhǔn)單元和基準(zhǔn)單元中讀出時(shí)，控制電路將在其中將數(shù)據(jù)“H”或者數(shù)據(jù)“L”寫入到基準(zhǔn)單元中的時(shí)段設(shè)置得比由讀出放大器讀出在標(biāo)準(zhǔn)位線和基準(zhǔn)位線之間的電位差所需的時(shí)段長。
在另一個(gè)實(shí)施例中，鐵電存儲(chǔ)器包括標(biāo)準(zhǔn)位線，通過其從標(biāo)準(zhǔn)單元之一中讀出數(shù)據(jù)；基準(zhǔn)位線，通過其從基準(zhǔn)單元中讀出數(shù)據(jù)；以及讀出放大器，用于放大在標(biāo)準(zhǔn)位線和基準(zhǔn)位線之間的電位差，其中當(dāng)將數(shù)據(jù)“H”或者數(shù)據(jù)“L”從標(biāo)準(zhǔn)單元和基準(zhǔn)單元中讀出時(shí)，控制電路將在其中將數(shù)據(jù)從基準(zhǔn)單元中讀出的時(shí)段設(shè)置得比由讀出放大器讀出在標(biāo)準(zhǔn)位線和基準(zhǔn)位線之間的電位差所需的時(shí)段長。
在另一個(gè)實(shí)施例中，在鐵電存儲(chǔ)器中，控制電路將在其中將數(shù)據(jù)“H”寫入到基準(zhǔn)單元中的時(shí)段設(shè)置得比在其中將數(shù)據(jù)“H”寫入到每個(gè)標(biāo)準(zhǔn)單元中的時(shí)段短。
在另一個(gè)實(shí)施例中，在鐵電存儲(chǔ)器中，控制電路將在其中將數(shù)據(jù)“H”寫入到基準(zhǔn)單元中的時(shí)段設(shè)置得比在其中將數(shù)據(jù)“L”寫入到基準(zhǔn)單元中的時(shí)段短。
在另一個(gè)實(shí)施例中，在鐵電存儲(chǔ)器中，控制電路將在其中將數(shù)據(jù)“L”寫入到基準(zhǔn)單元中的時(shí)段設(shè)置得比在其中將數(shù)據(jù)“L”寫入到每個(gè)標(biāo)準(zhǔn)單元中的時(shí)段短。
在另一個(gè)實(shí)施例中，在鐵電存儲(chǔ)器中，控制電路將在其中將數(shù)據(jù)“L”寫入到基準(zhǔn)單元中的時(shí)段設(shè)置得比在其中將數(shù)據(jù)“H”寫入到基準(zhǔn)單元中的時(shí)段短。
在另一個(gè)實(shí)施例中，在鐵電存儲(chǔ)器中，控制電路將在其中從基準(zhǔn)單元中讀出數(shù)據(jù)的時(shí)段設(shè)置得比在其中從每個(gè)標(biāo)準(zhǔn)單元中讀出數(shù)據(jù)的時(shí)段短。
在另一個(gè)實(shí)施例中，鐵電存儲(chǔ)器包括標(biāo)準(zhǔn)位線，通過其從標(biāo)準(zhǔn)單元之一中讀出數(shù)據(jù)；基準(zhǔn)位線，通過其從基準(zhǔn)單元中讀出數(shù)據(jù)；以及讀出放大器，用于放大在標(biāo)準(zhǔn)位線和基準(zhǔn)位線之間的電位差，其中當(dāng)從標(biāo)準(zhǔn)單元和基準(zhǔn)單元中讀出數(shù)據(jù)“H”或者數(shù)據(jù)“L”時(shí)，控制電路將在其中從基準(zhǔn)單元中讀出數(shù)據(jù)的時(shí)段設(shè)置得比由讀出放大器讀出在標(biāo)準(zhǔn)位線和基準(zhǔn)位線之間的電位差所需的時(shí)段長。
如上所述，在依據(jù)本發(fā)明的鐵電存儲(chǔ)器中，如果一個(gè)基準(zhǔn)單元與多個(gè)標(biāo)準(zhǔn)單元相關(guān)聯(lián)，則控制電路將在其中將數(shù)據(jù)“H”寫入到基準(zhǔn)單元中的時(shí)段、在其中將數(shù)據(jù)“L”寫入到基準(zhǔn)單元中的時(shí)段、以及在其中從基準(zhǔn)單元中讀出數(shù)據(jù)的時(shí)段之中的至少一個(gè)時(shí)段設(shè)置得分別短于在其中將數(shù)據(jù)“H”寫入到每個(gè)標(biāo)準(zhǔn)單元中的時(shí)段、在其中將數(shù)據(jù)“L”寫入到每個(gè)標(biāo)準(zhǔn)單元中的時(shí)段、以及在其中從每個(gè)標(biāo)準(zhǔn)單元中讀出數(shù)據(jù)的時(shí)段。因此，即使將數(shù)據(jù)重復(fù)地寫入到標(biāo)準(zhǔn)單元中或者從標(biāo)準(zhǔn)單元中重復(fù)地讀出，盡管在基準(zhǔn)單元上執(zhí)行了與標(biāo)準(zhǔn)單元相同次數(shù)的寫入或者讀取，也大大地降低了在基準(zhǔn)單元上的總應(yīng)力。這是因?yàn)樵谝淮未嫒r(shí)在一個(gè)短的時(shí)段中將數(shù)據(jù)寫入到基準(zhǔn)單元中或者從基準(zhǔn)單元中讀出，使得由此減少了在基準(zhǔn)單元上的總應(yīng)力。


圖1是表示作為本發(fā)明第一實(shí)施例到第三實(shí)施例的組合的鐵電存儲(chǔ)器的操作的時(shí)序圖。
圖2是表示依據(jù)本發(fā)明第一實(shí)施例的鐵電存儲(chǔ)器的詳細(xì)電路結(jié)構(gòu)的圖。
圖3是示意地表示第一實(shí)施例中的鐵電存儲(chǔ)器的電路結(jié)構(gòu)的圖。
圖4是表示第一實(shí)施例中的鐵電存儲(chǔ)器的操作的時(shí)序圖。
圖5是表示依據(jù)本發(fā)明第二實(shí)施例的鐵電存儲(chǔ)器的操作的時(shí)序圖。
圖6是表示依據(jù)本發(fā)明第三實(shí)施例的鐵電存儲(chǔ)器的操作的時(shí)序圖。
圖7是表示在鐵電存儲(chǔ)器的存儲(chǔ)單元電容器中使用的鐵電體的遲滯特性的圖。
圖8是表示傳統(tǒng)鐵電存儲(chǔ)器的操作的時(shí)序圖。
圖9是表示傳統(tǒng)鐵電存儲(chǔ)器的詳細(xì)電路結(jié)構(gòu)的圖。
圖10是示意地表示傳統(tǒng)鐵電存儲(chǔ)器的電路結(jié)構(gòu)的圖。
具體實(shí)施例方式
在下文中，將參考附圖對(duì)本發(fā)明的優(yōu)選實(shí)施例進(jìn)行描述。
實(shí)施例1在下文中，將參考附圖對(duì)本發(fā)明的第一實(shí)施例進(jìn)行描述。
圖2是表示依據(jù)第一實(shí)施例的鐵電存儲(chǔ)器的詳細(xì)電路結(jié)構(gòu)的圖。圖3是示意地表示第一實(shí)施例中的鐵電存儲(chǔ)器的電路結(jié)構(gòu)的圖。圖4是表示第一實(shí)施例中的鐵電存儲(chǔ)器的操作的時(shí)序圖。圖7是表示用于在鐵電存儲(chǔ)器的存儲(chǔ)單元電容器中使用的鐵電體的遲滯特性的圖。將參考圖2、圖3、圖4和圖7對(duì)這個(gè)實(shí)施例進(jìn)行描述。
在圖2和圖3中，參考標(biāo)記RMC0、RMC1、RMC2和RMC3表示基準(zhǔn)單元。參考標(biāo)記RMC0表示用于寫入和讀出數(shù)據(jù)的第一基準(zhǔn)單元。第一基準(zhǔn)單元RMC0包括第一MOS晶體管T0，其漏極連接到第一基準(zhǔn)位線BL0，并且其柵級(jí)連接到基準(zhǔn)字線RWL；以及第一鐵電電容器C0，其一端在一個(gè)連接點(diǎn)、即第一存儲(chǔ)節(jié)點(diǎn)ST0處連接到第一MOS晶體管T0的源極，并且其另一端連接到基準(zhǔn)單元板線RCP。
參考標(biāo)記RMC1表示用于寫入和讀出數(shù)據(jù)的第二基準(zhǔn)單元。第二基準(zhǔn)單元RMC1包括第二MOS晶體管T1，其漏極連接到第三基準(zhǔn)位線BL2，并且其柵級(jí)連接到基準(zhǔn)字線RWL；以及第二鐵電電容器C1，其一端在一個(gè)連接點(diǎn)、即第二存儲(chǔ)節(jié)點(diǎn)ST1處連接到第二MOS晶體管T1的源極，并且其另一端連接到基準(zhǔn)單元板線RCP。
參考標(biāo)記RMC2表示用于寫入和讀出數(shù)據(jù)的第三基準(zhǔn)單元。第三基準(zhǔn)單RMC2包括第十一MOS晶體管T10，其漏極連接到第五基準(zhǔn)位線BL4，并且其柵級(jí)連接到基準(zhǔn)字線RWL；以及第五鐵電電容器C4，其一端在一個(gè)連接點(diǎn)、即第五存儲(chǔ)節(jié)點(diǎn)ST4處連接到第十一MOS晶體管T10的源極，并且其另一端連接到基準(zhǔn)單元板線RCP。
參考標(biāo)記RMC3表示用于寫入和讀出數(shù)據(jù)的第四基準(zhǔn)單元。第四基準(zhǔn)單RMC3包括第十二MOS晶體管T11，其漏極連接到第七基準(zhǔn)位線BL6，并且其柵級(jí)連接到基準(zhǔn)字線RWL；以及第六鐵電電容器C5，其一端在一個(gè)連接點(diǎn)、即第六存儲(chǔ)節(jié)點(diǎn)ST5處連接到第十二MOS晶體管T11的源極，并且其另一端連接到基準(zhǔn)單元板線RCP。
在圖2和圖3中，參考標(biāo)記MC0、MC1、MC2、MC3、MC0n、MC1n、MC2n和MC3n表示標(biāo)準(zhǔn)單元。參考標(biāo)記MC0表示用于寫入和讀出數(shù)據(jù)的第一存儲(chǔ)單元。第一存儲(chǔ)單元MC0包括第九MOS晶體管T8，其漏極連接到第二標(biāo)準(zhǔn)位線BL1，并且其柵級(jí)連接到字線WL；以及第三鐵電電容器C2，其一端連接到第九MOS晶體管T8，并且其另一端連接到單元板線CP。
參考標(biāo)記MC1表示用于寫入和讀出數(shù)據(jù)的第二存儲(chǔ)單元(標(biāo)準(zhǔn)單元)。第二存儲(chǔ)單元MC1包括第十MOS晶體管T9，其漏極連接到第四標(biāo)準(zhǔn)位線BL3，并且其柵級(jí)連接到字線WL；以及第四鐵電電容器C3，其一端連接到第十MOS晶體管T9，并且其另一端連接到單元板線CP。
參考標(biāo)記MC2表示用于寫入和讀出數(shù)據(jù)的第三存儲(chǔ)單元。第三存儲(chǔ)單元MC2包括第十九MOS晶體管T18，其漏極連接到第六標(biāo)準(zhǔn)位線BL5，并且其柵級(jí)連接到字線WL；以及第七鐵電電容器C6，其一端連接到第十九MOS晶體管T18，并且其另一端連接到單元板線CP。
參考標(biāo)記MC3表示用于寫入和讀出數(shù)據(jù)的第四存儲(chǔ)單元。第四存儲(chǔ)單元MC3包括第二十MOS晶體管T19，其漏極連接到第八標(biāo)準(zhǔn)位線BL7，并且其柵級(jí)連接到字線WL；以及第八鐵電電容器C7，其一端連接到第二十MOS晶體管T19，并且其另一端連接到單元板線CP。
標(biāo)準(zhǔn)單元MC0n到標(biāo)準(zhǔn)單元MC3n具有和標(biāo)準(zhǔn)單元MC0到標(biāo)準(zhǔn)單元MC3相同的結(jié)構(gòu)，因此將省略對(duì)它們的詳細(xì)說明。
標(biāo)準(zhǔn)單元MC0n到標(biāo)準(zhǔn)單元MC3n按行(即，沿著字線的方向)和列(即，沿著位線的方向)進(jìn)行設(shè)置。在設(shè)置在相同列中的兩個(gè)標(biāo)準(zhǔn)單元(例如，MC0和MC0n)之間，放置一個(gè)或多個(gè)其它標(biāo)準(zhǔn)單元(未示出)?；鶞?zhǔn)單元RMC0與設(shè)置在和基準(zhǔn)單元RMC0相同列中的多個(gè)存儲(chǔ)單元MC0到MC0n相關(guān)聯(lián)。同樣地，基準(zhǔn)單元RMC1與設(shè)置在和基準(zhǔn)單元RMC1相同列中的多個(gè)存儲(chǔ)單元MC1到MC1n相關(guān)聯(lián)。基準(zhǔn)單元RMC2與多個(gè)存儲(chǔ)單元MC2到MC2n相關(guān)聯(lián)。基準(zhǔn)單元RMC3與多個(gè)存儲(chǔ)單元MC3到MC3n相關(guān)聯(lián)。
此外，在圖2和圖3中，參考標(biāo)記RST0表示第一基準(zhǔn)單元復(fù)位電路。第一基準(zhǔn)單元復(fù)位電路RST0包括第三MOS晶體管T2，其柵級(jí)連接到基準(zhǔn)單元復(fù)位起動(dòng)信號(hào)線RST，并且其源極連接到第一基準(zhǔn)單元RMC0的第一存儲(chǔ)節(jié)點(diǎn)ST0；以及第四MOS晶體管T3，其柵級(jí)連接到基準(zhǔn)單元復(fù)位起動(dòng)信號(hào)線RST，其源極接地，并且其漏極連接到第二基準(zhǔn)單元RMC1的第二存儲(chǔ)節(jié)點(diǎn)ST1。
參考標(biāo)記RST1表示第二基準(zhǔn)單元復(fù)位電路。第二基準(zhǔn)單元復(fù)位電路RST1包括第十三MOS晶體管T12，其柵級(jí)連接到基準(zhǔn)單元復(fù)位起動(dòng)信號(hào)線RST，并且其源極連接到第三基準(zhǔn)單元RMC2的第五存儲(chǔ)節(jié)點(diǎn)ST4；以及第十四MOS晶體管T13，其柵級(jí)連接到基準(zhǔn)單元復(fù)位起動(dòng)信號(hào)線RST，其源極接地，并且其漏極連接到第四基準(zhǔn)單元RMC3的第六存儲(chǔ)節(jié)點(diǎn)ST5。
參考標(biāo)記RFDR0表示第一基準(zhǔn)單元復(fù)位驅(qū)動(dòng)器。第一基準(zhǔn)單元復(fù)位驅(qū)動(dòng)器RFDR0包括第五MOS晶體管T4，其柵級(jí)連接到第二基準(zhǔn)單元復(fù)位驅(qū)動(dòng)器起動(dòng)信號(hào)線XRDIN3，并且其源極接收電源電位；第六MOS晶體管T5，其柵級(jí)連接到第一基準(zhǔn)單元復(fù)位驅(qū)動(dòng)器起動(dòng)信號(hào)線XRDIN2，并且其源極接地；以及第七M(jìn)OS晶體管T6，其柵級(jí)連接到第三基準(zhǔn)單元復(fù)位驅(qū)動(dòng)器起動(dòng)信號(hào)線RDIN4，并且其源極接地。這三個(gè)MOS晶體管的漏極連接到包括在第一基準(zhǔn)單元復(fù)位電路RST0中的第三MOS晶體管T2的源極。
參考標(biāo)記RFDR1表示第二基準(zhǔn)單元復(fù)位驅(qū)動(dòng)器。第二基準(zhǔn)單元復(fù)位驅(qū)動(dòng)器RFDR1包括第十五MOS晶體管T14，其柵級(jí)連接到第二基準(zhǔn)單元復(fù)位驅(qū)動(dòng)器起動(dòng)信號(hào)線XRDIN3，并且其源極接收電源電位；第十六MOS晶體管T15，其柵級(jí)連接到第一基準(zhǔn)單元復(fù)位驅(qū)動(dòng)器起動(dòng)信號(hào)線XRDIN2，并且其源極接地；以及第十七M(jìn)OS晶體管T16，其柵級(jí)連接到第三基準(zhǔn)單元復(fù)位驅(qū)動(dòng)器起動(dòng)信號(hào)線RDIN4，并且其源極接地。這三個(gè)MOS晶體管的漏極連接到包括在第二基準(zhǔn)單元復(fù)位電路RST1中的第十三MOS晶體管T12的源極。
參考標(biāo)記T7表示第八MOS晶體管，其漏極和源極把第一基準(zhǔn)位線BL0和第三基準(zhǔn)位線BL2彼此相連，并且其柵級(jí)連接到基準(zhǔn)電平均衡起動(dòng)信號(hào)線REQ。參考標(biāo)記T17表示第十八MOS晶體管，其漏極和源極把第五基準(zhǔn)位線BL4和第七基準(zhǔn)位線BL6彼此相連，并且其柵級(jí)連接到基準(zhǔn)電平均衡起動(dòng)信號(hào)線REQ。
參考標(biāo)記SA表示讀出放大器，用于當(dāng)讀出放大器起動(dòng)信號(hào)SAE處于H電平時(shí)，對(duì)在第一基準(zhǔn)位線BL0和第二標(biāo)準(zhǔn)位線BL1之間的電位差、在第三基準(zhǔn)位線BL2和第四標(biāo)準(zhǔn)位線BL3之間的電位差、在第五基準(zhǔn)位線BL4和第六標(biāo)準(zhǔn)位線BL5之間的電位差、以及在第七基準(zhǔn)位線BL6和第八標(biāo)準(zhǔn)位線BL7之間的電位差進(jìn)行放大。
參考標(biāo)記PERI1表示第二外圍電路(控制電路)，它連接到基準(zhǔn)字線RWL、字線WL、基準(zhǔn)單元板線RCP、單元板線CP、基準(zhǔn)單元復(fù)位起動(dòng)信號(hào)線RST、基準(zhǔn)電平均衡起動(dòng)信號(hào)線REQ、第一基準(zhǔn)單元復(fù)位驅(qū)動(dòng)器起動(dòng)信號(hào)線XRDIN2、第二基準(zhǔn)單元復(fù)位驅(qū)動(dòng)器起動(dòng)信號(hào)線XRDIN3、第三基準(zhǔn)單元復(fù)位驅(qū)動(dòng)器起動(dòng)信號(hào)線RDIN4以及讀出放大器起動(dòng)信號(hào)線SAE。第二外圍電路PERI1控制基準(zhǔn)單元、基準(zhǔn)復(fù)位電路、基準(zhǔn)單元復(fù)位驅(qū)動(dòng)器、存儲(chǔ)單元、讀出放大器SA以及MOS晶體管T7和MOS晶體管T17。
將參考圖4的時(shí)序圖和圖7的圖描述第一實(shí)施例中的這個(gè)鐵電存儲(chǔ)器的電路操作，其中圖7表示構(gòu)成如圖7所示的鐵電存儲(chǔ)器的存儲(chǔ)單元電容器的鐵電體的遲滯特性。
在圖7中，橫坐標(biāo)表示施加到鐵電電容器的電壓，更具體地，表示施加到板線的、相對(duì)于位線電壓的電壓?？v坐標(biāo)表示當(dāng)施加該電壓時(shí)在該鐵電電容器中的電荷數(shù)量。如圖7所示，在該鐵電電容器中，甚至當(dāng)施加在兩個(gè)端子之間的電壓為零時(shí)，如點(diǎn)A和G所示，會(huì)出現(xiàn)殘留極化。通過利用這種殘留極化特性實(shí)現(xiàn)用于儲(chǔ)存數(shù)據(jù)的非易失性鐵電存儲(chǔ)器。當(dāng)存儲(chǔ)單元中的數(shù)據(jù)為“1”時(shí)，存儲(chǔ)單元電容器處于一種圖7中的點(diǎn)A所示的狀態(tài)。當(dāng)存儲(chǔ)單元中的數(shù)據(jù)為“0”時(shí)，存儲(chǔ)單元電容器處于一種圖7中的點(diǎn)G所示的狀態(tài)。
假設(shè)圖2中的第一鐵電電容器C0和第二鐵電電容器C1包括在基準(zhǔn)單元中，第三鐵電電容器C2和第四鐵電電容器C3包括在標(biāo)準(zhǔn)存儲(chǔ)單元。然后，如果在數(shù)據(jù)“1”寫入在第一鐵電電容器C0和第三鐵電電容器C2中、以及數(shù)據(jù)“0”寫入在第二鐵電電容器C1和第四鐵電電容器C3中的情況下，從第三鐵電電容器C2和第四鐵電電容器C3中讀出數(shù)據(jù)，則作為初始狀態(tài)，字線WL、單元板線CP、基準(zhǔn)電平均衡起動(dòng)信號(hào)REQ、基準(zhǔn)字線RWL、基準(zhǔn)單元板線RCP、讀出放大器起動(dòng)信號(hào)SAE、第一基準(zhǔn)位線BL0、第二標(biāo)準(zhǔn)位線BL1、第三基準(zhǔn)位線BL2、第四標(biāo)準(zhǔn)位線BL3、基準(zhǔn)單元復(fù)位起動(dòng)信號(hào)RST、第三基準(zhǔn)單元復(fù)位驅(qū)動(dòng)器起動(dòng)信號(hào)RDIN4、第一存儲(chǔ)節(jié)點(diǎn)ST0和第二存儲(chǔ)節(jié)點(diǎn)ST1處于邏輯電壓電平“L”，并且第一基準(zhǔn)單元復(fù)位驅(qū)動(dòng)器起動(dòng)信號(hào)XRDIN2和第二基準(zhǔn)單元復(fù)位驅(qū)動(dòng)器起動(dòng)信號(hào)XRDIN3處于邏輯電壓電平“H”。
首先，在圖4所示的時(shí)序t01處，基準(zhǔn)電平均衡起動(dòng)信號(hào)REQ上升到邏輯電壓電平“H”。在時(shí)序t02處，字線WL和基準(zhǔn)字線RWL上升到邏輯電壓電平“H”。在時(shí)序t03處，單元板線CP和基準(zhǔn)單元板線RCP上升到邏輯電壓電平“H”。
以這種方式，使圖2中的第一MOS晶體管T0、第二MOS晶體管T1、第九MOS晶體管T8和第十MOS晶體管T9導(dǎo)通，以便將電壓施加到第一鐵電電容器C0、第二鐵電電容器C1、第三鐵電電容器C2和第四鐵電電容器C3。此外，第八MOS晶體管T7導(dǎo)通，從而使得第一基準(zhǔn)位線BL0和第三基準(zhǔn)位線BL2電連續(xù)。此時(shí)，將數(shù)據(jù)“1”寫入第三鐵電電容器C2中，使得由圖7中的點(diǎn)A所示的狀態(tài)改變到點(diǎn)B所示的狀態(tài)，并且將電荷Q1讀出到第二標(biāo)準(zhǔn)位線BL1。將數(shù)據(jù)“0”寫入第四鐵電電容器C3中，使得由圖7中的點(diǎn)G所示的狀態(tài)改變到點(diǎn)E所示的狀態(tài)，并且將電荷Q0讀出到第四標(biāo)準(zhǔn)位線BL3。另一方面，將數(shù)據(jù)“1”寫入第一鐵電電容器C0中，使得由圖7中的點(diǎn)A所示的狀態(tài)改變到點(diǎn)C所示的狀態(tài)。將數(shù)據(jù)“0”寫入第二鐵電電容器C1中，使得由圖7中的點(diǎn)G所示的狀態(tài)改變到點(diǎn)F所示的狀態(tài)。由此，將電荷QR讀出到第一基準(zhǔn)位線BL0和第三基準(zhǔn)位線BL2。
然后，在圖4所示的時(shí)序t05處，基準(zhǔn)單元板線RCP和單元板線CP降低到邏輯電壓電平“L”。此時(shí)，第三鐵電電容器C2從圖7中的點(diǎn)B所示的狀態(tài)改變到點(diǎn)J所示的狀態(tài)。第四鐵電電容器C3從圖7中的點(diǎn)E所示的狀態(tài)改變到點(diǎn)G所示的狀態(tài)。第一鐵電電容器C0從圖7中的點(diǎn)C所示的狀態(tài)改變到點(diǎn)K所示的狀態(tài)。第二鐵電電容器C1從圖7中的點(diǎn)F所示的狀態(tài)改變到點(diǎn)H所示的狀態(tài)。
此后，在圖4所示的時(shí)序t06處，基準(zhǔn)字線RWL降低到邏輯電壓電平“L”。然后，第一鐵電電容器C0從圖7中的點(diǎn)K所示的狀態(tài)改變到點(diǎn)L所示的狀態(tài)，并且第二鐵電電容器C1從圖7中的點(diǎn)H所示的狀態(tài)改變到點(diǎn)P所示的狀態(tài)。
隨后，在圖4所示的時(shí)序t09處，讀出放大器起動(dòng)信號(hào)SAE上升到邏輯電壓電平“H”。讀出放大器SA對(duì)讀出到第一基準(zhǔn)位線BL0和第二標(biāo)準(zhǔn)位線BL1的電位差(圖7所示的電位差V1)、以及讀出到第三基準(zhǔn)位線BL2和第四標(biāo)準(zhǔn)位線BL3的電位差(圖7所示的電位差V0)進(jìn)行放大，以便從第三鐵電電容器C2中讀出數(shù)據(jù)“1”，并且從第四鐵電電容器C3中讀出數(shù)據(jù)“0”。此時(shí)，第三鐵電電容器C2從圖7中的點(diǎn)J所示的狀態(tài)改變到點(diǎn)I所示的狀態(tài)。第四鐵電電容器C3保持在圖7中的點(diǎn)G所示的狀態(tài)。
另一方面，在圖4所示的時(shí)序t07處，基準(zhǔn)電平均衡起動(dòng)信號(hào)REQ降低到邏輯電壓電平“L”。在時(shí)序t09處，第一基準(zhǔn)單元復(fù)位驅(qū)動(dòng)器起動(dòng)信號(hào)XRDIN2降低到邏輯電壓電平“L”，第二基準(zhǔn)單元復(fù)位驅(qū)動(dòng)器起動(dòng)信號(hào)XRDIN3降低到邏輯電壓電平“L”，并且基準(zhǔn)單元復(fù)位起動(dòng)信號(hào)RST上升到邏輯電壓電平“H”。然后，第一鐵電電容器C0從圖7中的點(diǎn)L所示的狀態(tài)經(jīng)由點(diǎn)K所示的狀態(tài)改變到點(diǎn)I所示的狀態(tài)。第二鐵電電容器C1保持在圖7中的點(diǎn)P所示的狀態(tài)。
在圖4所示的時(shí)序t10處，單元板線CP和基準(zhǔn)單元板線RCP上升到邏輯電壓電平“H”。然后，第一鐵電電容器C0和第三鐵電電容器C2從圖7中的點(diǎn)I所示的狀態(tài)改變到點(diǎn)A所示的狀態(tài)。第二鐵電電容器C1和第四鐵電電容器C3從圖7中的點(diǎn)G所示的狀態(tài)改變到點(diǎn)D所示的狀態(tài)。
此后，在圖4所示的時(shí)序t12處，基準(zhǔn)單元板線RCP和單元板線CP降低到邏輯電壓電平“L”。然后，第一鐵電電容器C0和第三鐵電電容器C2從圖7中的點(diǎn)A所示的狀態(tài)改變到由點(diǎn)I所示的狀態(tài)。第二鐵電電容器C1和第四鐵電電容器C3從圖7中的點(diǎn)D所示的狀態(tài)改變到點(diǎn)G所示的狀態(tài)。
然后，在圖4所示的時(shí)序t14處，讀出放大器起動(dòng)信號(hào)SAE降低到邏輯電壓電平“L”。然后，第三鐵電電容器C2從圖7中的點(diǎn)I所示的狀態(tài)改變到點(diǎn)A所示的狀態(tài)。第四鐵電電容器C3保持在圖7中的點(diǎn)G所示的狀態(tài)。
隨后，在圖4所示的時(shí)序t13處，第二基準(zhǔn)單元復(fù)位驅(qū)動(dòng)器起動(dòng)信號(hào)XRDIN3上升到邏輯電壓電平“H”，使得第五MOS晶體管T4截止。第三基準(zhǔn)單元復(fù)位驅(qū)動(dòng)器起動(dòng)信號(hào)RDIN4上升到邏輯電壓電平“H”，使得第七M(jìn)OS晶體管T6導(dǎo)通。在圖4所示的時(shí)序t14處，第一基準(zhǔn)單元復(fù)位驅(qū)動(dòng)器起動(dòng)信號(hào)XRDIN2上升到邏輯電壓電平“H”，使得第六MOS晶體管T5導(dǎo)通。第三基準(zhǔn)單元復(fù)位驅(qū)動(dòng)器起動(dòng)信號(hào)RDIN4降低到邏輯電壓電平“L”，使得第七M(jìn)OS晶體管T6截止。然后，第一鐵電電容器C0從圖7中的點(diǎn)I所示的狀態(tài)改變到點(diǎn)A所示的狀態(tài)，并且第二鐵電電容器C1保持在圖7中的點(diǎn)G所示的狀態(tài)。
最后，在圖4中所示的時(shí)序t17處，字線WL和基準(zhǔn)單元復(fù)位起動(dòng)信號(hào)RST降低到邏輯電壓電平“L”。此時(shí)，第一鐵電電容器C0和第三鐵電電容器C2處于圖7中的點(diǎn)A所示的狀態(tài)，并且第二鐵電電容器C1和第四鐵電電容器C3處于圖7中的點(diǎn)G所示的狀態(tài)。
在第一實(shí)施例的鐵電存儲(chǔ)器中，在其中將數(shù)據(jù)“H”寫入到基準(zhǔn)單元中的時(shí)段(在圖4中的時(shí)段(5))比在其中將數(shù)據(jù)“H”寫入到標(biāo)準(zhǔn)單元中的時(shí)段(在圖4中的時(shí)段(2))要短。因此，降低了施加到基準(zhǔn)單元上的總應(yīng)力，此外，減少了重寫數(shù)據(jù)“H”到基準(zhǔn)單元中所需的時(shí)段。
具體地，在一個(gè)包括基準(zhǔn)單元的鐵電存儲(chǔ)器中，如果一個(gè)基準(zhǔn)單元RMC0與多個(gè)標(biāo)準(zhǔn)單元(例如，MC0到MC0n)相關(guān)聯(lián)，則在每次對(duì)標(biāo)準(zhǔn)單元MC0到MC0n進(jìn)行存取時(shí)會(huì)同時(shí)對(duì)基準(zhǔn)單元RMC0進(jìn)行存取。因此，能夠出現(xiàn)這樣一種情況應(yīng)力施加到基準(zhǔn)單元RMC0上N次(其中N是標(biāo)準(zhǔn)單元MC0到MC0n的數(shù)量)，使得基準(zhǔn)單元RMC0經(jīng)受的應(yīng)力是標(biāo)準(zhǔn)單元上的應(yīng)力的N倍。然而，在該實(shí)施例中，對(duì)基準(zhǔn)單元的寫入存取在一個(gè)短的時(shí)段內(nèi)執(zhí)行，使得由此施加到這個(gè)基準(zhǔn)單元RMC0的應(yīng)力比施加到標(biāo)準(zhǔn)單元MC0到標(biāo)準(zhǔn)單元MC0n中的每一個(gè)上的應(yīng)力要低。因此，即使基準(zhǔn)單元RMC0被重復(fù)存取，施加到這個(gè)基準(zhǔn)單元RMC0上的總應(yīng)力也被有效地降低了，從而增強(qiáng)了諸如在基準(zhǔn)單元RMC0中重寫數(shù)據(jù)的特性之類的各種特性的可靠性。
實(shí)施例2下面將參考附圖對(duì)本發(fā)明的第二實(shí)施例進(jìn)行描述。
依據(jù)該實(shí)施例的電路結(jié)構(gòu)與第一實(shí)施例的不同之處僅僅在于外圍電路的控制。因此，在該實(shí)施例中，將會(huì)使用表示用于描述第一實(shí)施例的電路結(jié)構(gòu)的圖2中的框圖，將在圖2中的第二外圍電路PERI1稱為第三外圍電路PERI2(控制電路)(未示出)，圖5將用于表示操作時(shí)序，而且圖7將用作表示在一個(gè)鐵電存儲(chǔ)器的存儲(chǔ)單元電容器中使用的鐵電體的遲滯特性的圖。
這個(gè)實(shí)施例中的電路結(jié)構(gòu)與第一實(shí)施例中的電路結(jié)構(gòu)相同，并且因此將要參考其省略的描述來描述它的操作。
首先，在圖5所示的時(shí)序t01處，基準(zhǔn)電平均衡起動(dòng)信號(hào)REQ上升到邏輯電壓電平“H”。在時(shí)序t02處，字線WL和基準(zhǔn)字線RWL上升到邏輯電壓電平“H”。在時(shí)序t03處，單元板線CP和基準(zhǔn)單元板線RCP上升到邏輯電壓電平“H”。
以這種方式，使圖2中的第一MOS晶體管T0、第二MOS晶體管T1、第九MOS晶體管T8和第十MOS晶體管T9導(dǎo)通，從而將電壓施加到第一鐵電電容器C0、第二鐵電電容器C1、第三鐵電電容器C2和第四鐵電電容器C3。此外，第八MOS晶體管T7導(dǎo)通，由此使得第一基準(zhǔn)位線BL0和第三基準(zhǔn)位線BL2電連續(xù)。此時(shí)，將數(shù)據(jù)“1”寫入到第三鐵電電容器C2中，使得圖7中的點(diǎn)A所示的狀態(tài)改變到點(diǎn)B所示的狀態(tài)，并且將電荷Q1讀出到第二標(biāo)準(zhǔn)位線BL1。將數(shù)據(jù)“0”寫入到第四鐵電電容器C3中，使得圖7中的點(diǎn)G所示的狀態(tài)改變到點(diǎn)E所示的狀態(tài)，并且將電荷Q0讀出到第四標(biāo)準(zhǔn)位線BL3。另一方面，將數(shù)據(jù)“1”寫入到第一鐵電電容器C0中，使得圖7中的點(diǎn)A所示的狀態(tài)改變到點(diǎn)C所示的狀態(tài)。將數(shù)據(jù)“0”寫入到第二鐵電電容器C1中，使得圖7中的點(diǎn)G所示的狀態(tài)改變到點(diǎn)F所示的狀態(tài)。因此，將電荷QR讀出到第一基準(zhǔn)位線BL0和第三基準(zhǔn)位線BL2。
然后，在圖5所示的時(shí)序t05處，基準(zhǔn)單元板線RCP和單元板線CP降低到邏輯電壓電平“L”。此時(shí)，第三鐵電電容器C2從圖7中的點(diǎn)B所示的狀態(tài)改變到點(diǎn)J所示的狀態(tài)。第四鐵電電容器C3從圖7中的點(diǎn)E所示的狀態(tài)改變到點(diǎn)G所示的狀態(tài)。第一鐵電電容器C0從圖7中的點(diǎn)C所示的狀態(tài)改變到點(diǎn)K所示的狀態(tài)。第二鐵電電容器C1從圖7中的點(diǎn)F所示的狀態(tài)改變到點(diǎn)H所示的狀態(tài)。
此后，在圖5所示的時(shí)序t06處，基準(zhǔn)字線RWL降低到邏輯電壓電平“L”。然后，第一鐵電電容器C0從圖7中的點(diǎn)K所示的狀態(tài)改變到由點(diǎn)L所示的狀態(tài)，并且第二鐵電電容器C1從圖7中的點(diǎn)H所示的狀態(tài)改變到點(diǎn)P所示的狀態(tài)。
隨后，在圖5所示的時(shí)序t09處，讀出放大器起動(dòng)信號(hào)SAE上升到邏輯電壓電平“H”。讀出放大器SA對(duì)讀出到第一基準(zhǔn)位線BL0和第二標(biāo)準(zhǔn)位線BL1的電位差(圖7所示的電位差V1)、以及讀出到第三基準(zhǔn)位線BL2和第四標(biāo)準(zhǔn)位線BL3的電位差(圖7所示的電位差V0)進(jìn)行放大，以便從第三鐵電電容器C2中讀出數(shù)據(jù)“1”，并且從第四鐵電電容器C3中讀出數(shù)據(jù)“0”。此時(shí)，第三鐵電電容器C2從圖7中的點(diǎn)J所示的狀態(tài)改變到點(diǎn)I所示的狀態(tài)。第四鐵電電容器C3保持在圖7中的點(diǎn)G所示的狀態(tài)。
另一方面，在圖5所示的時(shí)序t07處，基準(zhǔn)電平均衡起動(dòng)信號(hào)REQ降低到邏輯電壓電平“L”。在時(shí)序t09處，第一基準(zhǔn)單元復(fù)位驅(qū)動(dòng)器起動(dòng)信號(hào)XRDIN2降低到邏輯電壓電平“L”，第二基準(zhǔn)單元復(fù)位驅(qū)動(dòng)器起動(dòng)信號(hào)XRDIN3降低到邏輯電壓電平“L”，并且基準(zhǔn)單元復(fù)位起動(dòng)信號(hào)RST上升到邏輯電壓電平“H”。然后，第一鐵電電容器C0從圖7中的點(diǎn)L所示的狀態(tài)經(jīng)由點(diǎn)K所示的狀態(tài)改變到點(diǎn)I所示的狀態(tài)。第二鐵電電容器C1保持在圖7中的點(diǎn)P所示的狀態(tài)。
在圖5所示的時(shí)序t10處，單元板線CP和基準(zhǔn)單元板線RCP上升到邏輯電壓電平“H”。然后，第一鐵電電容器C0和第三鐵電電容器C2從圖7中的點(diǎn)I所示的狀態(tài)改變到點(diǎn)A所示的狀態(tài)。第二鐵電電容器C1和第四鐵電電容器C3從圖7中的點(diǎn)G所示的狀態(tài)改變到點(diǎn)D所示的狀態(tài)。
此后，在圖5所示的時(shí)序t11處，基準(zhǔn)單元板線RCP降低到邏輯電壓電平“L”，并且在時(shí)序t12處，單元板線CP降低到邏輯電壓電平“L”。然后，第一鐵電電容器C0和第三鐵電電容器C2從圖7中的點(diǎn)A所示的狀態(tài)改變到點(diǎn)I所示的狀態(tài)。第二鐵電電容器C1和第四鐵電電容器C3從圖7中的點(diǎn)D所示的狀態(tài)改變到點(diǎn)G所示的狀態(tài)。
然后，在圖5所示的時(shí)序t14處，讀出放大器起動(dòng)信號(hào)SAE降低到邏輯電壓電平“L”。然后，第三鐵電電容器C2從圖7中的點(diǎn)I所示的狀態(tài)改變到點(diǎn)A所示的狀態(tài)。第四鐵電電容器C3保持在圖7中的點(diǎn)G所示的狀態(tài)。
在圖5所示的時(shí)序t13處，第二基準(zhǔn)單元復(fù)位驅(qū)動(dòng)器起動(dòng)信號(hào)XRDIN3上升到邏輯電壓電平“H”，使得第五MOS晶體管T4截止。第三基準(zhǔn)單元復(fù)位驅(qū)動(dòng)器起動(dòng)信號(hào)RDIN4上升到邏輯電壓電平“H”，使得第七M(jìn)OS晶體管T6導(dǎo)通。然后，在圖5所示的時(shí)序t14處，第一基準(zhǔn)單元復(fù)位驅(qū)動(dòng)器起動(dòng)信號(hào)XRDIN2上升到邏輯電壓電平“H”，使得第六MOS晶體管T5導(dǎo)通。第三基準(zhǔn)單元復(fù)位驅(qū)動(dòng)器起動(dòng)信號(hào)RDIN4降低到邏輯電壓電平“L”，使得第七M(jìn)OS晶體管T6截止。然后，第一鐵電電容器C0從圖7中的點(diǎn)I所示的狀態(tài)改變到點(diǎn)A所示的狀態(tài)，并且第二鐵電電容器C1保持在圖7中的點(diǎn)G所示的狀態(tài)。
最后，在圖5中所示的時(shí)序t17處，字線WL和基準(zhǔn)單元復(fù)位起動(dòng)信號(hào)RST降低到邏輯電壓電平“L”。此時(shí)，第一鐵電電容器C0和第三鐵電電容器C2處于圖7中的點(diǎn)A所示的狀態(tài)，并且第二鐵電電容器C1和第四鐵電電容器C3處于圖7中的點(diǎn)G所示的狀態(tài)。
通過把基準(zhǔn)單元的狀態(tài)從點(diǎn)P經(jīng)由點(diǎn)D改變到點(diǎn)G，將數(shù)據(jù)“L”寫入到基準(zhǔn)單元中。通過把基準(zhǔn)單元的狀態(tài)從點(diǎn)L經(jīng)由點(diǎn)I改變到點(diǎn)A，將數(shù)據(jù)“H”寫入到基準(zhǔn)單元中。在這種情況下，形成遲滯回路的這些點(diǎn)的軌跡表示寫入所需的時(shí)段。因?yàn)楸硎驹谄渲袑?shù)據(jù)“L”寫入到基準(zhǔn)單元中的時(shí)段的軌跡比表示在其中將數(shù)據(jù)“H”寫入到基準(zhǔn)單元中的時(shí)段的軌跡短，所以能夠?qū)⒂糜谠诨鶞?zhǔn)單元中寫入數(shù)據(jù)“L”的時(shí)段(在圖5中的時(shí)段(4))設(shè)置得比用于在基準(zhǔn)單元中寫入數(shù)據(jù)“H”的時(shí)段(在圖5中的時(shí)段(5))短。
在第二實(shí)施例的鐵電存儲(chǔ)器中，將在其中將數(shù)據(jù)“L”寫入到基準(zhǔn)單元中的時(shí)段(在圖5中的時(shí)段(4))設(shè)置得比在其中將數(shù)據(jù)“L”寫入到標(biāo)準(zhǔn)單元中的時(shí)段(在圖5中的時(shí)段(1))短。因此，降低了施加到基準(zhǔn)單元上的應(yīng)力，并且此外，在其中將數(shù)據(jù)“L”寫入到基準(zhǔn)單元中的時(shí)段(在圖5中的時(shí)段(4))比在其中將數(shù)據(jù)“H”寫入到基準(zhǔn)單元中的時(shí)段(在圖5中的時(shí)段(5))短。因此，降低了施加到基準(zhǔn)單元的應(yīng)力，并且減少了重寫數(shù)據(jù)到基準(zhǔn)單元中所需的時(shí)段。
具體地，在包括基準(zhǔn)單元的鐵電存儲(chǔ)器中，如果一個(gè)基準(zhǔn)單元與多個(gè)標(biāo)準(zhǔn)單元相關(guān)聯(lián)，則在每次對(duì)標(biāo)準(zhǔn)單元進(jìn)行存取時(shí)也對(duì)基準(zhǔn)單元進(jìn)行存取。因此，能夠出現(xiàn)這樣一種情況其中將應(yīng)力施加到基準(zhǔn)單元上N次(其中N是標(biāo)準(zhǔn)單元的數(shù)量)，使得基準(zhǔn)單元經(jīng)受的應(yīng)力是標(biāo)準(zhǔn)單元上的應(yīng)力的N倍。然而，在該實(shí)施例中，在一個(gè)短的時(shí)段內(nèi)執(zhí)行對(duì)基準(zhǔn)單元的寫入存取，從而由此在每次存取時(shí)施加到這個(gè)基準(zhǔn)單元的應(yīng)力低于施加到每個(gè)標(biāo)準(zhǔn)單元上的應(yīng)力。因此，即使基準(zhǔn)單元被重復(fù)地進(jìn)行存取，施加到這個(gè)基準(zhǔn)單元的總應(yīng)力也彼有效地降低了，從而增強(qiáng)了諸如在基準(zhǔn)單元中重寫數(shù)據(jù)的特性之類的各種特性的可靠性。
實(shí)施例3下面將參考附圖對(duì)本發(fā)明的第三實(shí)施例進(jìn)行描述。
依據(jù)該實(shí)施例的電路結(jié)構(gòu)與第一實(shí)施例的電路結(jié)構(gòu)的不同之處僅僅在于外圍電路的控制。因此，在該實(shí)施例中，將使用表示用于描述第一實(shí)施例的電路結(jié)構(gòu)的圖2的框圖，在圖2中的第二外圍電路將稱為第四外圍電路PERI3(控制電路)(未示出)，圖6將用于表示操作時(shí)序，并且圖7將用作表示在鐵電存儲(chǔ)器的存儲(chǔ)單元電容器中使用的鐵電體的遲滯特性的圖。
這個(gè)實(shí)施例中的電路結(jié)構(gòu)與第一實(shí)施例中的電路結(jié)構(gòu)相同，并且因此將要參考其省略的描述來描述它的操作。
首先，在圖6所示的時(shí)序t01處，基準(zhǔn)電平均衡起動(dòng)信號(hào)REQ上升到邏輯電壓電平“H”。在時(shí)序t02處，字線WL和基準(zhǔn)字線RWL上升到邏輯電壓電平“H”。在時(shí)序t03處，單元板線CP和基準(zhǔn)單元板線RCP上升到邏輯電壓電平“H”。
以這種方式，使圖2中的第一MOS晶體管T0、第二MOS晶體管T1、第九MOS晶體管T8和第十MOS晶體管T9導(dǎo)通，從而將電壓施加到第一鐵電電容器C0、第二鐵電電容器C1、第三鐵電電容器C2和第四鐵電電容器C3。此外，第八MOS晶體管T7導(dǎo)通，由此使得第一基準(zhǔn)位線BL0和第三基準(zhǔn)位線BL2電連續(xù)。此時(shí)，將數(shù)據(jù)“1”寫入到第三鐵電電容器C2中，使得圖7中的點(diǎn)A所示的狀態(tài)改變到點(diǎn)B所示的狀態(tài)，并且將電荷Q1讀出到第二標(biāo)準(zhǔn)位線BL1。將數(shù)據(jù)“0”寫入到第四鐵電電容器C3中，使得圖7中的點(diǎn)G所示的狀態(tài)改變到點(diǎn)E所示的狀態(tài)，并且將電荷Q0讀出到第四標(biāo)準(zhǔn)位線BL3。另一方面，將數(shù)據(jù)“1”寫入到第一鐵電電容器C0中，使得圖7中的點(diǎn)A所示的狀態(tài)改變到點(diǎn)C所示的狀態(tài)。將數(shù)據(jù)“0”寫入到第二鐵電電容器C1中，使得圖7中的點(diǎn)G所示的狀態(tài)改變到點(diǎn)F所示的狀態(tài)。因此，將電荷QR讀出到第一基準(zhǔn)位線BL0和第三基準(zhǔn)位線BL2。
然后，在圖6所示的時(shí)序t04處，基準(zhǔn)單元板線RCP降低到邏輯電壓電平“L”，并且在時(shí)序t05處，單元板線CP降低到邏輯電壓電平“L”。此時(shí)，第三鐵電電容器C2從圖7中的點(diǎn)B所示的狀態(tài)改變到點(diǎn)J所示的狀態(tài)。第四鐵電電容器C3從圖7中的點(diǎn)E所示的狀態(tài)改變到點(diǎn)G所示的狀態(tài)。
第一鐵電電容器C0從圖7中的點(diǎn)C所示的狀態(tài)改變到點(diǎn)K所示的狀態(tài)。第二鐵電電容器C1從圖7中的點(diǎn)F所示的狀態(tài)改變到點(diǎn)H所示的狀態(tài)。此時(shí)，依據(jù)對(duì)應(yīng)于點(diǎn)C處的切線梯度的電容值(在下文中，稱為Csh)和對(duì)應(yīng)于點(diǎn)F處的切線梯度的電容值(在下文中，稱為Csl)，確定點(diǎn)K和H的位置。換句話說，依據(jù)這些電容值確定圖7所示的V1和V0。在圖7的遲滯回路中，建立起關(guān)系式Csh＞Csl。因此，如果在其中從基準(zhǔn)單元中讀出數(shù)據(jù)的時(shí)段(在圖6中的時(shí)段(6))等于在其中從標(biāo)準(zhǔn)單元中讀出數(shù)據(jù)的時(shí)段(在圖6中的時(shí)段(3))，則建立起關(guān)系式V1＜V0。鑒于此，將從基準(zhǔn)單元中讀出數(shù)據(jù)所需的時(shí)間設(shè)置得短于從標(biāo)準(zhǔn)單元中讀出數(shù)據(jù)所需的時(shí)間。具體地，注意到數(shù)據(jù)“H”比數(shù)據(jù)“L”需要更長的讀取時(shí)段，并且與從標(biāo)準(zhǔn)單元中讀取數(shù)據(jù)“H”的操作相比，將從基準(zhǔn)單元中讀取數(shù)據(jù)“H”的操作控制到一個(gè)更小的程度。以這種方式，獲得了接近于V1＝V0的關(guān)系式。
此后，在圖6所示的時(shí)序t06處，基準(zhǔn)字線RWL降低到邏輯電壓電平“L”。然后，第一鐵電電容器C0從圖7中的點(diǎn)K所示的狀態(tài)改變到點(diǎn)L所示的狀態(tài)，并且第二鐵電電容器C1從圖7中的點(diǎn)H所示的狀態(tài)改變到點(diǎn)P所示的狀態(tài)。
隨后，在圖6所示的時(shí)序t09處，讀出放大器起動(dòng)信號(hào)SAE上升到邏輯電壓電平“H”。讀出放大器SA對(duì)讀出到第一基準(zhǔn)位線BL0和第二標(biāo)準(zhǔn)位線BL1的電位差(圖7所示的電位差V1)、以及讀出到第三基準(zhǔn)位線BL2和第四標(biāo)準(zhǔn)位線BL3的電位差(圖7所示的電位差V0)進(jìn)行放大，以便從第三鐵電電容器C2中讀出數(shù)據(jù)“1”，并且從第四鐵電電容器C3中讀出數(shù)據(jù)“0”。此時(shí)，第三鐵電電容器C2從圖7中的點(diǎn)J所示的狀態(tài)改變到點(diǎn)I所示的狀態(tài)。第四鐵電電容器C3保持在圖7中的點(diǎn)G所示的狀態(tài)。
另一方面，在圖6所示的時(shí)序t07處，基準(zhǔn)電平均衡起動(dòng)信號(hào)REQ降低到邏輯電壓電平“L”。在時(shí)序t09處，第一基準(zhǔn)單元復(fù)位驅(qū)動(dòng)器起動(dòng)信號(hào)XRDIN2降低到邏輯電壓電平“L”，第二基準(zhǔn)單元復(fù)位驅(qū)動(dòng)器起動(dòng)信號(hào)XRDIN3降低到邏輯電壓電平“L”，并且基準(zhǔn)單元復(fù)位起動(dòng)信號(hào)RST上升到邏輯電壓電平“H”。然后，第一鐵電電容器C0從圖7中的點(diǎn)L所示的狀態(tài)經(jīng)由點(diǎn)K所示的狀態(tài)改變到點(diǎn)I所示的狀態(tài)。第二鐵電電容器C1保持在圖7中的點(diǎn)P所示的狀態(tài)。
在圖6所示的時(shí)序t10處，單元板線CP和基準(zhǔn)單元板線RCP上升到邏輯電壓電平“H”。然后，第一鐵電電容器C0和第三鐵電電容器C2從圖7中的點(diǎn)I所示的狀態(tài)改變到點(diǎn)A所示的狀態(tài)。第二鐵電電容器C1和第四鐵電電容器C3從圖7中的點(diǎn)G所示的狀態(tài)改變到點(diǎn)D所示的狀態(tài)。
此后，在圖6所示的時(shí)序t12處，基準(zhǔn)單元板線RCP和單元板線CP降低到邏輯電壓電平“L”。然后，第一鐵電電容器C0和第三鐵電電容器C2從圖7中的點(diǎn)A所示的狀態(tài)改變到點(diǎn)I所示的狀態(tài)。第二鐵電電容器C1和第四鐵電電容器C3從圖7中的點(diǎn)D所示的狀態(tài)改變到點(diǎn)G所示的狀態(tài)。
然后，在圖6所示的時(shí)序t14處，讀出放大器起動(dòng)信號(hào)SAE降低到邏輯電壓電平“L”。然后，第三鐵電電容器C2從圖7中的點(diǎn)I所示的狀態(tài)改變到點(diǎn)A所示的狀態(tài)。第四鐵電電容器C3保持在圖7中的點(diǎn)G所示的狀態(tài)。
在圖6所示的時(shí)序t14處，第二基準(zhǔn)單元復(fù)位驅(qū)動(dòng)器起動(dòng)信號(hào)XRDIN3上升到邏輯電壓電平“H”，使得第五MOS晶體管T4截止。第三基準(zhǔn)單元復(fù)位驅(qū)動(dòng)器起動(dòng)信號(hào)RDIN4上升到邏輯電壓電平“H”，使得第七M(jìn)OS晶體管T6導(dǎo)通。然后，在圖6所示的時(shí)序t15處，第一基準(zhǔn)單元復(fù)位驅(qū)動(dòng)器起動(dòng)信號(hào)XRDIN2上升到邏輯電壓電平“H”，使得第六MOS晶體管T5導(dǎo)通。第三基準(zhǔn)單元復(fù)位驅(qū)動(dòng)器起動(dòng)信號(hào)RDIN4降低到邏輯電壓電平“L”，使得第七M(jìn)OS晶體管T6截止。然后，第一鐵電電容器C0從圖7中的點(diǎn)I所示的狀態(tài)改變到點(diǎn)A所示的狀態(tài)，并且第二鐵電電容器C1保持在圖7中的點(diǎn)G所示的狀態(tài)。
最后，在圖6中所示的時(shí)序t17處，字線WL和基準(zhǔn)單元復(fù)位起動(dòng)信號(hào)RST降低到邏輯電壓電平“L”。此時(shí)，第一鐵電電容器C0和第三鐵電電容器C2處于圖7中的點(diǎn)A所示的狀態(tài)，并且第二鐵電電容器C1和第四鐵電電容器C3處于圖7中的點(diǎn)G所示的狀態(tài)。
在第三實(shí)施例的鐵電存儲(chǔ)器中，在其中從基準(zhǔn)單元中讀出數(shù)據(jù)的時(shí)段(在圖6中的時(shí)段(6))短于在其中從標(biāo)準(zhǔn)單元中讀出數(shù)據(jù)的時(shí)段(在圖6中的時(shí)段(3))。因此，降低了施加到基準(zhǔn)單元的應(yīng)力。
具體地，在包括基準(zhǔn)單元的鐵電存儲(chǔ)器中，如果一個(gè)基準(zhǔn)單元與多個(gè)標(biāo)準(zhǔn)單元相關(guān)聯(lián)，則在每次對(duì)標(biāo)準(zhǔn)單元進(jìn)行存取時(shí)對(duì)基準(zhǔn)單元進(jìn)行存取。因此，能夠出現(xiàn)這樣一種情況其中應(yīng)力被施加到基準(zhǔn)單元上N次(其中N是標(biāo)準(zhǔn)單元的數(shù)量)，使得基準(zhǔn)單元經(jīng)受的應(yīng)力是標(biāo)準(zhǔn)單元上的應(yīng)力的N倍。然而，在該實(shí)施例中，在一個(gè)短的時(shí)段內(nèi)執(zhí)行基準(zhǔn)單元的讀取存取，以便由此在每次存取時(shí)施加到基準(zhǔn)單元的應(yīng)力低于施加到每個(gè)標(biāo)準(zhǔn)單元的應(yīng)力。因此，即使對(duì)基準(zhǔn)單元重復(fù)地進(jìn)行存取，施加到該基準(zhǔn)單元的總應(yīng)力也被有效地降低了，從而增強(qiáng)了諸如在基準(zhǔn)單元中讀出數(shù)據(jù)的特性之類的各種特性的可靠性。
此外，優(yōu)化了在其中從基準(zhǔn)單元中讀出數(shù)據(jù)的時(shí)段，從而獲得幾乎在數(shù)據(jù)“H”和數(shù)據(jù)“L”中間的基準(zhǔn)電平。因此，進(jìn)一步降低了功率消耗，并且增強(qiáng)了數(shù)據(jù)保持。
在第一實(shí)施例到第三實(shí)施例中，當(dāng)從標(biāo)準(zhǔn)單元和基準(zhǔn)單元中讀出數(shù)據(jù)時(shí)，用于在基準(zhǔn)單元中寫入數(shù)據(jù)“H”和數(shù)據(jù)“L”或者從中讀取數(shù)據(jù)“H”和數(shù)據(jù)“L”的時(shí)段、或者用于從基準(zhǔn)單元中讀取數(shù)據(jù)的時(shí)段要比由讀出放大器讀出在標(biāo)準(zhǔn)位線和基準(zhǔn)位線之間的電位差所需的時(shí)段長。
本發(fā)明還適用于第一實(shí)施例到第三實(shí)施例的組合，即，還適用于圖1所示的操作時(shí)序，在該操作時(shí)序中在其中將數(shù)據(jù)“L”寫入到基準(zhǔn)單元中的時(shí)段(圖4中的時(shí)段(4))比在其中將數(shù)據(jù)“L”寫入到標(biāo)準(zhǔn)單元中的時(shí)段(圖1中的時(shí)段(1))短，在其中將數(shù)據(jù)“H”寫入到基準(zhǔn)單元中的時(shí)段(圖1中的時(shí)段(5))比在其中將數(shù)據(jù)“H”寫入到標(biāo)準(zhǔn)單元中的時(shí)段(圖1中的時(shí)段(2))短，并且在其中從基準(zhǔn)單元中讀出數(shù)據(jù)的時(shí)段(圖1中的時(shí)段(6))比在其中從標(biāo)準(zhǔn)單元中讀出數(shù)據(jù)的時(shí)段(圖1中的時(shí)段(3))短。依據(jù)本發(fā)明，如圖4所示，當(dāng)然可以將在其中將數(shù)據(jù)“H”寫入到基準(zhǔn)單元中的時(shí)段(圖4中的時(shí)段(5))設(shè)置得短于在其中將數(shù)據(jù)“L”寫入到基準(zhǔn)單元中的時(shí)段(圖4中的時(shí)段(4))。相反，如圖5所示，當(dāng)然可以將在其中將數(shù)據(jù)“L”寫入到基準(zhǔn)單元中的時(shí)段(圖5中的時(shí)段(4))設(shè)置得短于在其中將數(shù)據(jù)“H”寫入到基準(zhǔn)單元中的時(shí)段(圖5中的時(shí)段(5))。
權(quán)利要求
1.一種鐵電存儲(chǔ)器，包括至少一個(gè)基準(zhǔn)單元；多個(gè)與所述基準(zhǔn)單元相關(guān)聯(lián)的標(biāo)準(zhǔn)單元；以及控制電路，用于控制對(duì)所述標(biāo)準(zhǔn)單元和所述基準(zhǔn)單元的存取，其中，相對(duì)于以下三對(duì)處理時(shí)段中的至少一對(duì)處理時(shí)段，所述控制電路將用于所述基準(zhǔn)單元的一個(gè)處理時(shí)段設(shè)置得短于用于每個(gè)所述標(biāo)準(zhǔn)單元的一個(gè)處理時(shí)段，其中所述三對(duì)處理時(shí)段包括由在其中將數(shù)據(jù)“H”寫入到所述基準(zhǔn)單元中的時(shí)段和在其中將數(shù)據(jù)“H”寫入到每個(gè)所述標(biāo)準(zhǔn)單元中的時(shí)段組成的一對(duì)處理時(shí)段、由在其中將數(shù)據(jù)“L”寫入到所述基準(zhǔn)單元中的時(shí)段和在其中將數(shù)據(jù)“L”寫入到每個(gè)所述標(biāo)準(zhǔn)單元中的時(shí)段組成的一對(duì)處理時(shí)段、以及由在其中將數(shù)據(jù)從所述基準(zhǔn)單元中讀出的時(shí)段和在其中將數(shù)據(jù)從每個(gè)所述標(biāo)準(zhǔn)單元中讀出的時(shí)段組成的一對(duì)處理時(shí)段。
2.如權(quán)利要求1所述的鐵電存儲(chǔ)器，包括標(biāo)準(zhǔn)位線，通過其從所述標(biāo)準(zhǔn)單元之一中讀出數(shù)據(jù)；基準(zhǔn)位線，通過其從所述基準(zhǔn)單元中讀出數(shù)據(jù)；以及讀出放大器，用于對(duì)在所述標(biāo)準(zhǔn)位線和所述基準(zhǔn)位線之間的電位差進(jìn)行放大，其中當(dāng)將數(shù)據(jù)“H”或者數(shù)據(jù)“L”從所述標(biāo)準(zhǔn)單元和所述基準(zhǔn)單元中讀出時(shí)，所述控制電路將在其中將數(shù)據(jù)“H”或者數(shù)據(jù)“L”寫入到所述基準(zhǔn)單元中的時(shí)段設(shè)置得長于由所述讀出放大器讀出在所述標(biāo)準(zhǔn)位線和所述基準(zhǔn)位線之間的電位差所需的時(shí)段。
3.如權(quán)利要求1所述的鐵電存儲(chǔ)器，包括標(biāo)準(zhǔn)位線，通過其從所述標(biāo)準(zhǔn)單元之一中讀出數(shù)據(jù)；基準(zhǔn)位線，通過其從所述基準(zhǔn)單元中讀出數(shù)據(jù)；以及讀出放大器，用于對(duì)在所述標(biāo)準(zhǔn)位線和所述基準(zhǔn)位線之間的電位差進(jìn)行放大，其中當(dāng)將數(shù)據(jù)“H”或者數(shù)據(jù)“L”從所述標(biāo)準(zhǔn)單元和所述基準(zhǔn)單元中讀出時(shí)，所述控制電路將在其中從所述基準(zhǔn)單元中讀出數(shù)據(jù)的時(shí)段設(shè)置得長于由讀出放大器讀出在所述標(biāo)準(zhǔn)位線和所述基準(zhǔn)位線之間的電位差所需的時(shí)段。
4.如權(quán)利要求1所述的鐵電存儲(chǔ)器，其中所述控制電路將在其中將數(shù)據(jù)“H”寫入到所述基準(zhǔn)單元中的時(shí)段設(shè)置得短于在其中將數(shù)據(jù)“H”寫入到每個(gè)所述標(biāo)準(zhǔn)單元中的時(shí)段。
5.如權(quán)利要求4所述的鐵電存儲(chǔ)器，其中所述控制電路將在其中將數(shù)據(jù)“H”寫入到所述基準(zhǔn)單元中的時(shí)段設(shè)置得短于在其中將數(shù)據(jù)“L”寫入到所述基準(zhǔn)單元中的時(shí)段。
6.如權(quán)利要求1所述的鐵電存儲(chǔ)器，其中所述控制電路將在其中將數(shù)據(jù)“L”寫入到所述基準(zhǔn)單元中的時(shí)段設(shè)置得短于在其中將數(shù)據(jù)“L”寫入到每個(gè)所述標(biāo)準(zhǔn)單元中的時(shí)段。
7.如權(quán)利要求6所述的鐵電存儲(chǔ)器，其中所述控制電路將在其中將數(shù)據(jù)“L”寫入到所述基準(zhǔn)單元中的時(shí)段設(shè)置得短于在其中將數(shù)據(jù)“H”寫入到所述基準(zhǔn)單元中的時(shí)段。
8.如權(quán)利要求1所述的鐵電存儲(chǔ)器，其中所述控制電路將在其中從所述基準(zhǔn)單元中讀出數(shù)據(jù)的時(shí)段設(shè)置得短于在其中從每個(gè)所述標(biāo)準(zhǔn)單元中讀出數(shù)據(jù)的時(shí)段。
9.如權(quán)利要求8所述的鐵電存儲(chǔ)器，包括標(biāo)準(zhǔn)位線，通過其從所述標(biāo)準(zhǔn)單元之一中讀出數(shù)據(jù)；基準(zhǔn)位線，通過其從所述基準(zhǔn)單元中讀出數(shù)據(jù)；以及讀出放大器，用于對(duì)在所述標(biāo)準(zhǔn)位線和所述基準(zhǔn)位線之間的電位差進(jìn)行放大，其中當(dāng)將數(shù)據(jù)“H”或者數(shù)據(jù)“L”從所述標(biāo)準(zhǔn)單元和所述基準(zhǔn)單元中讀出時(shí)，所述控制電路將在其中從所述基準(zhǔn)單元中讀出數(shù)據(jù)的時(shí)段設(shè)置得長于由所述讀出放大器讀出在所述標(biāo)準(zhǔn)位線和所述基準(zhǔn)位線之間的電位差所需的時(shí)段。
全文摘要
在包括基準(zhǔn)單元的鐵電存儲(chǔ)器中，如果一個(gè)基準(zhǔn)單元與多個(gè)標(biāo)準(zhǔn)單元相關(guān)聯(lián)，則將在其中將數(shù)據(jù)“L”寫入到基準(zhǔn)單元中的時(shí)段、和在其中將數(shù)據(jù)“H”寫入基準(zhǔn)單元中或者從基準(zhǔn)單元中讀出的時(shí)段控制得分別短于在其中將數(shù)據(jù)“L”寫入到每個(gè)標(biāo)準(zhǔn)單元中的時(shí)段、和在其中將數(shù)據(jù)“H”寫入到每個(gè)標(biāo)準(zhǔn)單元中或者從標(biāo)準(zhǔn)單元中讀出的時(shí)段。以這樣的方式，降低了施加到基準(zhǔn)單元的應(yīng)力，并且即使在標(biāo)準(zhǔn)單元上重復(fù)地執(zhí)行寫入或者讀取，也能增強(qiáng)基準(zhǔn)單元的可靠性，并且抑制了由于重復(fù)重新寫入數(shù)據(jù)所造成的基準(zhǔn)單元的特性退化。
文檔編號(hào)H01L27/105GK1645512SQ20051000177
公開日2005年7月27日 申請日期2005年1月19日 優(yōu)先權(quán)日2004年1月20日
發(fā)明者山岡邦吏, 平野博茂 申請人:松下電器產(chǎn)業(yè)株式會(huì)社