專利名稱:半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域:
本發(fā)明涉及具有ESD(靜電放電)保護(hù)元件的半導(dǎo)體器件。本發(fā)明適用于在有限的區(qū)域中需要恒定電阻的半導(dǎo)體器件,并且特別適用于提供ESD保護(hù)元件的鎮(zhèn)流電阻的情況。
背景技術(shù):
近來,隨著半導(dǎo)體器件的功能和性能的增強(qiáng),存在對(duì)具有超過幾千個(gè)I/O(輸入/輸出)管腳的多管腳半導(dǎo)體器件的需求。因此,單個(gè)I/O模塊的面積顯著影響整個(gè)半導(dǎo)體器件的尺寸的減小和成本的降低。大比例占據(jù)I/O模塊的面積的元件是ESD保護(hù)元件和高驅(qū)動(dòng)功率的驅(qū)動(dòng)器元件。具有多個(gè)并聯(lián)的柵極寬度為幾十微米的MOS(金屬氧化物半導(dǎo)體)晶體管(手指)的多手指型(multi-finger type)保護(hù)元件用作ESD保護(hù)元件。
圖1示出了ESD保護(hù)元件的工作特性圖,加在ESD保護(hù)元件上的電壓用橫軸表示,流過ESD保護(hù)元件的電流用縱軸表示。圖1是示意圖,所以電壓和電流的尺寸不必與實(shí)際測(cè)量相符合。
如圖1所示,實(shí)際加到ESD保護(hù)元件的電壓有兩種類型,在出現(xiàn)快速恢復(fù)的方向中的電壓和在沒有出現(xiàn)快速恢復(fù)的方向中的電壓。在出現(xiàn)快速恢復(fù)的方向中的電壓是在通過控制柵極電壓可以改變流過的電流量的方向中的電壓,即,在ESD保護(hù)元件工作時(shí)施加電壓的方向中的電壓。例如,在NMOS晶體管的情況下,是在漏極變?yōu)檎娢徊⑶以礃O變?yōu)樨?fù)電位的方向中的電壓。在PMOS晶體管的情況下,是在源極變?yōu)檎娢徊⑶衣O變?yōu)樨?fù)電位的方向中的電壓。在沒有出現(xiàn)快速恢復(fù)的方向中的電壓是與出現(xiàn)快速恢復(fù)的方向中的電壓相反的方向中施加的電壓。
為了簡(jiǎn)化說明,在下面的介紹中,在出現(xiàn)快速恢復(fù)方向中的電壓將稱作“正ESD電壓”,在該方向流過的電流將稱作“正ESD電流”,而在不出現(xiàn)快速恢復(fù)方向中的電壓將稱作“負(fù)ESD電壓”,在該方向流過的電流將稱作“負(fù)ESD電流”。對(duì)于討論ESD保護(hù)元件中如何出現(xiàn)快速恢復(fù)的一般問題,通常討論正ESD電壓。在本說明書中,除非特別說明正或負(fù)極,ESD電壓為正ESD電壓,ESD電流正ESD電流性。
如圖1中的實(shí)線101所示,在加到ESD保護(hù)元件的電壓較低的范圍內(nèi),電流相對(duì)于電壓?jiǎn)握{(diào)遞增,但是當(dāng)電壓超過給定閾值時(shí),在MOS晶體管中形成漏極區(qū)、溝道區(qū)和源極區(qū)分別變成集電極、基極和發(fā)射極的寄生雙極型晶體管,隨著寄生雙極型晶體管的工作,ESD保護(hù)元件快速恢復(fù),以降低電阻,從而大電流流入ESD保護(hù)元件。如果ESD保護(hù)元件僅由通過salicide工藝(自對(duì)準(zhǔn)硅化物工藝)形成的MOS晶體管構(gòu)成,則工作特性變?yōu)樘摼€102表示的特性。
但是,在這種情況下,將出現(xiàn)問題。如圖1所示,假如在多個(gè)手指中每個(gè)手指的最大允許電流為X,當(dāng)每個(gè)手指的特性由虛線102表示時(shí),第一個(gè)快速恢復(fù)的手指將被流過該手指的電流損壞。在這種情況下,鎮(zhèn)流電阻加到MOS晶體管的漏極,將每個(gè)手指的特性設(shè)置為如虛線103所示的特性。即,將損壞手指的擊穿電壓VB1設(shè)置得高于快速恢復(fù)起始電壓VSP1。對(duì)于該設(shè)計(jì),在已經(jīng)快速恢復(fù)的第一個(gè)手指損壞之前,其它手指依次快速恢復(fù),從而讓ESD電流流過。因此,電流不會(huì)集中在一個(gè)手指上,從而不會(huì)損壞全部ESD保護(hù)元件。
正如眾所周知的,隨著半導(dǎo)體元件的集成度變得越來越高,在柵極電極以及源極區(qū)和漏極區(qū)的上表面形成硅化物。由于硅化物具有較低的表面電阻,所以ESD保護(hù)元件的工作特性變成如圖1中的虛線102所示的特性,從防止ESD的觀點(diǎn)看將出現(xiàn)問題。
日本專利No.2773221公開了在漏極區(qū)中設(shè)置不形成硅化物或硅化物阻擋區(qū)的區(qū)域,從而增加漏極區(qū)的電阻。圖2示出了在日本專利No.2773221中介紹的常規(guī)ESD保護(hù)元件的平面圖。如圖2所示,該常規(guī)ESD保護(hù)元件111具有在半導(dǎo)體襯底的上表面提供的源極區(qū)112和漏極區(qū)113。在源極區(qū)112和漏極區(qū)113之間的區(qū)域上提供柵極114。在漏極區(qū)113的上表面提供硅化物阻擋區(qū)115。在除硅化物阻擋區(qū)115之外的源極區(qū)112、柵極114和漏極區(qū)113的上表面的其它區(qū)域中形成Ti硅化物116。這增加了漏極區(qū)的電阻,并且加入了鎮(zhèn)流電阻。
日本專利未決公開No.2001-284583公開了通過使用阱電阻加入鎮(zhèn)流電阻的技術(shù)。即,在硅襯底的上表面形成深漏極擴(kuò)散區(qū)。然后,以將深漏極擴(kuò)散區(qū)和在其表面形成的自對(duì)準(zhǔn)硅化物分為兩個(gè)部分的方式形成溝槽隔離層,其中一部分在溝道側(cè),另一部分在接觸側(cè)。此時(shí),所形成的溝槽隔離層比漏極擴(kuò)散區(qū)淺,并且以流到溝槽隔離層的下部的方式在漏極擴(kuò)散區(qū)中形成電流路徑。日本專利未決公開No.2001-284583中介紹,該設(shè)計(jì)可以在ESD電流的電流路徑中加入鎮(zhèn)流電阻,并且通過控制溝槽隔離層的尺寸和位置可以控制快速恢復(fù)電壓。
Koen G.Verhaege和Christian C.Russ的文獻(xiàn)‘“Wafer CostReduction through Design of High Performance Fully silicided ESDDevices”,EOS/ESD Symposium 2000,p.18-28’公開了將多晶硅電阻連接到漏極區(qū)的技術(shù)。圖3示出了常規(guī)ESD保護(hù)元件的剖面圖。如圖3所示,在常規(guī)ESD保護(hù)元件120中,在P型硅襯底121的上表面形成P阱133,在P阱133的上表面形成n+型擴(kuò)散區(qū)的源極區(qū)122、柵極123和n+型擴(kuò)散區(qū)的漏極區(qū)124,從而形成MOS晶體管125。漏極區(qū)124通過接觸126、布線127和接觸128連接到電阻129的一端。電阻129的另一端通過接觸130連接到焊盤131。在形成在硅襯底121的上表面的器件隔離層132上形成電阻129,并且通過器件隔離層132與硅襯底121隔離。在P阱133的上表面形成p+型擴(kuò)散區(qū)134,并施加地電位。文獻(xiàn)介紹了通過多晶硅電阻129可以加入鎮(zhèn)流電阻。
但是,現(xiàn)有技術(shù)存在以下問題。首先,根據(jù)在日本專利No.2773221中介紹的用硅化物阻擋區(qū)形成鎮(zhèn)流電阻的技術(shù),硅化物阻擋區(qū)的表面電阻為大約200Ω/□,從而當(dāng)ESD保護(hù)元件的總柵極寬度為600μm時(shí),硅化物阻擋區(qū)的寬度設(shè)置為2μm,從而形成0.6Ω的鎮(zhèn)流電阻。因此,為了獲得所需的較大的鎮(zhèn)流電阻,源極和漏極間隙增大到例如大約3到4μm。該技術(shù)要求形成硅化物阻擋層的特殊步驟。
根據(jù)在日本專利未決公開No.2001-284583中介紹的用漏極擴(kuò)散區(qū)的電阻形成鎮(zhèn)流電阻的技術(shù),需要形成深漏極擴(kuò)散區(qū)。因此,在形成深漏極擴(kuò)散區(qū)時(shí)需要厚抗蝕劑。這使得難以精確控制水平形狀并且妨礙設(shè)計(jì)緊湊元件。
在Koen G.Verhaege和Christian C.Russ的文獻(xiàn)中公開的用多晶硅電阻形成鎮(zhèn)流電阻的技術(shù)存在的問題是負(fù)ESD電流加到焊盤131時(shí),電阻加入到ESD電流的電流路徑中,如圖3所示。在ESD保護(hù)元件120中,在P型硅襯底121與n+型漏極區(qū)124之間形成PN二極管。當(dāng)負(fù)ESD電流加到焊盤131時(shí),電流沿P阱133-漏極區(qū)124-接觸126-布線127-接觸128-電阻129-接觸130-焊盤131的路徑流動(dòng),如圖3中的箭頭所示,由電阻129提供的電阻加到電流路徑中。但是,當(dāng)負(fù)ESD電流加到焊盤131時(shí),ESD保護(hù)元件不快速恢復(fù),不需要鎮(zhèn)流電阻,并且如果存在鎮(zhèn)流電阻將降低保護(hù)性能。換句話說,常規(guī)ESD保護(hù)元件對(duì)于負(fù)ESD電流具有較低的保護(hù)性能。
發(fā)明內(nèi)容
本發(fā)明的一個(gè)目的是提供一種小型的半導(dǎo)體器件,其在制造時(shí)不需要特殊步驟,并且即使對(duì)負(fù)ESD電流也表現(xiàn)出足夠的保護(hù)性能。
根據(jù)本發(fā)明的半導(dǎo)體器件包括半導(dǎo)體襯底。半導(dǎo)體襯底的上表面為第一導(dǎo)電類型。并且,半導(dǎo)體器件包括在半導(dǎo)體襯底的上表面形成的第二導(dǎo)電類型晶體管。半導(dǎo)體器件包括在與半導(dǎo)體襯底上表面的第二導(dǎo)電類型晶體管絕緣的位置形成的第二導(dǎo)電類型擴(kuò)散層;布線;將焊盤耦合到第二導(dǎo)電類型擴(kuò)散層的第一接觸;將第二導(dǎo)電類型擴(kuò)散層耦合到布線的第二接觸;以及將布線耦合到第二導(dǎo)電類型晶體管的源極和漏極之一的第三接觸。
根據(jù)本發(fā)明,在焊盤與源極和漏極之一之間串連耦合第一接觸、第二導(dǎo)電類型擴(kuò)散層、第二接觸、布線和第三接觸。因此,當(dāng)正ESD電流提供到焊盤時(shí),可以在焊盤與源極和漏極中的另一個(gè)之間加入接觸電阻,同時(shí)保持后面討論的基本元件長(zhǎng)度比現(xiàn)有技術(shù)中的小。當(dāng)負(fù)ESD電流提供到焊盤時(shí),電流流過由半導(dǎo)體襯底的上表面、第二導(dǎo)電類型擴(kuò)散層和第一接觸形成的電流路徑,從而電流路徑的電阻低。此外,可以在普通接觸制造工藝中形成第一到第三接觸,不需要特殊的步驟。
優(yōu)選的是從第一接觸向第二接觸的方向?yàn)榈诙?dǎo)電類型晶體管的柵極的寬度方向。柵極的寬度方向是垂直于從源極指向漏極的方向的方向。因此,在第二導(dǎo)電類型擴(kuò)散層中的電流路徑沿垂直于從源極指向漏極的方向的方向經(jīng)過,從而可以用擴(kuò)散層加入鎮(zhèn)流電阻,而不增加源極和漏極之間的距離。由于每個(gè)手指可以彼此靠近排列,如后面所介紹的,襯底耦合效應(yīng)變得更大,可以使鎮(zhèn)流電阻的電阻值相對(duì)更低。
半導(dǎo)體器件還包括與第二導(dǎo)電類型晶體管并聯(lián)耦合到焊盤的集成電路部分。當(dāng)靜電放電電流輸入焊盤時(shí),第二導(dǎo)電類型晶體管允許靜電放電電流流過。這可以使集成電路部分不受ESD損壞。此時(shí),焊盤也可以作為集成電路部分的輸出焊盤,或者作為輸入焊盤。焊盤可以是集成電路的電源焊盤。
多個(gè)第二導(dǎo)電類型晶體管可以沿其柵極的縱向方向布局,每相鄰的兩個(gè)第二導(dǎo)電類型晶體管成為一對(duì),源極區(qū)被形成每一對(duì)的這些第二導(dǎo)電類型晶體管共用。由此,形成多手指型ESD保護(hù)元件。
在源極區(qū)沒有共用的每相鄰的兩個(gè)第二導(dǎo)電類型晶體管中,可以共用布線和第二導(dǎo)電類型擴(kuò)散層。這可以進(jìn)一步減小布局面積。
在源極區(qū)沒有共用的每相鄰的兩個(gè)第二導(dǎo)電類型晶體管中,可以共用第一和第二接觸。這可以進(jìn)一步減小布局面積。
半導(dǎo)體器件還包括在與半導(dǎo)體襯底的上表面的第二導(dǎo)電類型晶體管和第二導(dǎo)電類型擴(kuò)散層絕緣的位置形成另一個(gè)第二導(dǎo)電類型擴(kuò)散層;另一個(gè)布線;將焊盤耦合到另一個(gè)第二導(dǎo)電類型擴(kuò)散層的第四接觸;以及將另一個(gè)第二導(dǎo)電類型擴(kuò)散層耦合到另一個(gè)布線的第五接觸。而且,第一接觸將另一個(gè)布線耦合到第二導(dǎo)電類型擴(kuò)散層,用于將焊盤耦合到第二導(dǎo)電類型擴(kuò)散層。這使得電阻加到源極和漏極中的另一個(gè)上。
根據(jù)本發(fā)明的另一個(gè)半導(dǎo)體器件包括在半導(dǎo)體襯底的上表面形成的第一導(dǎo)電類型區(qū);在第一導(dǎo)電類型區(qū)的上表面形成的柵極絕緣層;在柵極絕緣層上提供的柵極電極;在第一導(dǎo)電類型區(qū)中直接位于柵極電極下面的區(qū)域兩側(cè)上分別形成的第一和第二第二導(dǎo)電類型區(qū);在第一導(dǎo)電類型區(qū)中與第一和第二第二導(dǎo)電類型區(qū)用絕緣層絕緣和隔離的位置形成的第三第二導(dǎo)電類型區(qū);在第一導(dǎo)電類型區(qū)上提供的布線層;在第三第二導(dǎo)電類型區(qū)上提供的第一和第二接觸;以及在第二第二導(dǎo)電類型區(qū)上提供的第三接觸。第一和第二接觸布局在彼此遠(yuǎn)離的位置。第三第二導(dǎo)電類型區(qū)通過第一接觸耦合到焊盤。第三第二導(dǎo)電類型區(qū)通過第二接觸、布線層和第三接觸耦合到第二第二導(dǎo)電類型區(qū)。
根據(jù)本發(fā)明的再一個(gè)半導(dǎo)體器件包括焊盤、電阻以及晶體管。并且電阻和晶體管與焊盤串連耦合。電阻位于使流過電阻的電流的方向是晶體管的柵極的寬度方向。
在這種情況下,電阻可以是擴(kuò)散層。并且,再一個(gè)半導(dǎo)體器件還包括布線和接觸。該接觸分別耦合在所述晶體管的源極和漏極之一與所述布線之間、所述布線與所述擴(kuò)散層之間、以及所述擴(kuò)散層和所述焊盤之間。
根據(jù)本發(fā)明,第一到第三接觸以及第二導(dǎo)電類型擴(kuò)散層耦合在焊盤與源極和漏極中的一個(gè)之間,從而使用接觸電阻的鎮(zhèn)流電阻可以加在焊盤與源極和漏極中的一個(gè)之間。因此,當(dāng)?shù)诙?dǎo)電類型晶體管用作ESD保護(hù)元件時(shí),不需要特殊的步驟就能夠得到基本元件長(zhǎng)度較小、所需布局面積較小,而且即使對(duì)于負(fù)ESD電流也具有高保護(hù)性能的ESD保護(hù)元件。
圖1示出了ESD保護(hù)元件的工作特性圖,其中加在ESD保護(hù)元件的電壓用橫軸表示,流過ESD保護(hù)元件的電流用縱軸表示;圖2示出了常規(guī)ESD保護(hù)元件的平面圖;圖3示出了常規(guī)ESD保護(hù)元件的剖面圖;圖4示意性的示出了本發(fā)明第一實(shí)施例的原理的平面圖;圖5示出了根據(jù)本實(shí)施例的半導(dǎo)體器件的一部分的剖面圖;圖6示出了在根據(jù)本實(shí)施例的半導(dǎo)體器件中ESD保護(hù)元件的平面圖;圖7示出了圖6所示的ESD保護(hù)元件的一部分的平面圖;圖8示出了圖7所示的ESD保護(hù)元件的一部分的透視圖;圖9示出了根據(jù)本實(shí)施例的半導(dǎo)體器件的制造方法的剖面圖;圖10A示出了根據(jù)本實(shí)施例的半導(dǎo)體器件工作的平面圖;
圖10B是沿圖10A的線A-B-C-D的剖面圖;圖11A和11B是用來說明實(shí)施例的效果的平面圖,圖11A示出了沿柵極的寬度方向在n+型擴(kuò)散區(qū)中形成電流路徑的ESD保護(hù)元件,而圖11B示出了沿柵極的縱向在n+型擴(kuò)散區(qū)中形成電流路徑的ESD保護(hù)元件;圖12是用來說明襯底耦合效應(yīng)的示意圖,其中加在ESD保護(hù)元件的電壓用橫軸表示,流過ESD保護(hù)元件的電流用縱軸表示;圖13示出了根據(jù)本發(fā)明第二實(shí)施例的ESD保護(hù)元件的平面圖;圖14示出了根據(jù)本發(fā)明第三實(shí)施例的ESD保護(hù)元件的平面圖;圖15示出了根據(jù)本發(fā)明第四實(shí)施例的ESD保護(hù)元件的平面圖;圖16示出了根據(jù)本發(fā)明第五實(shí)施例的半導(dǎo)體器件的電路圖;圖17示出了根據(jù)本發(fā)明第六實(shí)施例的半導(dǎo)體器件的電路圖;圖18示出了根據(jù)本發(fā)明第七實(shí)施例的半導(dǎo)體器件的電路圖;以及圖19示出了ESD保護(hù)元件的性能,ESD保護(hù)元件的面積(ESD面積)用橫軸表示,ESD保護(hù)元件的ESD耐用性用縱軸表示。
具體實(shí)施例方式
下面將參考附圖具體介紹本發(fā)明的優(yōu)選實(shí)施例。首先討論本發(fā)明的第一實(shí)施例。圖4示意性的示出了實(shí)施例的原理的平面圖。圖5示出了根據(jù)本實(shí)施例的半導(dǎo)體器件的一部分的剖面圖。圖6示出了在根據(jù)本實(shí)施例的半導(dǎo)體器件中ESD保護(hù)元件的平面圖。圖7示出了圖6所示的ESD保護(hù)元件的一部分的平面圖。圖8示出了圖7所示的ESD保護(hù)元件的一部分的透視圖。圖4和5僅示出了本實(shí)施例的半導(dǎo)體器件的典型元件,圖中省略了其它元件。
如圖4所示,本實(shí)施例的關(guān)鍵點(diǎn)在于半導(dǎo)體器件具有在半導(dǎo)體襯底(未示出)的上表面形成的第一導(dǎo)電類型區(qū)301,在第一導(dǎo)電類型區(qū)301的上表面形成的柵極絕緣層(未示出),在柵極絕緣層上形成的柵極電極302,以及在第一導(dǎo)電類型區(qū)301中直接位于柵極電極302下面的區(qū)域兩側(cè)分別形成的第一第二導(dǎo)電類型區(qū)303和第二第二導(dǎo)電類型區(qū)304,還具有在第一導(dǎo)電類型區(qū)301中用第二第二導(dǎo)電類型區(qū)304和絕緣隔離層305絕緣和隔離的位置形成的第三第二導(dǎo)電類型區(qū)306作為電阻,在第三第二導(dǎo)電類型區(qū)306上提供有第一接觸307和第二接觸308,以及在第二第二導(dǎo)電類型區(qū)304上提供有第三接觸310,第一接觸307和第二接觸308位于彼此遠(yuǎn)離的位置,第三第二導(dǎo)電類型區(qū)306通過第一接觸307耦合到焊盤(未示出),并通過第二接觸308、布線層309和第三接觸310耦合到第二第二導(dǎo)電類型區(qū)304,并且基準(zhǔn)電位加到第一第二導(dǎo)電類型區(qū)303。例如,第一導(dǎo)電類型區(qū)301為P阱,第一第二導(dǎo)電類型區(qū)303為源極和漏極中的一個(gè),例如,源極,第二第二導(dǎo)電類型區(qū)304為源極和漏極中的另一個(gè),例如,漏極。
由于圖4是示出了實(shí)施例的特征的模型的圖,所以只示出了中央接觸,省略了其它接觸。雖然本實(shí)施例的介紹給出了第一導(dǎo)電類型區(qū)301為P阱的情況,但是,正如眾所周知的,P形硅襯底通常用作半導(dǎo)體器件的襯底。
如圖5和6所示,根據(jù)本實(shí)施例的半導(dǎo)體器件1具有P形硅襯底2(下文中也簡(jiǎn)稱為“硅襯底2”),在其上表面上形成彼此遠(yuǎn)離的P阱26和N阱(未示出)。P阱26和N阱用隔離層29彼此隔離。在P阱26的上表面形成ESD保護(hù)元件3。在N阱的上表面形成另一個(gè)ESD保護(hù)元件(未示出)。這些ESD保護(hù)元件使用MOS晶體管的寄生雙極型工作。
下面給出在P阱26的上表面形成的ESD保護(hù)元件3的結(jié)構(gòu)的詳細(xì)討論,其與在N阱的上表面形成另一個(gè)ESD保護(hù)元件的結(jié)構(gòu)相似。但是,請(qǐng)注意,后一種ESD保護(hù)元件的各部分的極性與該ESD保護(hù)元件3的相應(yīng)部分的極性是相反的。如圖5和6所示,在硅襯底2的上表面圍繞ESD保護(hù)元件3的區(qū)域中形成環(huán)形p+型擴(kuò)散區(qū),作為保護(hù)環(huán)(guard ring)4。在除ESD保護(hù)元件3和保護(hù)環(huán)4之外的硅襯底2的上表面的其它區(qū)域中形成STI(淺溝槽隔離)區(qū)5。在ESD保護(hù)元件3中,形成多個(gè)源極區(qū)6和多個(gè)鎮(zhèn)流電阻區(qū)7,并且以兩個(gè)布局端部為源極區(qū)6的方式沿一個(gè)方向交替布局。源極區(qū)6為n+型擴(kuò)散區(qū)。
圖7示出了圖6所示的區(qū)域S,圖8示出了圖7所示的區(qū)域T。如圖7和8所示,在P阱26的上表面的源極區(qū)6與鎮(zhèn)流電阻區(qū)7之間的區(qū)域是溝道區(qū)8。在溝道區(qū)8上面提供柵極絕緣層9,柵極絕緣層9上提供柵極電極10。因此,多個(gè)柵極電極10彼此平行延伸,或者彼此大致或基本平行延伸。柵極電極10延伸的方向是柵極的寬度方向11。柵極電極10布局的方向,即,平行于硅襯底2的上表面并垂直于柵極的寬度方向11的方向,是柵極的縱向方向12。雖然在柵極絕緣層9和柵極電極10的兩側(cè)形成側(cè)壁13,但是在圖6和7中未顯示出。
在與相關(guān)的溝道區(qū)8接觸的鎮(zhèn)流電阻區(qū)7中的這些區(qū)域形成漏極區(qū)14或n+型擴(kuò)散區(qū)。在位于漏極區(qū)14之間的鎮(zhèn)流電阻區(qū)7中的該區(qū)域中提供n+型擴(kuò)散區(qū)15。n+型擴(kuò)散區(qū)15是電阻。在漏極區(qū)14與n+型擴(kuò)散區(qū)15之間的區(qū)域形成STI區(qū)5。這允許n+型擴(kuò)散區(qū)15與硅襯底2中的漏極區(qū)14絕緣。除了STI區(qū)5的上表面之外,在源極區(qū)6、鎮(zhèn)流電阻區(qū)7和柵極電極10的上表面形成硅化物層30(參看圖9)。在圖4到8中未示出硅化物層30。
在源極區(qū)6上提供多個(gè)接觸16。接觸16沿柵極的寬度方向11按列布局。接觸16的下端連接到源極區(qū)6。每?jī)蓚€(gè)接觸16組成一對(duì)。在每一對(duì)接觸16上提供金屬布線17,接觸16的上端連接到金屬布線17。即,兩個(gè)接觸16連接到一個(gè)金屬布線17。在位于接觸16之間的漏極區(qū)14上的區(qū)域提供單個(gè)接觸18。在n+型擴(kuò)散區(qū)15上提供多個(gè)接觸19。在兩個(gè)不同的漏極區(qū)14上提供的兩個(gè)接觸18和在n+型擴(kuò)散區(qū)15上提供的一個(gè)接觸19沿方向12按列布局。在兩個(gè)接觸18和一個(gè)接觸19上提供金屬布線20。兩個(gè)接觸18和一個(gè)接觸19的上端連接到金屬布線20。
在接觸19之間的n+型擴(kuò)散區(qū)15上提供單個(gè)接觸21。在接觸21上提供金屬布線22,接觸21的上端連接到金屬布線22的下表面。因此,接觸21和接觸19沿柵極的寬度方向11交替布局。即,從接觸21到接觸19的方向是柵極的寬度方向11。在同一層中形成接觸16、18、19和21,并且與在半導(dǎo)體器件中的同一層形成其它接觸的同時(shí)形成。在同一層中形成金屬布線17、20和22,并且與在半導(dǎo)體器件中的同一層形成其它金屬布線的同時(shí)形成。在硅襯底2上提供層間絕緣層(未示出)。接觸16、18、19和21以及金屬布線17、20和22埋在層間絕緣層中。
源極區(qū)6、漏極區(qū)14、溝道區(qū)8、柵極絕緣層9、柵極電極10和側(cè)壁13構(gòu)成NMOS晶體管23。源極區(qū)6通過接觸16和金屬布線17耦合到地電位布線。漏極區(qū)14通過接觸18、金屬布線20、接觸19、n+型擴(kuò)散區(qū)15、接觸21和金屬布線22耦合到焊盤(未示出)。一個(gè)NMOS晶體管23是一個(gè)手指。當(dāng)多個(gè)手指并聯(lián)連接時(shí),構(gòu)成了ESD保護(hù)元件3。即,在ESD保護(hù)元件3中,多個(gè)NMOS晶體管23沿柵極的長(zhǎng)度方向12布局,并且每?jī)蓚€(gè)相鄰的NMOS晶體管23組成一對(duì)。在每一對(duì)NMOS晶體管23中共用源極區(qū)6。在每一對(duì)相鄰的NMOS晶體管23中共用金屬布線20和22、n+型擴(kuò)散區(qū)15以及接觸19和21。ESD保護(hù)元件3并聯(lián)連接到應(yīng)當(dāng)防止ESD的內(nèi)部電路(未示出)。
下面給出ESD保護(hù)元件3的各部分的尺寸的一個(gè)例子。例如,用90nm規(guī)則設(shè)計(jì)半導(dǎo)體器件1。與硅襯底2的上表面平行的每個(gè)接觸的剖面形狀為矩形,例如,垂直長(zhǎng)度為0.12μm,水平長(zhǎng)度為0.12μm,或者為圓形,例如,直徑0.12μm。漏極區(qū)14與n+型擴(kuò)散區(qū)15之間的距離為例如0.14μm,相鄰的接觸19與接觸21之間的距離為例如0.20μm。沿柵極的縱向方向12的等效(comparative)元件長(zhǎng)度LC為例如1.0到1.5μm;例如,長(zhǎng)度LC為1.14μm。此時(shí),每個(gè)接觸的接觸電阻為例如10Ω。
等效元件長(zhǎng)度LC是表示沿柵極的長(zhǎng)度方向12每個(gè)手指的長(zhǎng)度的指標(biāo),并且是為在常規(guī)半導(dǎo)體器件的每個(gè)手指所需的尺寸與根據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體器件的每個(gè)手指所需的尺寸之間提供比較的概念。因此,可以認(rèn)為等效元件長(zhǎng)度LC是基本元件長(zhǎng)度。如圖7所示,等效元件長(zhǎng)度LC定義為沿方向11延伸的源極區(qū)6的中心線SC與沿方向11延伸的鎮(zhèn)流電阻區(qū)7的中心線DC之間的距離。源極區(qū)6的中心線SC是在源極區(qū)6的兩側(cè)上的柵極電極10(柵極電極10a和10b)的相對(duì)端部的中心線。鎮(zhèn)流電阻區(qū)7的中心線DC是在鎮(zhèn)流電阻區(qū)7的兩側(cè)上的柵極電極10(柵極電極10b和10c)的相對(duì)端部的中心線。
下面將介紹根據(jù)本實(shí)施例的半導(dǎo)體器件的制造方法。圖9示出了根據(jù)本實(shí)施例的半導(dǎo)體器件的制造方法的剖面圖。如圖4到9所示,首先,通過已知的方法以相同的工藝在P型硅襯底2的上表面形成STI區(qū)5和隔離層29。接著,在硅襯底2的上表面的預(yù)定位置形成P阱26和N阱(未示出)。此時(shí),以在P阱26和N阱之間用隔離層29將其彼此遠(yuǎn)離的方式形成P阱26和N阱。
雖然下面將討論在P阱26的上表面形成ESD保護(hù)元件3的方法,但是在N阱的上表面形成另一個(gè)ESD保護(hù)元件也可以采用相同的方法。在P阱26的上表面形成柵極絕緣層9、柵極電極10和側(cè)壁13。接著,在P阱26的上表面形成源極區(qū)6、漏極區(qū)14和n+型擴(kuò)散區(qū)15。此時(shí),在柵極電極10正下方的區(qū)域的相對(duì)位置形成源極區(qū)6和漏極區(qū)14,柵極電極位于二者之間。柵極電極10正下方的區(qū)域,即,在源極區(qū)6和漏極區(qū)14之間的區(qū)域,成為溝道區(qū)8。在P阱26的上表面形成p+型擴(kuò)散區(qū)作為保護(hù)環(huán)4。
接著,用已知的方法在源極區(qū)6、漏極區(qū)14、n+型擴(kuò)散區(qū)15、保護(hù)環(huán)4和柵極電極10的上表面形成硅化物層30,如圖9所示。硅化層30的厚度設(shè)置為例如30nm。接著,在整個(gè)表面上淀積大約0.6μm厚的由氮化硅層或氮氧化硅層等構(gòu)成的層間絕緣層(未示出)。
接著,在硅襯底2上形成接觸。此時(shí),在源極區(qū)6形成接觸16,在漏極區(qū)14形成接觸18,在n+型擴(kuò)散區(qū)15形成接觸19和21。通過以下方法形成接觸。通過例如等離子體蝕刻等已知方法在層間絕緣層的預(yù)定位置形成直徑大約0.12μm的圓柱形孔??椎纳疃仍O(shè)置為穿透層間絕緣層的深度,例如,大約0.6μm。在每個(gè)孔的內(nèi)壁上淀積由雙層膜(Ti/TiN)構(gòu)成的阻擋金屬,并且連接到硅化物層30。接著,例如W等導(dǎo)電材料埋在孔中,從而形成接觸。以這種方式形成的接觸的電阻值大約為20Ω,以大約各占一半的比例包括阻擋金屬層本身的電阻和阻擋金屬層與硅化物層的接觸電阻。
接著,同時(shí)形成連接到接觸16的金屬布線17和將接觸18和19連接到一起的金屬布線20以及將接觸21連接到焊盤(外部引腳)的金屬布線22。通過已知的方法用例如鋁或銅等材料形成這些金屬布線。形成金屬布線的工藝與形成其它必須的金屬布線同時(shí)進(jìn)行,其它的金屬布線是,例如,將半導(dǎo)體器件的另一個(gè)擴(kuò)散層上的接觸與連接在柵極電極上形成的接觸的金屬布線相連接的金屬布線。
接著,形成層疊的層間絕緣膜、層疊的布線、焊盤的引出裝置(lead-out means)等。然后,接著進(jìn)行正常所需的工序,例如,封裝,由此,完成根據(jù)本實(shí)施例的半導(dǎo)體器件。
接著,討論根據(jù)以上述方式構(gòu)成的實(shí)施例的半導(dǎo)體器件的操作。圖10A示出了根據(jù)本實(shí)施例的半導(dǎo)體器件操作的平面圖,圖10B是沿圖10A的線A-B-C-D的剖面圖。如圖10A和10B所示,在P阱26與為n+型擴(kuò)散區(qū)的源極區(qū)6、漏極區(qū)14和n+型擴(kuò)散區(qū)15之間形成pn結(jié)。
下面將討論在將地電位施加到金屬布線17作為基準(zhǔn)電位,并且正ESD電流加到金屬布線22所連接的焊盤的情況下的操作。從焊盤輸入的正ESD電流通過金屬布線22-接觸21-n+型擴(kuò)散區(qū)15-接觸19-金屬布線20-接觸18的電流路徑流入漏極區(qū)14。此時(shí),在n+型擴(kuò)散區(qū)15中的電流路徑沿柵極的寬度方向11從接觸21向接觸19延伸。因此,電流路徑包括三個(gè)接觸21、19和18以及n+型擴(kuò)散區(qū)15,并且各元件的電阻串聯(lián)連接。每個(gè)接觸的接觸電阻為例如大約20Ω,n+型擴(kuò)散區(qū)15的擴(kuò)散層電阻為例如大約10Ω。因此,電流路徑的總電阻為例如大約70Ω。如果十組這種電流路徑并聯(lián)連接到一個(gè)手指的漏極區(qū)14,則加到一個(gè)手指的總電阻或鎮(zhèn)流電阻為例如大約7Ω。當(dāng)二十個(gè)手指并聯(lián)連接時(shí),在整個(gè)ESD保護(hù)元件中的鎮(zhèn)流電阻變?yōu)槔绱蠹s0.35Ω。
當(dāng)加到漏極區(qū)14的電壓超過預(yù)定閾值時(shí),NMOS晶體管快速恢復(fù),并且在NMOS晶體管23下面形成的寄生雙極型晶體管工作,使電流通過漏極區(qū)14-溝道區(qū)8-源極區(qū)6-接觸16-金屬布線17流到地電位布線。這允許加到焊盤的ESD電流放電到地電位布線,從而保護(hù)內(nèi)部電路不受ESD電流的影響。
接著,介紹施加負(fù)ESD電流情況下的操作。在這種情況下,電流通過硅襯底2(P阱26)-n+型擴(kuò)散區(qū)15-接觸21-金屬布線22的電流路徑流入焊盤。這允許加到焊盤的負(fù)ESD電流放電,從而保護(hù)內(nèi)部電路不受ESD電流的影響。此時(shí),電流路徑只包括一個(gè)接觸21,并且在n+型擴(kuò)散區(qū)15中電流流過的距離較短,從而與輸入正ESD電流的情況相比顯著減小了鎮(zhèn)流電阻。
當(dāng)正ESD電流加到焊盤上時(shí),在本實(shí)施例中,ESD電流的電流路徑包括三個(gè)接觸21、19和18。這使得使用這些接觸的接觸電阻作為鎮(zhèn)流電阻成為可能。這使得設(shè)計(jì)更小的ESD保護(hù)元件,同時(shí)保證所需的鎮(zhèn)流電阻成為可能。例如,常規(guī)ESD保護(hù)元件的等效元件長(zhǎng)度為3到4μm,而根據(jù)本實(shí)施例的等效元件長(zhǎng)度可以設(shè)置為例如1.14μm。
圖11A和11B是用來說明實(shí)施例的效果的平面圖,圖11A示出了沿柵極的寬度方向在n+型擴(kuò)散區(qū)中形成電流路徑的ESD保護(hù)元件,而圖11B示出了沿柵極的縱向在n+型擴(kuò)散區(qū)中形成電流路徑的ESD保護(hù)元件。如圖11A所示,根據(jù)本實(shí)施例,接觸19和接觸21沿柵極的寬度方向11布局在n+型擴(kuò)散區(qū)15上,從而可以平行于柵極的寬度方向11在n+型擴(kuò)散區(qū)15中形成電流路徑。因此,能夠形成具有足夠長(zhǎng)度的電流路徑,同時(shí)使等效元件長(zhǎng)度LC更小。如果接觸19和接觸21如圖11B所示沿柵極的縱向方向12布局在n+型擴(kuò)散區(qū)15上,則等效元件長(zhǎng)度LC應(yīng)當(dāng)設(shè)置得大,以保證所需的電流路徑。根據(jù)本實(shí)施例,通過以上可明顯看出,沿柵極的寬度方向11布局接觸19和接觸21可以使ESD保護(hù)元件3的面積更小。這使得與常規(guī)半導(dǎo)體器件相比將I/O模塊的面積減小大約50到70%成為可能。這有助于使半導(dǎo)體器件1更小。
當(dāng)負(fù)ESD電流加到焊盤時(shí),根據(jù)本實(shí)施例,僅有少量鎮(zhèn)流電阻加入。此外,使等效元件長(zhǎng)度更短可以進(jìn)一步降低電流路徑的電阻。結(jié)果,即使當(dāng)負(fù)ESD電流加到焊盤時(shí),也能夠得到足夠的保護(hù)性能。
另外,減小等效元件長(zhǎng)度可以使手指之間的距離更小,從而可以使相鄰的手指彼此更加靠近。這增強(qiáng)了襯底耦合效應(yīng),從而一個(gè)手指快速恢復(fù)時(shí),靠近該手指的其它手指也可能快速恢復(fù)。這能夠抑制電流集中到更有效地快速恢復(fù)的第一個(gè)手指上,因此能夠防止手指損壞。
圖12是用來說明襯底耦合效應(yīng)的示意圖,其中加在ESD保護(hù)元件的電壓用橫軸表示,流過ESD保護(hù)元件的電流用縱軸表示。如在背景技術(shù)中所討論的,通常,在構(gòu)成ESD保護(hù)元件3的多個(gè)NMOS晶體管23中位于中間的那個(gè)晶體管(手指)首先快速恢復(fù),然后,其它手指依次快速恢復(fù)。此時(shí),由于各個(gè)手指實(shí)際上彼此靠近,所以寄生雙極型晶體管的操作導(dǎo)致襯底耦合效應(yīng),從而將快速恢復(fù)的第二和隨后的手指的閾值電壓下降。
即,當(dāng)一個(gè)手指快速恢復(fù)并且電流流入該手指時(shí),如圖12中的實(shí)線101所示,靠近手指的襯底電位上升。結(jié)果,接近已快速恢復(fù)的第一手指的基極電位升高。因此,位于靠近已發(fā)生快速恢復(fù)的第一個(gè)手指的另一個(gè)手指在低于發(fā)生快速恢復(fù)的第一手指的快速恢復(fù)起始電壓VSP1的電壓VSP2處發(fā)生快速恢復(fù),如虛線104所示。因此,每個(gè)手指應(yīng)當(dāng)加入電阻值低得足以使擊穿電壓VB2超過快速恢復(fù)電壓VSP2的鎮(zhèn)流電阻,如實(shí)線105所示。
手指越靠近發(fā)生快速恢復(fù)的第一手指,基極電位的上升越大,從而構(gòu)成ESD保護(hù)元件3的多個(gè)手指彼此靠得越近,快速恢復(fù)電壓VSP2下降的越大。因此,即使對(duì)于相對(duì)低的鎮(zhèn)流電阻,也可以保證對(duì)ESD的保護(hù)性能??梢詼p小在正常電路操作中要加入的額外的電阻,而且可以改善在正常電路操作中的性能。
在本實(shí)施例中,接觸16、18、19和21可以在半導(dǎo)體器件中其它部分的那些接觸形成的同時(shí)形成。金屬布線17、20和22可以在半導(dǎo)體器件中其它部分的那些金屬布線形成的同時(shí)形成。這消除了在形成根據(jù)本實(shí)施例的ESD保護(hù)元件中對(duì)提供特殊步驟的需要。因此,不會(huì)顯著增加ESD保護(hù)元件的制造成本。
雖然上述實(shí)施例的介紹給出了多個(gè)(例如,20個(gè))柵極電極全都彼此并聯(lián)連接的情況,但是根據(jù)本發(fā)明,所有的柵極電極不必彼此并聯(lián)連接。例如,屬于一組的多個(gè)柵極電極可以彼此并聯(lián)連接,而屬于另一組的多個(gè)柵極電極可以彼此并聯(lián)連接。在這種情況下,可以以組彼此電獨(dú)立的方式設(shè)計(jì)屬于一組的柵極電極和屬于另一組的柵極電極。在這種情況下,柵極電極的組數(shù)為兩個(gè)或更多。
下面將介紹本發(fā)明的第二實(shí)施例。圖13示出了根據(jù)本實(shí)施例的ESD保護(hù)元件的平面圖。如圖13所示,本實(shí)施例在以下方面不同于第一實(shí)施例。在第二實(shí)施例中,n+型擴(kuò)散區(qū)15、金屬布線20和22的寬度或在柵極縱向方向12的長(zhǎng)度更大。提供沿柵極寬度方向布局的兩個(gè)接觸19a代替第一實(shí)施例中的接觸19。此外,提供沿柵極寬度方向布局的兩個(gè)兩個(gè)接觸21a代替第一實(shí)施例中的接觸21。構(gòu)成一對(duì)的接觸21a用金屬布線22連接在一起。
因此,等效元件長(zhǎng)度LC稍稍長(zhǎng)于第一實(shí)施例中的,變?yōu)槔?.22μm。在本實(shí)施例中,接觸16的接觸電阻為例如20Ω,兩個(gè)接觸19a的總接觸電阻為例如10Ω,兩個(gè)接觸21a的總接觸電阻為例如10Ω,n+型擴(kuò)散區(qū)15的表面電阻為例如5Ω,并且這些電阻串聯(lián)連接。因此,當(dāng)正ESD電流加到焊盤時(shí),在焊盤與地電位布線之間形成的電流路徑的總電阻為例如45Ω。本實(shí)施例的其它結(jié)構(gòu)與第一實(shí)施例的相同。
在第一實(shí)施例和第二實(shí)施例中,n+型擴(kuò)散區(qū)15連接到位于區(qū)域15兩側(cè)的兩個(gè)漏極區(qū)14。因此,在第一實(shí)施例中,在接觸19和21中分別流過在接觸16和18中流過電流兩倍的電流。結(jié)果,當(dāng)ESD電流較大時(shí),接觸19和21容易損壞。在第二實(shí)施例中,通過比較的方式,在各個(gè)電流路徑中并聯(lián)提供兩個(gè)接觸19a,并且在各個(gè)電流路徑中并聯(lián)提供兩個(gè)接觸21a。因此,在接觸19a和21a中流過的電流等于在接觸16和18中流過電流的大小。因此,不會(huì)出現(xiàn)電流集中到接觸19a和21a的情況,從而改善ESD耐用性。本實(shí)施例的其它操作和效果與第一實(shí)施例的相同。
下面將介紹本發(fā)明的第三實(shí)施例。圖14示出了根據(jù)本實(shí)施例的ESD保護(hù)元件的平面圖。如圖14所示,本實(shí)施例在以下方面不同于第二實(shí)施例。在第三實(shí)施例中,n+型擴(kuò)散區(qū)15沿方向12分為兩個(gè)n+型擴(kuò)散區(qū)15a。在n+型擴(kuò)散區(qū)15a之間形成STI區(qū)5。在每個(gè)n+型擴(kuò)散區(qū)15a上提供組成一對(duì)的兩個(gè)接觸19a中的一個(gè)。在每個(gè)n+型擴(kuò)散區(qū)15a上提供組成一對(duì)的兩個(gè)接觸21a中的一個(gè)。因此,金屬布線20沿方向12分為兩個(gè)金屬布線20a。每個(gè)接觸19a和與該接觸19a相鄰的一個(gè)接觸18連接到每個(gè)金屬布線20a。
因此,等效元件長(zhǎng)度LC稍稍長(zhǎng)于第二實(shí)施例中的,變?yōu)槔?.34μm。在本實(shí)施例中,接觸18的接觸電阻為例如20Ω,接觸19a的接觸電阻為例如20Ω,接觸21a的接觸電阻為例如20Ω,n+型擴(kuò)散區(qū)15的表面電阻為例如10Ω,并且這些電阻串聯(lián)連接。因此,當(dāng)正ESD電流加到焊盤時(shí),在焊盤與地電位布線之間形成的電流路徑的總電阻為例如70Ω。本實(shí)施例的其它結(jié)構(gòu)與第一實(shí)施例的相同。
在本實(shí)施例中,在接觸19a和21a中流過的電流等于在接觸16和18中流過電流的大小,從而改善ESD耐用性。本實(shí)施例可以改善鎮(zhèn)流電阻,同時(shí)保持ESD耐用性與第二實(shí)施例相同。本實(shí)施例的其它操作和效果與第一實(shí)施例的相同。
下面將介紹本發(fā)明的第四實(shí)施例。圖15示出了根據(jù)本實(shí)施例的ESD保護(hù)元件的平面圖。如圖15所示,在本實(shí)施例中,在鎮(zhèn)流電阻區(qū)7中沿方向12將n+型擴(kuò)散區(qū)15分為四個(gè)n+型擴(kuò)散區(qū),兩個(gè)n+型擴(kuò)散區(qū)15b和兩個(gè)n+型擴(kuò)散區(qū)15c。在每個(gè)鎮(zhèn)流電阻區(qū)7中,n+型擴(kuò)散區(qū)15b和15c以n+型擴(kuò)散區(qū)15b、n+型擴(kuò)散區(qū)15c、n+型擴(kuò)散區(qū)15c和n+型擴(kuò)散區(qū)15b的順序布局。在n+型擴(kuò)散區(qū)15b和15c之間形成STI區(qū)5。金屬布線20沿方向12分為兩個(gè)金屬布線20a,金屬布線22沿方向12分為兩個(gè)金屬布線22a,在金屬布線20a之間提供布線25。
在n+型擴(kuò)散區(qū)15b的對(duì)應(yīng)于接觸18的位置提供接觸19a。接觸18的下端接觸漏極區(qū)14,上端接觸金屬布線20a。接觸19a的上端接觸金屬布線20a,下端接觸n+型擴(kuò)散區(qū)15b。因此,漏極區(qū)14通過接觸18、金屬布線20a和接觸19a耦合到n+型擴(kuò)散區(qū)15b。
在接觸19a之間的n+型擴(kuò)散區(qū)15b提供接觸21b。在n+型擴(kuò)散區(qū)15c的對(duì)應(yīng)于接觸21b的位置提供接觸21c。接觸21b的下端接觸n+型擴(kuò)散區(qū)15b,上端接觸金屬布線22a。接觸21c的上端接觸金屬布線22a,下端接觸n+型擴(kuò)散區(qū)15c。因此,n+型擴(kuò)散區(qū)15b通過接觸21b、金屬布線22a和接觸21c耦合到n+型擴(kuò)散區(qū)15c。
在接觸21c之間的n+型擴(kuò)散區(qū)15c,即,在對(duì)應(yīng)于接觸18和19a的位置,提供接觸24。在兩個(gè)n+型擴(kuò)散區(qū)15c形成的兩個(gè)接觸24組成一對(duì),上面布局金屬布線25。接觸24的下端接觸n+型擴(kuò)散區(qū)15c,上端接觸金屬布線25。接觸21c的上端接觸金屬布線22a,下端接觸n+型擴(kuò)散區(qū)15c。因此,組成一對(duì)的兩個(gè)接觸24通過耦合到焊盤的金屬布線25連接在一起。
在本實(shí)施例中,等效元件長(zhǎng)度LC稍稍大于第一到第三實(shí)施例中的,變?yōu)槔?.75μm。加到焊盤的正ESD電流通過金屬布線25-接觸24-n+型擴(kuò)散區(qū)15c-接觸21c-金屬布線22a-接觸21b-n+型擴(kuò)散區(qū)15b-接觸19a-金屬布線20a-接觸18的電流路徑流入漏極區(qū)14。即,在電流路徑中插入五個(gè)接觸和兩個(gè)n+型擴(kuò)散區(qū)。在n+型擴(kuò)散區(qū)15b和15c中的電流路徑沿柵極的寬度方向11延伸。每個(gè)接觸的接觸電阻為例如20Ω,每個(gè)n+型擴(kuò)散區(qū)15的擴(kuò)散層電阻為例如10Ω,從而電流路徑的電阻或鎮(zhèn)流電阻為例如120Ω。本實(shí)施例的其它結(jié)構(gòu)與第一實(shí)施例的相同。
在第四實(shí)施例中,當(dāng)正ESD電流加到焊盤上時(shí),在電流路徑中引入五個(gè)接觸和兩個(gè)n+型擴(kuò)散區(qū)。因此,可以使鎮(zhèn)流電阻比第一實(shí)施例中的更大。由于在各個(gè)接觸中流過的電流彼此相等,所以抑制了電流集中到特定的接觸上,并且ESD耐用性高。本實(shí)施例的其它操作和效果與第一實(shí)施例的相同。
雖然在第一到第四實(shí)施例的前面的介紹中給出了在電流路徑中插入三個(gè)或五個(gè)接觸來形成鎮(zhèn)流電阻的情況,但是本發(fā)明并不限于這種情況,并且可以插入七個(gè)或更多個(gè)接觸。雖然在第一到第四實(shí)施例的前面的介紹中給出了用NMOS晶體管作為ESD保護(hù)元件的情況,但是本發(fā)明并不限于這種情況,并且可以用PMOS晶體管代替。在這種情況下,鎮(zhèn)流電阻加到漏極區(qū),電源電位加到源極區(qū)。雖然在第一到第四實(shí)施例的前面的介紹中給出了鎮(zhèn)流電阻加到NMOS晶體管的漏極的情況,但是鎮(zhèn)流電阻也可加到源極。在這種情況下,用漏極代替源極作為一對(duì)手指之間的公共區(qū)。
下面將介紹本發(fā)明的第五實(shí)施例。圖16示出了根據(jù)第五實(shí)施例的半導(dǎo)體器件的電路圖。如圖16所示,根據(jù)本實(shí)施例的半導(dǎo)體器件具有也作為內(nèi)部電路的輸出緩沖器的ESD保護(hù)元件。即,半導(dǎo)體器件31具有ESD保護(hù)元件34和39。
ESD保護(hù)元件34具有NMOS晶體管32和鎮(zhèn)流電阻33。鎮(zhèn)流電阻33連接到NMOS晶體管32的漏極。NMOS晶體管32的源極連接到地電位布線35,NMOS晶體管32的漏極連接到輸出焊盤36。ESD保護(hù)元件34的布局與在第一到第四實(shí)施例的任一個(gè)中的ESD保護(hù)元件的相同。
ESD保護(hù)元件39具有PMOS晶體管37和鎮(zhèn)流電阻38。鎮(zhèn)流電阻38連接到PMOS晶體管37的漏極。PMOS晶體管37的源極連接到電源電位布線40,PMOS晶體管37的漏極連接到輸出焊盤36。ESD保護(hù)元件39的布局與在第一到第四實(shí)施例的任一個(gè)中的ESD保護(hù)元件的相同。
半導(dǎo)體器件31還具有輸出信號(hào)提供到NMOS晶體管32的柵極和PMOS晶體管37的柵極的內(nèi)部電路41。換句話說,由于ESD保護(hù)元件具有多個(gè)柵極,相同的輸出信號(hào)提供到第一到第四實(shí)施例中的柵極。雖然在圖16中僅示出了單個(gè)內(nèi)部電路,但是可以修改結(jié)構(gòu),從而輸出信號(hào)從多個(gè)內(nèi)部電路提供到柵極。在這種情況下,輸出信號(hào)可以分別提供到柵極;例如,從內(nèi)部電路41輸出的輸出信號(hào)提供到十五個(gè)柵極,而從另一個(gè)內(nèi)部電路(未示出)輸出的輸出信號(hào)提供到另外五個(gè)柵極。不用說,當(dāng)多個(gè)輸出的信號(hào)以上述方式提供到多個(gè)柵極上時(shí),柵極電極應(yīng)當(dāng)彼此電獨(dú)立。此外,一些柵極電極固定到地電位或電源電位而不被提供任何輸出信號(hào)。
下面討論根據(jù)具有上述結(jié)構(gòu)的本實(shí)施例的半導(dǎo)體器件的操作。當(dāng)從內(nèi)部電路41輸出高電平信號(hào)時(shí),NMOS晶體管32斷開,PMOS晶體管37導(dǎo)通,從而從輸出焊盤36輸出高電平信號(hào)。但是,當(dāng)從內(nèi)部電路41輸出低電平信號(hào)時(shí),NMOS晶體管32導(dǎo)通,PMOS晶體管37斷開,從而從輸出焊盤36輸出低電平信號(hào)。
當(dāng)ESD電流輸入到輸出焊盤36時(shí),ESD電流流過ESD保護(hù)元件34和ESD保護(hù)元件39,并放電到地電位布線35和電源電位布線40。因此,可以保護(hù)內(nèi)部電路41不受ESD電流的影響。本實(shí)施例的其它操作和效果與第一實(shí)施例的相同。
下面將介紹本發(fā)明的第六實(shí)施例。圖17示出了根據(jù)第六實(shí)施例的半導(dǎo)體器件的電路圖。圖17所示的電路的目的在于保護(hù)內(nèi)部電路不受ESD的影響。如圖17所示,半導(dǎo)體器件51具有ESD保護(hù)元件54和ESD保護(hù)元件59。
ESD保護(hù)元件54具有NMOS晶體管52和鎮(zhèn)流電阻53。鎮(zhèn)流電阻53連接到NMOS晶體管52的漏極。NMOS晶體管52的源極和柵極連接到地電位布線55,晶體管52的漏極連接到輸入焊盤56。ESD保護(hù)元件54的布局與在第一到第四實(shí)施例的任一個(gè)中的ESD保護(hù)元件的相同。NMOS晶體管52的柵極直接或者通過電阻或晶體管連接到地電位布線55。當(dāng)NMOS晶體管52的柵極通過電阻或晶體管耦合到地電位布線55時(shí),可以使ESD保護(hù)元件54的快速恢復(fù)起始電壓更低。
ESD保護(hù)元件59具有PMOS晶體管57和鎮(zhèn)流電阻58。鎮(zhèn)流電阻58連接到PMOS晶體管57的漏極。PMOS晶體管57的源極和柵極連接到電源電位布線60,晶體管57的漏極連接到輸入焊盤56。ESD保護(hù)元件59的布局與在第一到第四實(shí)施例的任一個(gè)中的ESD保護(hù)元件的相同。
半導(dǎo)體器件51還具有其是內(nèi)部電路的一部分的NMOS晶體管61和PMOS晶體管62。NMOS晶體管61的柵極連接到輸入焊盤56,源極連接到地電位布線55。PMOS晶體管62的柵極連接到輸入焊盤56,源極連接到電源電位布線60。半導(dǎo)體器件51還具有輸入端連接到NMOS晶體管61的漏極和PMOS晶體管62的漏極的另一個(gè)內(nèi)部電路63。
下面討論根據(jù)具有上述結(jié)構(gòu)的本實(shí)施例的半導(dǎo)體器件的操作。當(dāng)高電平信號(hào)輸入到輸入焊盤56時(shí),NMOS晶體管61斷開,PMOS晶體管62導(dǎo)通,從而高電平信號(hào)輸入到內(nèi)部電路63。但是,當(dāng)?shù)碗娖叫盘?hào)輸入到輸入焊盤56時(shí),NMOS晶體管61導(dǎo)通,PMOS晶體管62斷開,從而低電平信號(hào)輸入到內(nèi)部電路63。
當(dāng)ESD電流輸入到輸入焊盤56時(shí),ESD電流流過ESD保護(hù)元件54和ESD保護(hù)元件59,并放電到地電位布線55和電源電位布線60。這可以保護(hù)其是內(nèi)部電路的一部分的NMOS晶體管61和PMOS晶體管62,以及內(nèi)部電路63不受ESD電流的影響。本實(shí)施例的其它操作和效果與第一實(shí)施例的相同。
在第五實(shí)施例中,在地電位布線35和/或電源電位布線40與輸出焊盤36之間可以提供使用雙極型晶體管或晶閘管的ESD保護(hù)元件。在這種情況下,由于在ESD保護(hù)元件34和39中形成鎮(zhèn)流電阻,所以所提供的ESD電流大部分流入使用雙極型晶體管或晶閘管的ESD保護(hù)元件,而沒有太多流入ESD保護(hù)元件34和39。這可以防止ESD保護(hù)元件34和39損壞。同樣,在第六實(shí)施例中,在地電位布線55和/或電源電位布線60與輸入焊盤56之間可以提供使用雙極型晶體管或晶閘管的ESD保護(hù)元件。
下面將介紹本發(fā)明的第七實(shí)施例。圖18示出了根據(jù)本實(shí)施例的半導(dǎo)體器件的電路圖。如圖18所示,ESD保護(hù)元件72和內(nèi)部電路73并聯(lián)連接在電源電位布線70與地電位布線71之間。ESD保護(hù)元件72具有NMOS晶體管74和鎮(zhèn)流電阻75。NMOS晶體管74的源極和柵極連接到地電位布線71,漏極連接到鎮(zhèn)流電阻75的一端。鎮(zhèn)流電阻75的另一端連接到電源電位布線70。ESD保護(hù)元件72的布局與在第一到第四實(shí)施例的任一個(gè)中的ESD保護(hù)元件的相同。根據(jù)本實(shí)施例,內(nèi)部電路73通過電源電位布線70與地電位布線71可以免受傳送的ESD電流的影響。NMOS晶體管74的柵極可以直接或者通過電阻或晶體管連接到地電位布線71。當(dāng)NMOS晶體管74的柵極通過電阻或晶體管耦合到地電位布線71時(shí),可以使ESD保護(hù)元件72的快速恢復(fù)起始電壓更低。
雖然每個(gè)實(shí)施例的上述介紹給出了具有ESD保護(hù)元件的半導(dǎo)體器件,但是本發(fā)明并不限于這種情況,并且適用于在有限的區(qū)域中需要恒定電阻值的各種半導(dǎo)體器件。本發(fā)明對(duì)于具有高接觸電阻的微加工(micro-fabricated)的半導(dǎo)體器件尤其有效。
通過與稍后介紹的比較例的比較具體介紹本發(fā)明的實(shí)施例的效果。圖19示出了ESD保護(hù)元件的性能,該ESD保護(hù)元件的面積(ESD面積)用橫軸表示,ESD保護(hù)元件的ESD耐用性用縱軸表示?!癊SD耐用性”是表示ESD驅(qū)動(dòng)能力的指示,并且等效于在短時(shí)間段內(nèi)可以允許流入ESD保護(hù)元件的電流量。對(duì)于本發(fā)明的例1到4,分別制備根據(jù)第一到第四實(shí)施例的ESD保護(hù)元件。對(duì)于比較例,制備上述日本專利未決公開No.2001-284583中介紹的常規(guī)ESD保護(hù)元件(參看圖2)。評(píng)估例1到4和比較例的ESD耐用性。
如圖19所示,根據(jù)本發(fā)明的各個(gè)實(shí)施例的ESD保護(hù)元件的ESD耐用性與各自ESD面積基本成比例。ESD面積越大,ESD耐用性越大。將比較例與ESD耐用性相似于比較例的實(shí)施例的ESD保護(hù)元件進(jìn)行比較,該實(shí)施例的ESD保護(hù)元件的ESD面積減小到大約為比較例的ESD面積的一半。
權(quán)利要求
1.一種半導(dǎo)體器件,包括半導(dǎo)體襯底,所述半導(dǎo)體襯底的上表面為第一導(dǎo)電類型;在所述半導(dǎo)體襯底的所述上表面形成的第二導(dǎo)電類型晶體管;在與所述半導(dǎo)體襯底的所述上表面的所述第二導(dǎo)電類型晶體管絕緣的位置形成的第二導(dǎo)電類型擴(kuò)散層;布線;將焊盤耦合到所述第二導(dǎo)電類型擴(kuò)散層的第一接觸;將所述第二導(dǎo)電類型擴(kuò)散層耦合到所述布線的第二接觸;以及將所述布線耦合到所述第二導(dǎo)電類型晶體管的源極和漏極之一的第三接觸。
2.根據(jù)權(quán)利要求1的半導(dǎo)體器件,其中從所述第一接觸到所述第二接觸的方向是所述第二導(dǎo)電類型晶體管的柵極的寬度方向。
3.根據(jù)權(quán)利要求1的半導(dǎo)體器件,還包括與所述第二導(dǎo)電類型晶體管并聯(lián)耦合到所述焊盤的集成電路部分,其中當(dāng)靜電放電電流輸入到所述焊盤時(shí),所述第二導(dǎo)電類型晶體管允許所述靜電放電電流流過。
4.根據(jù)權(quán)利要求3的半導(dǎo)體器件,其中所述焊盤為所述集成電路部分的輸出焊盤。
5.根據(jù)權(quán)利要求3的半導(dǎo)體器件,其中所述焊盤為所述集成電路部分的輸入焊盤。
6.根據(jù)權(quán)利要求3的半導(dǎo)體器件,其中所述焊盤為所述集成電路部分的電源焊盤。
7.根據(jù)權(quán)利要求1的半導(dǎo)體器件,其中多個(gè)所述第二導(dǎo)電類型晶體管沿其柵極的縱向方向布局,每相鄰的兩個(gè)所述第二導(dǎo)電類型晶體管組成一對(duì),源極區(qū)被形成每一對(duì)的這些第二導(dǎo)電類型晶體管共用。
8.根據(jù)權(quán)利要求7的半導(dǎo)體器件,其中在源極區(qū)沒有共用的每相鄰的兩個(gè)所述第二導(dǎo)電類型晶體管中,共用所述布線和所述第二導(dǎo)電類型擴(kuò)散層。
9.根據(jù)權(quán)利要求8的半導(dǎo)體器件,其中在所述兩個(gè)第二導(dǎo)電類型晶體管中,共用所述第一和第二接觸。
10.根據(jù)權(quán)利要求7的半導(dǎo)體器件,其中相同的信號(hào)加到所述多個(gè)第二導(dǎo)電類型晶體管的柵極。
11.根據(jù)權(quán)利要求1的半導(dǎo)體器件,還包括在與所述半導(dǎo)體襯底的所述上表面的所述第二導(dǎo)電類型晶體管和所述第二導(dǎo)電類型擴(kuò)散層絕緣的位置形成另一個(gè)第二導(dǎo)電類型擴(kuò)散層;另一個(gè)布線;將焊盤耦合到所述另一個(gè)第二導(dǎo)電類型擴(kuò)散層的第四接觸;以及將所述另一個(gè)第二導(dǎo)電類型擴(kuò)散層耦合到所述另一個(gè)布線的第五接觸,其中所述第一接觸將所述另一個(gè)布線耦合到所述第二導(dǎo)電類型擴(kuò)散層,用于將所述焊盤耦合到所述第二導(dǎo)電類型擴(kuò)散層。
12.根據(jù)權(quán)利要求1的半導(dǎo)體器件,其中在所述半導(dǎo)體襯底的所述上表面形成第一導(dǎo)電類型阱,并且在所述第一導(dǎo)電類型阱的上表面形成所述第二導(dǎo)電類型晶體管和所述第二導(dǎo)電類型擴(kuò)散層。
13.一種半導(dǎo)體器件,包括在半導(dǎo)體襯底的上表面形成的第一導(dǎo)電類型區(qū);在所述第一導(dǎo)電類型區(qū)的上表面形成的柵極絕緣層;在所述柵極絕緣層上提供的柵極電極;在所述第一導(dǎo)電類型區(qū)中直接位于所述柵極電極下面的區(qū)域兩側(cè)分別形成的第一和第二第二導(dǎo)電類型區(qū);在所述第一導(dǎo)電類型區(qū)中與所述第一和第二第二導(dǎo)電類型區(qū)用絕緣層絕緣和隔離的位置形成的第三第二導(dǎo)電類型區(qū);在所述第一導(dǎo)電類型區(qū)上提供的布線層;在所述第三第二導(dǎo)電類型區(qū)上提供的第一和第二接觸;以及在所述第二第二導(dǎo)電類型區(qū)上提供的第三接觸,其中所述第一和第二接觸布局在彼此遠(yuǎn)離的位置,所述第三第二導(dǎo)電類型區(qū)通過所述第一接觸耦合到焊盤,并且所述第三第二導(dǎo)電類型區(qū)通過所述第二接觸、所述布線層和所述第三接觸耦合到所述第二第二導(dǎo)電類型區(qū)。
14.根據(jù)權(quán)利要求13的半導(dǎo)體器件,其中從所述第一接觸到所述第二接觸的方向是所述柵極電極的寬度方向。
15.根據(jù)權(quán)利要求13的半導(dǎo)體器件,其中多個(gè)所述柵極電極沿所述柵極電極的縱向方向布局在所述第一導(dǎo)電類型區(qū)上,在所述第一導(dǎo)電類型區(qū)中直接位于所述柵極電極下面的區(qū)域之間每隔一個(gè)區(qū)域中形成所述第一第二導(dǎo)電類型區(qū),在沒有由直接位于所述柵極電極下面的區(qū)域之間的所述區(qū)域形成的所述第一第二導(dǎo)電類型區(qū)的區(qū)域中在接觸直接位于所述柵極電極下面的所述區(qū)域的區(qū)域中形成所述第二第二導(dǎo)電類型區(qū),在所述第二第二導(dǎo)電類型區(qū)之間形成所述第三第二導(dǎo)電類型區(qū)。
16.根據(jù)權(quán)利要求13的半導(dǎo)體器件,還包括在所述半導(dǎo)體襯底的所述上表面形成的集成電路部分,其中所述焊盤是所述集成電路部分的輸出焊盤。
17.根據(jù)權(quán)利要求13的半導(dǎo)體器件,還包括在所述半導(dǎo)體襯底的所述上表面形成的集成電路部分,其中所述焊盤是所述集成電路部分的輸入焊盤。
18.根據(jù)權(quán)利要求13的半導(dǎo)體器件,還包括在所述半導(dǎo)體襯底的所述上表面形成的集成電路部分,其中所述焊盤是所述集成電路部分的電源焊盤。
19.一種半導(dǎo)體器件,包括焊盤;電阻;以及晶體管,其中所述電阻和所述晶體管與所述焊盤串連耦合,所述電阻位于使流過所述電阻的電流的方向是所述晶體管的柵極的寬度方向。
20.根據(jù)權(quán)利要求19的半導(dǎo)體器件,其中所述電阻是擴(kuò)散層。
21.根據(jù)權(quán)利要求20的半導(dǎo)體器件,還包括布線;以及接觸,該接觸分別耦合在所述晶體管的源極和漏極之一與所述布線之間、所述布線與所述擴(kuò)散層之間、以及所述擴(kuò)散層和所述焊盤之間。
全文摘要
在ESD保護(hù)元件中,形成多個(gè)源極區(qū)和多個(gè)鎮(zhèn)流電阻區(qū)。在鎮(zhèn)流電阻區(qū)中接觸溝道區(qū)的區(qū)域形成漏極區(qū),在通過STI區(qū)與漏極區(qū)隔離的區(qū)域形成n
文檔編號(hào)H01L27/04GK1630078SQ200410101908
公開日2005年6月22日 申請(qǐng)日期2004年12月20日 優(yōu)先權(quán)日2003年12月19日
發(fā)明者奧島基嗣 申請(qǐng)人:恩益禧電子股份有限公司