專利名稱：諧振樹驅(qū)動(dòng)的時(shí)鐘分配柵格的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總體涉及在集成電路中的時(shí)鐘分布，尤其涉及分配一個(gè)高+頻率時(shí)鐘，改進(jìn)的功率效率和時(shí)滯(skew)及抖動(dòng)性能的方法。
背景技術(shù)：
使用單個(gè)高頻全局時(shí)鐘同步大的數(shù)字芯片正變成一個(gè)非常困難的任務(wù)。隨著電路尺寸和時(shí)鐘頻率持續(xù)增加，時(shí)滯及抖動(dòng)及功耗正變成重要的設(shè)計(jì)考慮。
在時(shí)鐘電路設(shè)計(jì)中時(shí)滯及抖動(dòng)是傳統(tǒng)的主要考慮，功耗很快獲得了首位。對(duì)于集成電路的每個(gè)新一代，時(shí)鐘容量和頻率導(dǎo)致了動(dòng)態(tài)功率耗散的增加?？紤]一個(gè)72-W 600-MHz Alfa處理器在時(shí)鐘電路中耗散了它多于一半的功率，這對(duì)于設(shè)計(jì)優(yōu)化很明確是一個(gè)成熟區(qū)。
目前，對(duì)時(shí)鐘分配的大部分工作以及集中于從事時(shí)滯及抖動(dòng)的問題。對(duì)時(shí)鐘布線，樹和柵格有兩種總體方法。可調(diào)諧樹消耗較小的布線和較低的執(zhí)行時(shí)間。然而，樹必須仔細(xì)調(diào)諧并且這種調(diào)諧是負(fù)載的非常強(qiáng)的函數(shù)。這樣，在時(shí)鐘分配電路和下面的由時(shí)鐘電路驅(qū)動(dòng)的電路之間有相當(dāng)大的相互作用。作為對(duì)比，柵格可以提供大容量并需要重要的使用配線源，但是通過將附近的點(diǎn)直接連接到柵格以提供相對(duì)負(fù)載獨(dú)立。后一個(gè)特性已經(jīng)證明無法抵制，大部分最近的高端微處理器中的全局時(shí)鐘分配使用一些種類的全局時(shí)鐘柵格。早期的柵格時(shí)鐘分配由位于芯片中心的單個(gè)有效全局時(shí)鐘驅(qū)動(dòng)器驅(qū)動(dòng)。
大部分現(xiàn)代時(shí)鐘分配電路使用一個(gè)平衡H-樹來建立和分配驅(qū)動(dòng)?xùn)鸥袼璧脑鲆?。柵格?qū)動(dòng)點(diǎn)在整個(gè)芯片中分布，而不是集中于一個(gè)點(diǎn)；這意味著相比于以不太是分布的方式驅(qū)動(dòng)的柵格，柵格可以不太密集，導(dǎo)致較小的容量和較小地消耗配線源。柵格的分流有助于抵消樹型分布不完整性帶來的時(shí)滯及抖動(dòng)，以及平衡不均勻的時(shí)鐘負(fù)載。
為阻止時(shí)滯及抖動(dòng)隨著從時(shí)鐘源的距離增加的積累，已經(jīng)有幾種方法來使用多芯片級(jí)時(shí)鐘源。一個(gè)方法是創(chuàng)建一個(gè)分布鎖相環(huán)(PLL)其中有一個(gè)單相頻探測器，供給泵和低通濾波器，但是是多壓控振蕩器(VCO)。這些振蕩器在芯片上分布來驅(qū)動(dòng)一個(gè)單時(shí)鐘柵格。柵格用于幫助補(bǔ)償VCO之間的交互芯片失諧以及限制時(shí)滯及周期到周期的抖動(dòng)。這種方法的主要問題是需要在芯片上分配一個(gè)“全局”模擬電壓(VCO控制電壓)，這對(duì)噪聲非常敏感。
該方法的一個(gè)可選方法是在芯片上含有多個(gè)PLL，每個(gè)驅(qū)動(dòng)時(shí)鐘僅僅一小部分或集成電路的一小片。從振蕩器的時(shí)鐘執(zhí)行時(shí)間降低，因?yàn)闀r(shí)鐘分配是局部的并且對(duì)每個(gè)PLL的時(shí)鐘負(fù)載較小。在這種設(shè)計(jì)中，每個(gè)PLL必須與其相鄰的平均相位以確定鎖定，并且必須引入非線性到相位探測器中以避免鎖模條件。相位探測器之間的任何失諧增加了對(duì)分布的未補(bǔ)償?shù)臅r(shí)滯。
為控制時(shí)鐘功率，使用的最普通技術(shù)是時(shí)鐘門控，其中邏輯引入本地時(shí)鐘分配中，當(dāng)不使用時(shí)“關(guān)閉”設(shè)計(jì)部分的同步。這些技術(shù)總體上支持將更多的時(shí)鐘負(fù)載交付給“本地”時(shí)鐘同步，它可以被門控并廣泛應(yīng)用于低性能的設(shè)計(jì)中，其中功率非常受關(guān)注(例如用于移動(dòng)電話的數(shù)字信號(hào)處理器，電池供電應(yīng)用場合)。直到近來，時(shí)鐘門控還沒有作為一種高性能設(shè)計(jì)的技術(shù)而受歡迎，由于時(shí)鐘門控邏輯潛在引入了時(shí)滯及抖動(dòng)以及delta-I噪聲(即，當(dāng)開啟和關(guān)閉大量的開關(guān)時(shí)鐘容量時(shí)，在電源分布中引入的瞬態(tài)電流)。當(dāng)時(shí)鐘功率超過80W，甚至在這些高性能的芯片中也開始使用時(shí)鐘門控了。
時(shí)鐘門控的自然極限是接近更多的異步設(shè)計(jì)技術(shù)，其中僅僅存在數(shù)據(jù)時(shí)激活阻塞。全局異步，本地異步(GALS)設(shè)計(jì)保留了本地同步設(shè)計(jì)的范例。然而異步設(shè)計(jì)技術(shù)更難設(shè)計(jì)，實(shí)現(xiàn)更昂貴，對(duì)測試更有挑戰(zhàn)性，更難校驗(yàn)和調(diào)試。很明顯非常希望繼續(xù)使用和改進(jìn)全局同步設(shè)計(jì)。
已經(jīng)認(rèn)識(shí)到用于獲得更低功率及更好相位穩(wěn)定性(比基于延遲元件的振蕩器)的LC型振蕩器的優(yōu)點(diǎn)了。自從時(shí)鐘用于對(duì)電路供電以及這種諧振對(duì)能量恢復(fù)是基礎(chǔ)的，絕熱邏輯團(tuán)體已經(jīng)考慮諧振時(shí)鐘產(chǎn)生的重要性。這些發(fā)生器總體上產(chǎn)生正弦或接近正弦時(shí)鐘波形。為聯(lián)系時(shí)鐘發(fā)生器和分布，已經(jīng)考慮了以傳輸線系統(tǒng)為形式的分布LC振蕩器。在salphasic時(shí)鐘分布中，在一個(gè)無終端傳輸線中建立了一個(gè)駐波(正弦的)。結(jié)果，沿著線的每一個(gè)接收器接收一個(gè)相同相位的正弦波(但是幅度不同)。不幸的是，芯片級(jí)傳輸線對(duì)于長的線長度趨向于非常大的損耗以及顯示出低帶寬。由于在前向和后向傳播波之間幅度失諧，這產(chǎn)生了重要的相位誤差。
已經(jīng)提出的另一個(gè)方法使用一套耦合的傳輸線環(huán)作為LC儲(chǔ)能電路，由一套交叉耦合的變換器泵浦分配分布時(shí)鐘信號(hào)。沿環(huán)傳播的時(shí)間決定了振蕩頻率，沿環(huán)不同的點(diǎn)具有不同的相位。然而，這種方法也含有許多嚴(yán)重困難。環(huán)必須精確“調(diào)諧”，甚至通過潛在地改變(集總的)負(fù)載電容以在傳輸線中產(chǎn)生不連續(xù)?；旧希瑳Q定了時(shí)鐘頻率的分布和諧振基本上聯(lián)系起來，其中前者可以依賴于幾何尺寸或其它與希望的諧振頻率不一致的約束。
集成電路中對(duì)同步時(shí)鐘分布的另一個(gè)方法公開于授予Warm的美國專利6057724。Warm專利公開了一個(gè)時(shí)鐘分部電路，包括在集成電路中形成的一個(gè)并行板極微波傳輸帶諧振器，作為一個(gè)諧振腔產(chǎn)生一個(gè)時(shí)鐘信號(hào)工作。
盡管進(jìn)行各種努力提供用于超大規(guī)模集成電路的時(shí)鐘分布電路，仍然存在一種時(shí)鐘分布電路的需要，它能夠提供更低功耗而不犧牲并且優(yōu)選改進(jìn)時(shí)滯及抖動(dòng)性能。

發(fā)明內(nèi)容
本發(fā)明的一個(gè)目的是提供一個(gè)集成電路時(shí)鐘分布拓?fù)洌勾蠛统笠?guī)模集成電路中的高速時(shí)鐘信號(hào)能夠有效地分布；本發(fā)明的另一個(gè)目的是提供一個(gè)時(shí)鐘分布信號(hào)，它比傳統(tǒng)時(shí)鐘分布信號(hào)在同樣時(shí)鐘速率工作時(shí)消耗更小的功率；
本發(fā)明的另一個(gè)目的是提供一個(gè)時(shí)鐘分布信號(hào)，它比傳統(tǒng)時(shí)鐘分布信號(hào)在同樣時(shí)鐘速率工作時(shí)消耗更小的功率，而保持或改進(jìn)時(shí)滯及抖動(dòng)性能；本發(fā)明的另一個(gè)目的是提供一個(gè)時(shí)鐘分布信號(hào)，其中時(shí)鐘分布電路在時(shí)鐘的工作頻率給出了一個(gè)諧振電路。
根據(jù)本發(fā)明，提供了一個(gè)用于分配集成電路中一個(gè)時(shí)鐘信號(hào)的集成電路(IC)，IC組件和電路，包括一個(gè)電容性時(shí)鐘分布電路，在此含有至少一個(gè)導(dǎo)體和在集成電路一個(gè)金屬層中形成的至少一個(gè)電感。電感耦合進(jìn)導(dǎo)體中并含有選擇的與電容性時(shí)鐘分配電路諧振的電感值。
優(yōu)選地，電感取若干個(gè)電感的形式，例如螺旋電感，遍及集成電路分布。
時(shí)鐘分布電路可以包括一個(gè)時(shí)鐘柵格電路，耦合到一個(gè)或更多H-樹驅(qū)動(dòng)電路上。在較大的集成電路中，可以使用一種分層的結(jié)構(gòu)，其中集成電路被分割成多個(gè)區(qū)段，每個(gè)區(qū)段由一個(gè)H-樹驅(qū)動(dòng)，基于區(qū)段的H-樹由至少一個(gè)進(jìn)一步的H-樹分部電路驅(qū)動(dòng)。
根據(jù)本發(fā)明的另一個(gè)實(shí)施例中，一個(gè)時(shí)鐘分布電路包括一個(gè)時(shí)鐘驅(qū)動(dòng)器電路，它耦合到一個(gè)時(shí)鐘分布電路中。時(shí)鐘分布電路給出一個(gè)時(shí)鐘電路電容給時(shí)鐘驅(qū)動(dòng)器電路。許多個(gè)電感耦合到時(shí)鐘柵格電路。電感關(guān)于時(shí)鐘柵格電路是空間分布并給出一個(gè)總電感值，它基本上在時(shí)鐘驅(qū)動(dòng)器電路工作頻率上與時(shí)鐘電路電容諧振。
時(shí)鐘分部電路可以包括一個(gè)時(shí)鐘柵格，耦合一個(gè)或多個(gè)樹分布電路。時(shí)鐘驅(qū)動(dòng)器電路可以包括一個(gè)主振蕩器，提供一個(gè)或更多遍及集成電路的緩沖放大器。作為選擇，時(shí)鐘驅(qū)動(dòng)器電路可以由許多個(gè)耦合時(shí)鐘柵格電路的同步鎖相環(huán)電路形成。
為了優(yōu)化諧振時(shí)鐘電路的Q值，時(shí)鐘分布電路的電容可以通過包括一個(gè)或更多電容器來調(diào)諧，電容器可以被選擇地轉(zhuǎn)換進(jìn)或轉(zhuǎn)換出時(shí)鐘分布電路以優(yōu)化電路諧振。


參考附圖，將從下面本發(fā)明的一個(gè)優(yōu)選實(shí)施例詳細(xì)描述前述及其它目標(biāo)，方面和優(yōu)點(diǎn)，其中圖1A是根據(jù)本發(fā)明的一個(gè)諧振時(shí)鐘分布電路的圖示圖；圖1B是圖1A的諧振時(shí)鐘分布電路的一個(gè)區(qū)段的詳細(xì)圖；圖2是表示時(shí)鐘柵格線的指狀和屏蔽的透視圖，在時(shí)鐘電路中保持了低雜散電感；圖3是表示本發(fā)明諧振時(shí)鐘分布電路的一個(gè)簡化的集總元素等效電路示意圖；圖4示出了本發(fā)明的一個(gè)優(yōu)選實(shí)施例的實(shí)例，其中功率柵格線在螺旋電感附近不連續(xù)；圖5A-C示出了多相位時(shí)鐘的實(shí)施例的實(shí)例，在一個(gè)諧振時(shí)鐘網(wǎng)絡(luò)中一個(gè)電感由兩個(gè)相位所共有；圖6A-B示出了由分布于一個(gè)樹驅(qū)動(dòng)?xùn)鸥窠Y(jié)構(gòu)上的多相位驅(qū)動(dòng)器產(chǎn)生的時(shí)鐘相位實(shí)例。
具體實(shí)施例方式
本發(fā)明提供了一個(gè)電路拓?fù)浜驮O(shè)計(jì)方法，用于在一個(gè)集成電路中分配一個(gè)時(shí)鐘信號(hào)。本發(fā)明提供了一個(gè)時(shí)鐘分布信號(hào)，基本上在時(shí)鐘頻率上諧振，使得改進(jìn)功率效率且將時(shí)滯及抖動(dòng)減小到最小。
圖1A表示通過一個(gè)集成電路的多個(gè)金屬化層觀察的本諧振時(shí)鐘分布電路一個(gè)實(shí)施例的頂平面圖的實(shí)物電路圖。圖1B的電路表示圖1A電路的單個(gè)區(qū)段101。圖1B的電路可以代表一個(gè)含有約2,500μM×2,500μM區(qū)域的區(qū)段。一個(gè)典型的微處理器時(shí)鐘分布可以包括幾十打這樣的時(shí)鐘分布區(qū)段，它們互相耦合在一起以提供一個(gè)全局時(shí)鐘分布電路。圖1A的電路表示圖1B的電路以一個(gè)集成電路的四個(gè)相鄰區(qū)段來實(shí)現(xiàn)，四個(gè)區(qū)段101由進(jìn)一步的時(shí)鐘分布電路驅(qū)動(dòng)，例如一個(gè)H-樹102，以從一個(gè)主時(shí)鐘103發(fā)送時(shí)鐘信號(hào)給單個(gè)區(qū)段驅(qū)動(dòng)器電路。將會(huì)評(píng)價(jià)當(dāng)圖1A表示了相鄰區(qū)段的一個(gè)示例的互連，該圖仍然僅代表整個(gè)集成電路的一小部分。依賴于集成電路的尺寸，在主時(shí)鐘103和單個(gè)區(qū)段101之間可以提供時(shí)鐘分布的額外分級(jí)水平。
參考圖1B，每個(gè)區(qū)段101的電路包括一個(gè)時(shí)鐘驅(qū)動(dòng)器電路105，它在中心驅(qū)動(dòng)點(diǎn)110處耦合到一個(gè)傳統(tǒng)的H-樹115。H-樹115通過連接通孔130以技術(shù)上熟知的方式耦合到一個(gè)時(shí)鐘柵格125上。H-樹115和時(shí)鐘柵格125連同電路一起耦合到時(shí)鐘柵格125，表現(xiàn)出一個(gè)對(duì)時(shí)鐘驅(qū)動(dòng)器電路105的電容負(fù)載，在此指時(shí)鐘電路電容(Cclock)。時(shí)鐘驅(qū)動(dòng)器電路105將可以總體上取本地振蕩器的形式，與一個(gè)主時(shí)鐘同步。本發(fā)明使用至少一個(gè)電感，且更優(yōu)地?cái)?shù)個(gè)螺旋電感120，耦合到時(shí)鐘柵格125并與時(shí)鐘電路電容諧振工作，這樣與時(shí)鐘柵格125形成一個(gè)諧振電路。圖1A和1B中描繪的實(shí)施例中，螺旋電感120一端直接耦合時(shí)鐘柵格125，其它端通過一個(gè)大去耦電容耦合到電源和接地電勢，未示出。以這種方式使用電感120的AC耦合建立了一個(gè)關(guān)于時(shí)鐘柵格振蕩的中間DC電壓。這種中間DC電壓可以在偽微分交換電路中用作參考電壓。去耦電容可以作為薄氧化物電容器形成，位于集成電路有源器件層中的每個(gè)螺旋電感120的下面。
時(shí)鐘樹115典型地形成在集成電路的兩層金屬層頂(例如M6和M5層)，而時(shí)鐘柵格125形成在集成電路的三層金屬層頂(例如M6，M5，M4層)。時(shí)鐘柵格125使用1.5μm寬的線段以規(guī)則網(wǎng)格形成，以0.5μm的指形分開。如圖2所表示的，對(duì)時(shí)鐘樹115和時(shí)鐘柵格125的每個(gè)時(shí)鐘線優(yōu)選分成指狀段205并使用兩邊的接地段210屏蔽，在時(shí)鐘分布線段之間控制傳輸線特性。時(shí)鐘樹115使用10μm寬的線段形成，分開間隔0.5μm。在另一個(gè)更高頻的實(shí)施例中，時(shí)鐘樹115使用3μm寬的銅樹導(dǎo)線形成，間隔0.84μm。為了簡潔，已經(jīng)在圖1中省略掉了一般形成在M4，MS和M6層上的功率分布柵格。
螺旋電感120制作在兩個(gè)金屬層頂部，以一種螺旋長度，間隔和線寬形成，以呈現(xiàn)一個(gè)電感值，將基本上與時(shí)鐘樹115和時(shí)鐘柵格125在希望的頻率下給出的電容諧振。
時(shí)鐘柵格125總體上呈現(xiàn)電容性負(fù)載，其中雜散電感很低。通過機(jī)械模擬，與螺旋電感120諧振工作的電容性時(shí)鐘柵格125可以視為一個(gè)剛性塊，由許多彈簧支撐并作為一個(gè)單元振蕩。這樣在諧振時(shí)，整個(gè)時(shí)鐘柵格125同相振蕩。
對(duì)比于在分布電路中使用駐波的時(shí)鐘分布方法，由于螺旋電感和柵格電路的低電感，該電路顯示了柵格的一個(gè)本征模，其中它作為一個(gè)連接的單元在時(shí)鐘頻率(fclock)嚴(yán)格地振蕩。通過采取步驟確保柵格顯示低電感，例如通過將時(shí)鐘分布和柵格導(dǎo)體指狀化，總體上與分布電路聯(lián)系的不需要的諧振被推到高頻，使得它們不與在fclock下的設(shè)計(jì)諧振相干擾。
應(yīng)當(dāng)理解在本時(shí)鐘分布電路中，螺旋電感存在的環(huán)境與它們在總體上使用這些元件的典型射頻(RF)應(yīng)用中存在的環(huán)境非常不同。特別，電感120埋置在數(shù)字集成電路的富金屬環(huán)境中。這樣，由于鄰近導(dǎo)線導(dǎo)致的渦電流損耗應(yīng)該考慮并降到最低。這種渦電流損耗將導(dǎo)致結(jié)果的諧振時(shí)鐘電路的Q值退化，并且電源接地分布或鄰近信號(hào)線中導(dǎo)致電感噪聲。由于螺旋電感總體上比功率柵格大的多，大部分電勢危害耦合將耦合到下面的功率柵格。為減小下面功率柵格的渦電流形成，柵格中的通孔可以引下線并在導(dǎo)線中制作小剪切。該技術(shù)一般對(duì)RF電路設(shè)計(jì)領(lǐng)域的技術(shù)人員是熟知的，因?yàn)樗c用于RF電路中螺旋電感的接地平面層疊是類似的。
圖3是表示本發(fā)明諧振時(shí)鐘分布電路對(duì)一個(gè)集成電路區(qū)段的一個(gè)簡化等效電路示意圖，如圖1B中所示。時(shí)鐘驅(qū)動(dòng)器105表示為信號(hào)源300和串連電阻Rdriver305。對(duì)該區(qū)段的時(shí)鐘電容，包括時(shí)鐘柵格125，時(shí)鐘樹115和此外耦合的電路，由一系列Rcap310和Cclock315的RC電路表示。螺旋電感120由一系列電感L320和電阻器R325的RL電路表示。將螺旋電感耦合到地的去耦電容器由電容器Cdecap330表示。
選擇去耦電容器Cdecap330具有足夠大的值使得與電感320形成的諧振頻率比時(shí)鐘柵格和時(shí)鐘樹所希望的諧振頻率低的多。因此，Cdecap330的值總體上將基本上比Cclock315要大。例如，期望設(shè)置Cdecap330的值大約比Cclock315大10倍以提供足夠大的結(jié)果。當(dāng)獲得這種結(jié)果時(shí)，時(shí)鐘分布電路的驅(qū)動(dòng)點(diǎn)導(dǎo)納基本上由時(shí)鐘電容和電感320的電感決定。這表達(dá)為Ydriveer＝j(luò)ω(Cclock-1/(Lω2))電感320的電感值的選擇使得Cclock的容抗由電感320的感抗諧振。當(dāng)電路在每個(gè)時(shí)鐘周期中，基本上在時(shí)鐘頻率處諧振而不是使時(shí)鐘能量作為熱耗散掉，時(shí)鐘的一重要能量部分從電轉(zhuǎn)化成磁能量以及轉(zhuǎn)化回去。這基本上是無耗散功率轉(zhuǎn)化過程，降低了時(shí)鐘分布的功耗從而增加效率。改進(jìn)的效率還意味著器件需要耗散更小的熱量，這可以對(duì)得到的集成電路減小熱沉及通風(fēng)需要。
在圖3的等效電路中，螺旋電感120由單個(gè)電感L320表示，使用大量的電感120遍及柵格分布來分布總的電感是有利的，如圖1A和1B所示。將會(huì)評(píng)價(jià)螺旋電感120作為一個(gè)并行電路互相耦合。這樣，對(duì)于分布在一個(gè)時(shí)鐘柵格125上的一個(gè)1GHz的時(shí)鐘，一個(gè)區(qū)段含有一個(gè)100pf的電容，需要大約250pH的電感來形成一個(gè)諧振電路。該250pH的電感可以通過使用四(4)1nH螺旋電感遍及柵格分布而獲得，如圖1B所示。一個(gè)1nH螺旋電感可以使用3圈5μm寬的線段以面積約100μm平方(即100μm×100μm)形成。遍及時(shí)鐘柵格分布電感適合降低通過每個(gè)電感的峰值電流密度以及平衡遍及時(shí)鐘柵格125的電流分布。
與其它總體上已知的諧振電路一樣，本發(fā)明的時(shí)鐘電路諧振的Q值影響結(jié)果的質(zhì)量。當(dāng)Q較高時(shí)，既然在時(shí)鐘基頻下需要克服較小的損耗，時(shí)鐘驅(qū)動(dòng)器電路可以較弱。這對(duì)于一個(gè)較弱的驅(qū)動(dòng)器消耗較小功率以及顯示較小的時(shí)滯及抖動(dòng)來說是希望的。然而，使用弱驅(qū)動(dòng)器趨向?qū)е赂鼮檎业臅r(shí)鐘信號(hào)。當(dāng)Q較小時(shí)，驅(qū)動(dòng)器必須足夠大以克服時(shí)鐘電路的損耗。更多的功率在分布中耗散，不但因?yàn)樵诨l提供更多的能量以克服損耗，而且因?yàn)橛袚p耗的高頻元件也在時(shí)鐘網(wǎng)絡(luò)中由驅(qū)動(dòng)器驅(qū)動(dòng)。這樣，效率就降低了。
典型地，在這里描述的實(shí)施例中獲得的Q因子在3-5的量級(jí)。期望更高的Q值可以進(jìn)一步改善節(jié)省功率以及時(shí)滯和抖動(dòng)。當(dāng)?shù)玫搅烁叩腝值，期望調(diào)諧電路變得更重要。本時(shí)鐘分布可以通過包括一個(gè)或更多MOS電容器調(diào)諧，它們能夠選擇耦合到時(shí)鐘柵格或分布電路中，例如通過MOS開關(guān)。
在傳統(tǒng)時(shí)鐘分布電路網(wǎng)絡(luò)中發(fā)生時(shí)滯及抖動(dòng)，由于在時(shí)鐘執(zhí)行時(shí)間中空間和時(shí)間的分別變化。對(duì)時(shí)滯及抖動(dòng)的一個(gè)重要組成部分是在緩沖(或增益)階段，需要驅(qū)動(dòng)時(shí)鐘網(wǎng)絡(luò)大電容負(fù)載的執(zhí)行時(shí)間中的變化。交叉小片可變性，有時(shí)指交叉芯片線寬變化，或者ACLV，是時(shí)滯和電源噪聲重要的源，當(dāng)通過緩沖器耦合時(shí)，是抖動(dòng)的重要源泉。本發(fā)明的諧振時(shí)鐘分布電路能夠大大減小該元件的時(shí)鐘執(zhí)行時(shí)間，通過減小時(shí)鐘驅(qū)動(dòng)器的尺寸，導(dǎo)致了改進(jìn)的時(shí)滯和抖動(dòng)特性。
在圖1A和1B中所示的實(shí)施例中，分層H樹分布方案用于遍及一個(gè)集成電路分配一個(gè)主時(shí)鐘信號(hào)到集成電路中許多個(gè)單個(gè)區(qū)段的分布驅(qū)動(dòng)器。將要評(píng)價(jià)各種其它時(shí)鐘分布方案可以用于驅(qū)動(dòng)諧振時(shí)鐘電路。例如，多鎖相環(huán)電路可以遍及時(shí)鐘柵格分布，由PLL驅(qū)動(dòng)?xùn)鸥癫⒃谠撎庢i定。在該情況下，其中的一個(gè)PLL電路定位給一個(gè)外部時(shí)鐘，剩下的PLL于這個(gè)主PLL同步。在這種形式的時(shí)鐘分布中，鎖模，即其中系統(tǒng)由于PLL之間具有非零相對(duì)相位差而穩(wěn)定，需要避免它。如果發(fā)生鎖模，將會(huì)流動(dòng)相當(dāng)大的短路電流。
圖4示出了本發(fā)明一個(gè)優(yōu)選實(shí)施例的一個(gè)實(shí)例，其中功率柵格400線在螺旋電感402鄰近不連續(xù)，以盡量減小否則會(huì)發(fā)生的互感。(應(yīng)當(dāng)注意到在圖4中，柵格400代表功率柵格，而不是時(shí)鐘分布柵格。)功率柵格400可以代表例如交替功率和接地線，一個(gè)單一功率水平(例如GND或Vdd)或者每個(gè)線代表多個(gè)不同的功率線的一個(gè)組合的功率柵格，假設(shè)在電感402鄰近的功率線同樣地不連續(xù)。因此優(yōu)選地，功率柵格不連續(xù)在螺旋電感402的鄰近的垂直和水平功率柵格線中形成一個(gè)指狀的帽404圖形，以最小化本地功率柵格導(dǎo)線環(huán)而不中斷本地功率分布。因此，盡管在該區(qū)的柵格導(dǎo)線是不連續(xù)的，柵格400保持足夠完整以局部地供應(yīng)功率，包括給電感下面的器件/電路。然而，導(dǎo)線帽阻止了電流環(huán)，否則在一個(gè)典型的連續(xù)功率柵格中發(fā)生。這樣，避免了否則在功率柵格中對(duì)正常感生的電流的性能損耗。既然功率柵格400仍然覆蓋芯片的所有部分，甚至電感402下面的區(qū)域也可以被其它電路使用或用于去耦電容器。因此，由電感402占有的區(qū)域并沒有嚴(yán)重地影響/增加芯片尺寸，否則它將影響。
進(jìn)一步，當(dāng)電感和電容可以在芯片內(nèi)以保存芯片配線源或芯片面積，可以希望實(shí)現(xiàn)電感或電容離開芯片到緊密地連接到芯片上的一個(gè)封裝或內(nèi)插器中(未示出)?？赡芴峁┑碾x開芯片定位電容和/或電感是可以獲得的足夠互連，以足夠低的寄生電阻，電容和電感獲得希望的振蕩器特性。該區(qū)段緩沖器或時(shí)鐘樹還可以移動(dòng)到其它芯片上，只要芯片到芯片互連可以接受的話。
另外，一個(gè)優(yōu)選實(shí)施例的時(shí)鐘分布在一個(gè)諧振時(shí)鐘分布中提供了一個(gè)粗調(diào)諧性能，可以調(diào)諧用于希望的頻率范圍最優(yōu)化性能。在范圍1.5-4的諧振品質(zhì)因子用于調(diào)諧以實(shí)現(xiàn)降低功率，抖動(dòng)和時(shí)滯是可以接受的，這在甚至低品質(zhì)因子下能夠獲得。既然品質(zhì)因子相對(duì)較低，時(shí)鐘分布在寬頻率范圍內(nèi)工作的很好。對(duì)品質(zhì)因子2.5，在時(shí)鐘頻率中遍及因子為2的范圍已經(jīng)顯示了模擬的功率節(jié)省。因此不必精確地調(diào)諧LC振蕩器頻率。
然而，如果芯片的所有部分以同一頻率諧振的話，性能和時(shí)滯仍然可以進(jìn)一步改進(jìn)，可以以許多途徑實(shí)現(xiàn)。例如，通過縮小電感面積即每圈的長度，來調(diào)整螺旋電感的圈數(shù)來改變電感。作為選擇，去耦電容器電容可以調(diào)諧(增量式增加/減小)以改變諧振頻率。并且，額外的柵格導(dǎo)線或門電容可以連接到時(shí)鐘柵格以增加有效Cload，與一個(gè)特殊的電感諧振，這樣降低了諧振頻率。
圖5A-C示出了根據(jù)本發(fā)明，多相位時(shí)鐘的實(shí)施例500，502，504的實(shí)例，在一個(gè)諧振時(shí)鐘網(wǎng)絡(luò)中單個(gè)電感506由兩個(gè)相位508，510所共有。一個(gè)時(shí)鐘驅(qū)動(dòng)器512，514驅(qū)動(dòng)每個(gè)相位508，510。在該實(shí)例中，每個(gè)相位508，510提供負(fù)載516，518的一半，并且諧振頻率由L(Cload1+Cload2)決定。應(yīng)該注意到該多相位實(shí)例在單一電感506的一端不需要一個(gè)Vdd/2偏壓電源或去耦電容以產(chǎn)生該Vdd/2電壓。類似地，在圖5B的實(shí)例中交叉耦合轉(zhuǎn)換器520，522確保時(shí)鐘相位508，510不同相180°，即反相。進(jìn)一步，一個(gè)輸入相位524或526以及一個(gè)相應(yīng)的時(shí)鐘驅(qū)動(dòng)器512或514如圖5C所示的實(shí)施例一樣可以省略，而保留這2個(gè)時(shí)鐘的相位關(guān)系，由此簡化時(shí)鐘分布，因?yàn)樵谠搶?shí)例中僅僅需要提供單個(gè)全局時(shí)鐘524給每一個(gè)這樣的多相位驅(qū)動(dòng)器504。應(yīng)該注意到?jīng)]有電感506，時(shí)鐘輸出相位508，510將不會(huì)180°不同相位。是電感506保持了該相位關(guān)系將近180°不同相位以及接近諧振。
圖6A-B示出了分別由分布于一個(gè)樹驅(qū)動(dòng)?xùn)鸥窠Y(jié)構(gòu)上的多相位驅(qū)動(dòng)器604，606產(chǎn)生的時(shí)鐘相位實(shí)例600，602。雙時(shí)鐘驅(qū)動(dòng)器電路604(可以為圖5A-B中500，502的一個(gè))的相位可以分配給相位柵格608，610，如圖6A所示，以及由時(shí)鐘驅(qū)動(dòng)器電路606(可以為圖5C中的504)的相位可以分布為如圖6B所示的實(shí)例。在這些實(shí)例中，兩個(gè)完全的樹驅(qū)動(dòng)?xùn)鸥?08，610以一個(gè)小的位移重疊以避免短路。電感612是時(shí)鐘相位柵格608，610之間唯一的直接連接，它們電學(xué)上分開并可以物理上分開，例如每個(gè)位于電感612的上端和下端的一組配線平面。進(jìn)一步，在單一全局輸入實(shí)例602中，盡管不再需要每個(gè)驅(qū)動(dòng)器以及相應(yīng)的樹導(dǎo)線，從省略的驅(qū)動(dòng)器中的部分該樹結(jié)構(gòu)，對(duì)于電感連接在兩個(gè)柵格上仍然允許對(duì)稱的定位。
在正常的工作條件下，電路趨向于在時(shí)鐘頻率下工作，在該頻率下電路諧振。然而，技術(shù)上已經(jīng)熟知集成電路的某些操作，例如在制造測試或調(diào)試操作中，在低于正常時(shí)鐘頻率的時(shí)鐘頻率下發(fā)生。將會(huì)理解本時(shí)鐘分布電路不阻止這樣的降低的頻率操作。
盡管已經(jīng)根據(jù)優(yōu)選的實(shí)施例描述了本發(fā)明，本領(lǐng)域的技術(shù)人員將會(huì)意識(shí)到本發(fā)明可以在附件權(quán)利要求的精神和范圍內(nèi)修改實(shí)行。
權(quán)利要求
1.一種集成電路(IC)，包括一個(gè)時(shí)鐘分布柵格，將時(shí)鐘分配到本地電路，所述分布柵格含有已知的負(fù)載電容；一個(gè)時(shí)鐘驅(qū)動(dòng)器，驅(qū)動(dòng)所述時(shí)鐘分布柵格；至少一個(gè)一端連接到所述分布柵格的電感，所述時(shí)鐘具有在本地柵格電容和所述至少一個(gè)連接電感的諧振頻率范圍內(nèi)的一個(gè)頻率；以及一個(gè)功率柵格，功率柵格線在每個(gè)所述至少一個(gè)電感的鄰近不連續(xù)，由此功率柵格線環(huán)在每個(gè)所述至少一個(gè)電感的鄰近是開的。
2.如權(quán)利要求1的IC，其中所述至少一個(gè)電感的另一端連接一去耦電容(decap)。
3.如權(quán)利要求2的IC，其中一個(gè)電壓在每個(gè)所述去耦電容(decap)上形成，所述電壓在所述時(shí)鐘高電平和低電平中間。
4.如權(quán)利要求3的IC，其中所述去耦電容(decap)是一對(duì)去耦電容(decap)，所述對(duì)的第一個(gè)連接第一供電線和所述電感的另一端之間，所述對(duì)的另一個(gè)連接另一端和第二供電線之間。
5.如權(quán)利要求4的IC，其中所述第二供電線是一個(gè)接地線。
6.如權(quán)利要求1的IC，其中所述功率柵格線包括中止于端點(diǎn)的供電和供電返回線。
7.如權(quán)利要求1的IC，其中所述至少一個(gè)電感是位于圍繞所述時(shí)鐘驅(qū)動(dòng)器的四個(gè)象限的四個(gè)電感。
8.一種集成電路(IC)，包括一個(gè)時(shí)鐘分布柵格，將時(shí)鐘分配到本地電路，所述分布柵格含有已知的負(fù)載電容；一個(gè)時(shí)鐘驅(qū)動(dòng)器，驅(qū)動(dòng)所述時(shí)鐘分布柵格中的第一時(shí)鐘相位；至少一個(gè)一端連接到所述第一時(shí)鐘相位的電感，所述時(shí)鐘含有在本地柵格電容以及所述至少一個(gè)連接電感的諧振頻率范圍內(nèi)的一個(gè)頻率；一個(gè)第二時(shí)鐘相位，所述至少一個(gè)電感在另一端連接到所述第二相位，所述本地柵格電容包括來自所述第一時(shí)鐘相位和第二時(shí)鐘相位的本地配線電容。
9.如權(quán)利要求8的IC，進(jìn)一步包括一對(duì)交叉耦合的反相器，連接在所述第一時(shí)鐘相位和第二時(shí)鐘相位之間。
10.如權(quán)利要求8的IC，進(jìn)一步包括第二時(shí)鐘驅(qū)動(dòng)器，驅(qū)動(dòng)所述第二時(shí)鐘相位。
11.如權(quán)利要求8的IC，其中所述少一個(gè)電感是位于圍繞所述時(shí)鐘驅(qū)動(dòng)器的四個(gè)象限的四個(gè)電感。
12.一種集成電路(IC)組件，由一個(gè)全局時(shí)鐘進(jìn)行時(shí)鐘控制，所述全局時(shí)鐘分配給多個(gè)區(qū)段，每個(gè)區(qū)段包括一個(gè)時(shí)鐘分布柵格，將一個(gè)區(qū)段時(shí)鐘分配到本地電路，所述分布柵格含有已知的負(fù)載電容；一個(gè)時(shí)鐘驅(qū)動(dòng)器，驅(qū)動(dòng)所述時(shí)鐘分布柵格；至少一個(gè)一端連接到所述分布柵格的電感，所述時(shí)鐘具有在本地柵格電容和所述至少一個(gè)連接電感的諧振頻率范圍內(nèi)的一個(gè)頻率；以及一個(gè)功率柵格，功率柵格線在每個(gè)所述至少一個(gè)電感的鄰近不連續(xù)，由此功率柵格線環(huán)在每個(gè)所述至少一個(gè)電感的鄰近是開的。
13.如權(quán)利要求12的IC，其中所述至少一個(gè)電感的另一端連接一個(gè)去耦電容(decap)。
14.如權(quán)利要求13的IC，其中一個(gè)電壓在每個(gè)所述去耦電容(decap)上形成，所述電壓在所述時(shí)鐘高電平和低電平中間。
15.如權(quán)利要求14的IC，其中所述去耦電容(decap)是一對(duì)去耦電容(decap)，所述對(duì)的第一個(gè)連接第一供電線和所述電感的另一端之間，所述對(duì)的另一個(gè)連接另一端和第二供電線之間。
16.如權(quán)利要求15的IC，其中所述第二供電線是一個(gè)接地線。
17.如權(quán)利要求12的IC，其中所述時(shí)鐘驅(qū)動(dòng)器驅(qū)動(dòng)第一時(shí)鐘相位，所述至少一個(gè)電感連接到所述第一時(shí)鐘相位，所述IC進(jìn)一步包括第二時(shí)鐘相位，所述至少一個(gè)電感在另一端連接到所述第二相位，所述本地柵格電容包括來自所述第一時(shí)鐘相位和第二時(shí)鐘相位的本地配線電容。
18.如權(quán)利要求17的IC，進(jìn)一步包括一對(duì)交叉耦合的反相器，連接在所述第一時(shí)鐘相位和第二時(shí)鐘相位之間。
19.如權(quán)利要求17的IC，進(jìn)一步包括第二時(shí)鐘驅(qū)動(dòng)器，驅(qū)動(dòng)所述第二時(shí)鐘相位。
20.如權(quán)利要求12的IC，其中所述少一個(gè)電感是位于圍繞所述時(shí)鐘驅(qū)動(dòng)器的四個(gè)象限的四個(gè)電感。
21.一種集成電路(IC)組件，由一個(gè)全局時(shí)鐘進(jìn)行時(shí)鐘控制，所述全局時(shí)鐘分配給多個(gè)區(qū)段，每個(gè)區(qū)段包括一個(gè)時(shí)鐘分布柵格，將時(shí)鐘相位分配到本地電路，所述分布柵格具有對(duì)每個(gè)所述相位已知的負(fù)載電容；一個(gè)時(shí)鐘驅(qū)動(dòng)器，驅(qū)動(dòng)所述相位的第一相位；以及至少一個(gè)一端連接到所述第一相位，另一端連接到所述第二相位的電感，所述時(shí)鐘具有用于所述第一相位和所述第二相位兩個(gè)的負(fù)載電容和所述至少一個(gè)的諧振頻率的頻率范圍內(nèi)的一個(gè)頻率。
22.如權(quán)利要求21的IC，進(jìn)一步包括一個(gè)功率柵格，功率柵格線在每個(gè)所述至少一個(gè)電感鄰近不連續(xù)。
23.如權(quán)利要求21的IC，其中所述功率柵格線包括中止于端點(diǎn)的供電和供電返回線，由此功率柵格線環(huán)在每個(gè)所述至少一個(gè)電感的鄰近是開的。
24.如權(quán)利要求21的IC，進(jìn)一步包括一對(duì)交叉耦合的反相器，連接在所述第一時(shí)鐘相位和第二時(shí)鐘相位之間。
25.如權(quán)利要求24的IC，進(jìn)一步包括第二時(shí)鐘驅(qū)動(dòng)器，驅(qū)動(dòng)所述第二時(shí)鐘相位。
26.如權(quán)利要求21的IC，其中所述少一個(gè)電感是位于圍繞所述時(shí)鐘驅(qū)動(dòng)器的四個(gè)象限的四個(gè)電感。
27.如權(quán)利要求21的IC，其中所述時(shí)鐘柵格是在第一IC芯片上，所述至少一個(gè)電感之一在連接到所述第一芯片的內(nèi)插器上。
全文摘要
一種用于分配集成電路中一個(gè)時(shí)鐘信號(hào)的集成電路(IC)、IC組件和電路，包括一個(gè)電容性時(shí)鐘分布電路，在此含有至少一個(gè)導(dǎo)體。至少一個(gè)電感在集成電路一個(gè)金屬層中形成并耦合到時(shí)鐘分布電路。該電感一般以許多個(gè)螺旋電感遍及集成電路的形式分布，提供了選擇的與電容性時(shí)鐘分布電路在諧振處諧振的電感值，降低了功率耗散而可以改進(jìn)時(shí)滯和抖動(dòng)性能。
文檔編號(hào)H01L21/82GK1621995SQ200410092679
公開日2005年6月1日 申請日期2004年11月16日 優(yōu)先權(quán)日2003年11月24日
發(fā)明者菲利普·J.·雷斯特爾 申請人:國際商業(yè)機(jī)器公司