專利名稱：半導(dǎo)體集成電路裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及防止寄生效應(yīng)引起的電機(jī)驅(qū)動(dòng)電路的誤動(dòng)作的半導(dǎo)體集成電路裝置。
背景技術(shù)：
在現(xiàn)有的三相電機(jī)驅(qū)動(dòng)器中，在直流電源VCC、GND之間串聯(lián)連接的晶體管(Tr1-Tr2、Tr3-Tr4、Tr5-Tr6)被并聯(lián)連接。將從Tr1-Tr2、Tr3-Tr4以及Tr5-Tr6之間取出的輸出端子連接到電機(jī)M上。而且，產(chǎn)生伴隨電機(jī)的旋轉(zhuǎn)/停止的正/反向的電動(dòng)勢。公開了以下結(jié)構(gòu)在晶體管的集電極/發(fā)射極之間連接保護(hù)二極管，使電動(dòng)勢變?yōu)楣潭娢?，保護(hù)包含串聯(lián)連接的晶體管的IC的內(nèi)部(例如參照專利文獻(xiàn)1)。
而且，公開了現(xiàn)有的DC電機(jī)的正轉(zhuǎn)反轉(zhuǎn)控制電路(例如參照非專利文獻(xiàn)1)。
專利文獻(xiàn)1特開平6-104459號公報(bào)(第13-14頁、第16-第17圖)非專利文獻(xiàn)1三浦宏文「メカトロニクス」ォ一ム社，P.204-205在現(xiàn)有的半導(dǎo)體集成電路裝置中，例如在從驅(qū)動(dòng)元件的導(dǎo)通動(dòng)作向截止動(dòng)作轉(zhuǎn)移時(shí)，從電機(jī)產(chǎn)生反向的電動(dòng)勢(以下稱作反電動(dòng)勢)。而且，根據(jù)該反電動(dòng)勢，對驅(qū)動(dòng)電機(jī)的驅(qū)動(dòng)元件的集電極區(qū)域施加負(fù)電位。由此，由驅(qū)動(dòng)元件、襯底、控制元件構(gòu)成的寄生晶體管的發(fā)射極區(qū)域和基極區(qū)域的PN結(jié)區(qū)域產(chǎn)生自由載流子(電子)。該自由載流子(電子)經(jīng)由襯底從形成驅(qū)動(dòng)元件的島區(qū)域流入其它的島區(qū)域。特別地，當(dāng)自由載流子(電子)流入控制驅(qū)動(dòng)元件的控制元件時(shí)，控制元件進(jìn)行誤動(dòng)作。其結(jié)果，有以下問題伴隨控制元件的誤動(dòng)作，作為截止動(dòng)作的驅(qū)動(dòng)元件進(jìn)行導(dǎo)通動(dòng)作，向電機(jī)傳送錯(cuò)誤的信號，妨礙電機(jī)的正常動(dòng)作。

發(fā)明內(nèi)容
鑒于所述的各情況而完成的本發(fā)明的半導(dǎo)體集成電路裝置，形成多層的逆導(dǎo)電型外延層，層疊在一導(dǎo)電型的半導(dǎo)體襯底上；以及分離區(qū)域，將所述外延層區(qū)分為多個(gè)島區(qū)域，所述島區(qū)域至少形成驅(qū)動(dòng)元件，驅(qū)動(dòng)電機(jī)；以及控制元件，控制該驅(qū)動(dòng)元件；其特征在于在形成所述控制元件的島區(qū)域，在所述襯底和該襯底上表面層疊的第一層的外延層之間形成逆導(dǎo)電型的埋入擴(kuò)散區(qū)域，并且，在所述第一層的外延層上表面的外延層之間，形成成為接地狀態(tài)的一導(dǎo)電型的埋入擴(kuò)散區(qū)域。從而，在本發(fā)明的半導(dǎo)體集成電路裝置中，在形成控制元件的島區(qū)域，在襯底和第一層的外延層之間形成逆導(dǎo)電型的埋入擴(kuò)散區(qū)域。而且，在該逆導(dǎo)電型的埋入擴(kuò)散區(qū)域的上表面形成成為接地狀態(tài)的一導(dǎo)電型的埋入擴(kuò)散區(qū)域。由此，由于電機(jī)的反電動(dòng)勢，從驅(qū)動(dòng)元件產(chǎn)生的自由載流子(電子)經(jīng)由該逆導(dǎo)電型的擴(kuò)散區(qū)域被引出，可以防止流入控制元件。其結(jié)果，通過驅(qū)動(dòng)元件產(chǎn)生的自由載流子可以防止控制元件進(jìn)行誤動(dòng)作。另一方面，一導(dǎo)電型的埋入擴(kuò)散區(qū)域承擔(dān)作為控制元件的襯底的作用。
而且，在本發(fā)明的半導(dǎo)體集成電路裝置中，其特征在于區(qū)分形成所述控制元件的島區(qū)域的分離區(qū)域和所述一導(dǎo)電型的埋入擴(kuò)散區(qū)域相連，而且在位于形成所述控制元件的島區(qū)域的附近的最上層的外延層上形成施加電源電位的逆導(dǎo)電型的擴(kuò)散區(qū)域。從而，在本發(fā)明的半導(dǎo)體集成電路裝置中，可以經(jīng)由施加電源電位的逆導(dǎo)電型的擴(kuò)散區(qū)域，對逆導(dǎo)電型的埋入擴(kuò)散區(qū)域施加電位。由此，由于電機(jī)的反電動(dòng)勢，驅(qū)動(dòng)元件產(chǎn)生的自由載流子(電子)經(jīng)由該逆導(dǎo)電型的擴(kuò)散區(qū)域更精確地被引出。
而且，在本發(fā)明的半導(dǎo)體集成電路裝置中，其特征在于形成所述驅(qū)動(dòng)元件的島區(qū)域被一導(dǎo)電型的連接擴(kuò)散區(qū)域包圍，該一導(dǎo)電型的連接擴(kuò)散區(qū)域被接地。從而，在本發(fā)明的半導(dǎo)體集成電路裝置中，層疊多層的外延層，但在形成驅(qū)動(dòng)元件的區(qū)域中，也可以由接地狀態(tài)的擴(kuò)散區(qū)域承擔(dān)襯底的作用。
而且，在本發(fā)明的半導(dǎo)體集成電路裝置，形成多層的逆導(dǎo)電型外延層，層疊在一導(dǎo)電型的半導(dǎo)體襯底上；以及分離區(qū)域，將所述外延層區(qū)分為多個(gè)島區(qū)域，所述島區(qū)域至少形成驅(qū)動(dòng)元件，驅(qū)動(dòng)電機(jī)；以及控制元件，控制該驅(qū)動(dòng)元件；其特征在于在形成所述控制元件的島區(qū)域，在所述襯底和該襯底上表面層疊的第一層的外延層之間形成逆導(dǎo)電型的埋入擴(kuò)散區(qū)域，并且，在所述第一層的外延層上表面的外延層之間，形成成為接地狀態(tài)的一導(dǎo)電型的埋入擴(kuò)散區(qū)域。從而，在本發(fā)明的半導(dǎo)體集成電路裝置中，在形成控制元件的島區(qū)域，在襯底和第一層的外延層之間形成逆導(dǎo)電型的埋入擴(kuò)散區(qū)域。而且，在該逆導(dǎo)電型的埋入擴(kuò)散區(qū)域的上表面形成成為接地狀態(tài)的一導(dǎo)電型的埋入擴(kuò)散區(qū)域。由此，由于電機(jī)的反電動(dòng)勢，從驅(qū)動(dòng)元件產(chǎn)生的自由載流子(電子)經(jīng)由該逆導(dǎo)電型的擴(kuò)散區(qū)域被引出，可以防止流入控制元件。其結(jié)果，通過驅(qū)動(dòng)元件產(chǎn)生的自由載流子可以防止控制元件進(jìn)行誤動(dòng)作。另一方面，一導(dǎo)電型的埋入擴(kuò)散區(qū)域承擔(dān)作為控制元件的襯底的作用。
在本發(fā)明的半導(dǎo)體集成電路裝置中具有形成電機(jī)的驅(qū)動(dòng)元件的島區(qū)域和形成控制該驅(qū)動(dòng)元件的控制元件的島區(qū)域。通過施加電源的逆導(dǎo)電型的埋入擴(kuò)散區(qū)域，形成控制元件的島區(qū)域和襯底被區(qū)分開。由此，在本發(fā)明中，由于電機(jī)的反電動(dòng)勢，可以防止從驅(qū)動(dòng)元件的PN結(jié)區(qū)域產(chǎn)生的自由載流子(電子)從該一導(dǎo)電型的埋入擴(kuò)散區(qū)域流入控制元件內(nèi)。其結(jié)果，通過該自由載流子(電子)可以防止控制元件進(jìn)行誤動(dòng)作，通過防止控制元件的誤動(dòng)作，也可以防止驅(qū)動(dòng)元件的誤動(dòng)作。
而且，在本發(fā)明的半導(dǎo)體集成電路裝置中，在形成控制元件的島區(qū)域中，在襯底上表面層疊多層的外延層。在襯底和第一層的外延層之間，形成施加電源電位的逆導(dǎo)電型的埋入擴(kuò)散區(qū)域。而且，在第一層的外延層上表面的外延層之間，形成一導(dǎo)電型的埋入擴(kuò)散區(qū)域。該一導(dǎo)電型的埋入擴(kuò)散區(qū)域與形成控制元件的島區(qū)域的分離區(qū)域相連。由此，在本發(fā)明中，在逆導(dǎo)電型的埋入擴(kuò)散區(qū)域的上表面形成接地狀態(tài)的一導(dǎo)電型的埋入擴(kuò)散區(qū)域，可以使一導(dǎo)電型的埋入擴(kuò)散區(qū)域的雜質(zhì)濃度形成要求的濃度。其結(jié)果，一導(dǎo)電型的擴(kuò)散區(qū)域可以更精確地成為接地狀態(tài)，所以可以完成作為襯底的作用，并抑制控制元件中的閉鎖(latch up)現(xiàn)象。
而且，在本發(fā)明的半導(dǎo)體集成電路裝置中，在分別獨(dú)立的區(qū)域形成逆導(dǎo)電型的埋入擴(kuò)散區(qū)域，防止從驅(qū)動(dòng)元件產(chǎn)生的自由載流子(電子)流入控制元件；以及一導(dǎo)電型的埋入擴(kuò)散區(qū)域，抑制控制元件中的閉鎖現(xiàn)象。由此，本發(fā)明中涉及兩埋入擴(kuò)散區(qū)域，可以分別設(shè)為所希望的雜質(zhì)濃度，所以可以分別得到兩埋入擴(kuò)散區(qū)域中的效果。


圖1是用于說明作為本發(fā)明的一實(shí)施方式的半導(dǎo)體集成電路裝置的截面圖。
圖2是作為本發(fā)明的一實(shí)施方式的半導(dǎo)體集成電路裝置的電路圖。
圖3是用于說明作為本發(fā)明的一實(shí)施方式的半導(dǎo)體集成電路裝置的截面圖。
圖4是用于說明作為本發(fā)明的一實(shí)施方式的半導(dǎo)體集成電路裝置的截面圖。
圖5是用于說明作為本發(fā)明的一實(shí)施方式的半導(dǎo)體集成電路裝置的截面圖。
圖6是用于說明作為本發(fā)明的一實(shí)施方式的半導(dǎo)體集成電路裝置的截面圖。
具體實(shí)施例方式
以下，參照圖1～圖6詳細(xì)說明本發(fā)明的半導(dǎo)體集成電路裝置的一實(shí)施方式。
圖1、圖3、圖4、圖5以及圖6是表示本發(fā)明的半導(dǎo)體集成電路裝置的結(jié)構(gòu)的截面圖，圖2是本發(fā)明的半導(dǎo)體集成電路裝置的電路圖的一部分。
如圖1所示，在P型的單晶硅襯底4上，層疊例如厚度為2～10μm左右的N型的第一外延層5。在該第一外延層5上，層疊例如厚度為2～10μmN型的第二外延層6。而且，在襯底4、第一外延層5以及第二外延層6上，通過貫通它們的P型的分離區(qū)域7形成第一島區(qū)域8、第二島區(qū)域9、第三島區(qū)域10以及第四島區(qū)域11。另外，雖然未圖示，但在襯底4、第一外延層5以及第二外延層6上也通過分離區(qū)域7形成其它的島區(qū)域。然后，在其它的島區(qū)域中配置IIL(Integrated Injection Logic)等的各種元件。
該分離區(qū)域7由以下區(qū)域構(gòu)成從襯底4表面向上下方向擴(kuò)散的第一分離區(qū)域12；從第一外延層5表面向上下方向擴(kuò)散的第一分離區(qū)域13；以及從第二外延層6表面形成的第二分離區(qū)域14。而且，通過三者12、13、14相連，將襯底4、第一外延層5以及第二外延層6分離為島狀。
在本實(shí)施方式的半導(dǎo)體集成電路裝置1中，在第一島區(qū)域8以及第二島區(qū)域9中形成構(gòu)成小信號部2的NPN晶體管、橫向PNP晶體管。在第三島區(qū)域10形成作為電機(jī)的驅(qū)動(dòng)元件的功率NPN晶體管3。而且，在本實(shí)施方式中，形成第四島區(qū)域11，使其包圍構(gòu)成小信號部2的第一島區(qū)域8以及第二島區(qū)域9。
而且，雖然未圖示，但在第外延層6上表面堆積LOCOS氧化膜、硅氧化膜等。而且，經(jīng)由在硅氧化膜等上形成的接觸孔，堆積勢壘金屬(barriermetal)層以及鋁層，并形成電極。以下，說明第一島區(qū)域8、第二島區(qū)域9第三島區(qū)域10以及第四島區(qū)域11中形成的元件。
首先，說明第一島區(qū)域8中形成的NPN晶體管。如圖所示，在第一外延層5以及第二外延層6的邊界部分形成N型的埋入擴(kuò)散區(qū)域15。而且，在作為集電極區(qū)域使用的第二外延層6上，從其表面形成P型的擴(kuò)散區(qū)域16以及N型的擴(kuò)散區(qū)域17。例如，P型的擴(kuò)散區(qū)域16作為基極區(qū)域，N型的擴(kuò)散區(qū)域17作為集電極導(dǎo)出區(qū)域。而且，從P型的擴(kuò)散區(qū)域16的表面形成N型的擴(kuò)散區(qū)域18。而且，因?yàn)镹型的擴(kuò)散區(qū)域18作為發(fā)射極區(qū)域使用，所以構(gòu)成NPN晶體管。
接著，說明在第二島區(qū)域9形成的橫向PNP晶體管。如圖所示，在第一外延層5以及第二外延層6的邊界部分形成N型的埋入擴(kuò)散區(qū)域19。而且，在作為基極區(qū)域使用的第二外延層6上，從該表面形成P型的擴(kuò)散區(qū)域20、21以及N型的擴(kuò)散區(qū)域22。例如，P型的擴(kuò)散區(qū)域20作為發(fā)射極區(qū)域，P型的擴(kuò)散區(qū)域21作為集電極區(qū)域。另外，在圖中，P型的擴(kuò)散區(qū)域21被獨(dú)立繪制，但實(shí)際上，一體形成以包圍P型的擴(kuò)散區(qū)域20。另一方面，將N型的擴(kuò)散區(qū)域22作為基極導(dǎo)出區(qū)域使用。通過該結(jié)構(gòu)構(gòu)成橫向PNP晶體管。
接著，說明在第三島區(qū)域10中形成的功率NPN晶體管3。如圖所示，在第一外延層5以及第二外延層6的邊界部分形成N型的埋入擴(kuò)散區(qū)域23。從第二外延層6的表面形成N型的擴(kuò)散區(qū)域24，擴(kuò)散區(qū)域24和埋入擴(kuò)散區(qū)域23相連。而且，在由N型的擴(kuò)散區(qū)域24包圍的區(qū)域中，從第二外延層6的表面形成P型的擴(kuò)散區(qū)域25。在P型的擴(kuò)散區(qū)域25中，從其表面形成N型的擴(kuò)散區(qū)域26。而且，在本實(shí)施方式中，將N型的第二外延層6作為集電極區(qū)域，將N型的埋入擴(kuò)散區(qū)域23、擴(kuò)散區(qū)域24作為集電極導(dǎo)出區(qū)域。將P型的擴(kuò)散區(qū)域25作為基極區(qū)域，將N型的擴(kuò)散區(qū)域26作為發(fā)射極區(qū)域，構(gòu)成功率NPN晶體管3。
這里，在本實(shí)施方式中，例如將流過數(shù)mA左右的主電流的情況稱作NPN晶體管，例如將流過數(shù)A左右的主電流的情況稱作功率NPN晶體管。
接著，說明在第四島區(qū)域11中形成的并被施加了施加電源電位的N型的擴(kuò)散區(qū)域。如圖所示，在第一外延層5以及第二外延層6的邊界部分形成N型的埋入擴(kuò)散區(qū)域27。從第二外延層6表面形成N型的擴(kuò)散區(qū)域28，兩者連結(jié)。而且，對N型的擴(kuò)散區(qū)域28施加電源電壓。由此，在對功率NPN晶體管3施加電機(jī)的反電動(dòng)勢時(shí)，可以抽出從功率NPN晶體管3產(chǎn)生的自由載流子(電子)。
另外，如上所述，不必限定于第四島區(qū)域11包圍小信號部2的結(jié)構(gòu)。例如，也可以在構(gòu)成小信號部2的各個(gè)島區(qū)域配置第四島區(qū)域11。在這種情況下，也可以在第四島區(qū)域11的任意位置配置施加了電源電位的N型的擴(kuò)散區(qū)域。
如上所述，在本實(shí)施方式中，配置第四島區(qū)域11，使其包圍構(gòu)成小信號部2的第一島區(qū)域8以及第二島區(qū)域9。而且，在第一島區(qū)域8、第二島區(qū)域9以及第四島區(qū)域11中，N型的埋入擴(kuò)散區(qū)域29與襯底4和第一外延層5的邊界部分一體形成。按照該結(jié)構(gòu)，在形成小信號部2的第一島區(qū)域8以及第二島區(qū)域9等中，通過N型的埋入擴(kuò)散區(qū)域29區(qū)分襯底4和第一外延層5。而且，在N型的埋入擴(kuò)散區(qū)域29延伸的第四島區(qū)域11中，在其上表面形成施加了電源電位的N型的擴(kuò)散區(qū)域27、28。由此，在本實(shí)施方式中，在形成小信號2的區(qū)域，實(shí)際上，在施加電源電位的N型的埋入擴(kuò)散區(qū)域29，區(qū)分襯底4和第一外延層5。
另外，在本實(shí)施方式中，在第四島區(qū)域11中，N型的埋入擴(kuò)散區(qū)域29和N型的埋入擴(kuò)散區(qū)域27連結(jié)的結(jié)構(gòu)也可以。在該結(jié)構(gòu)的情況下，在N型的埋入擴(kuò)散區(qū)域29中，可以更準(zhǔn)確地施加電源電位。
如圖所示，在本實(shí)施方式中，在構(gòu)成小信號部2的第一島區(qū)域8以及第二島區(qū)域9中，在襯底4和第一外延層5的邊界部分形成P型的埋入擴(kuò)散區(qū)域30。此時(shí)，在本實(shí)施方式中，在形成P型的埋入擴(kuò)散區(qū)域30的區(qū)域中形成N型的埋入擴(kuò)散區(qū)域29。由此，形成P型的埋入擴(kuò)散區(qū)域30，使其從N型的埋入擴(kuò)散區(qū)域29的上表面以及下表面導(dǎo)出。
一方面，在構(gòu)成小信號部2的第一島區(qū)域8以及第二島區(qū)域9中，P型的埋入擴(kuò)散區(qū)域31與第一外延層5和第二外延層6的邊界部分一體形成。而且，P型的埋入擴(kuò)散區(qū)域31與構(gòu)成小信號部2的島區(qū)域的分離區(qū)域7相連。由此，在本實(shí)施方式中，在襯底4和第一外延層5的邊界面上配置施加了電源電位的N型的埋入擴(kuò)散區(qū)域29。另一方面，P型的埋入擴(kuò)散區(qū)域31成為經(jīng)由分離區(qū)域7接地的狀態(tài)，P型的埋入擴(kuò)散區(qū)域31承擔(dān)作為襯底的作用。而且，P型的埋入擴(kuò)散區(qū)域31在其底部與P型的埋入擴(kuò)散區(qū)域30相連。
換言之，在本實(shí)施方式中，在構(gòu)成小信號部2的第一島區(qū)域8以及第二島區(qū)域9中，施加電源電位的N型的埋入擴(kuò)散區(qū)域29在襯底4和第一外延層5的邊界部分形成。另一方面，接地狀態(tài)的P型的埋入擴(kuò)散區(qū)域31在第一外延層5以及第二外延層6的邊界部分形成。而且，通過N型的埋入擴(kuò)散區(qū)域29和P型的埋入擴(kuò)散區(qū)域31分別獨(dú)立形成在不同的區(qū)域，可以設(shè)為所希望的雜質(zhì)濃度的擴(kuò)散區(qū)域。
由此，在本實(shí)施方式中，在后面詳述，在N型的埋入擴(kuò)散區(qū)域29中，施加電源電位。由此，可以防止從功率NPN晶體管3產(chǎn)生的自由載流子(電子)流入小信號部2。其結(jié)果，可以抑制自由載流子(電子)引起的小信號部2的誤動(dòng)作。另一方面，在P型的埋入擴(kuò)散區(qū)域31中，通過設(shè)定為所希望的雜質(zhì)濃度，可以更準(zhǔn)確地設(shè)為接地狀態(tài)。而且，P型的埋入擴(kuò)散區(qū)域31承擔(dān)作為功率NPN晶體管3的作用，可以防止閉鎖現(xiàn)象。
另外，如上所述，在形成N型的埋入擴(kuò)散區(qū)域29的區(qū)域內(nèi)，形成P型的埋入擴(kuò)散區(qū)域30，但P型的埋入擴(kuò)散區(qū)域30的形成是任意的。但是，形成P型的埋入擴(kuò)散區(qū)域30，并使其于P型的埋入擴(kuò)散區(qū)域31連結(jié)，P型的埋入擴(kuò)散區(qū)域31進(jìn)一步成為接地狀態(tài)。
接著，如圖2所示，本實(shí)施方式的半導(dǎo)體集成電路裝置1是用于驅(qū)動(dòng)電機(jī)的驅(qū)動(dòng)器IC，將該電路圖的一部分進(jìn)行圖示。例如，在電機(jī)驅(qū)動(dòng)用電源線上連接作為電機(jī)的驅(qū)動(dòng)元件的功率NPN晶體管A的集電極電極。功率NPN晶體管A的發(fā)射極電極域電機(jī)的輸出端連接。另一方面，作為控制元件的橫向PNP晶體管C的集電極電極和功率NPN晶體管A的基極電極經(jīng)由電阻R1連接。而且，橫向PNP晶體管C的發(fā)射極電極連接到電源線?；鶚O電極與例如作為電流鏡電路形成的另一個(gè)橫向PNP晶體管的基極電極連接。而且，經(jīng)由該橫向PNP晶體管連接到電源線。
在本實(shí)施方式中，通過設(shè)為所述電路，例如在從作為驅(qū)動(dòng)元件的功率NPN晶體管3的導(dǎo)通動(dòng)作轉(zhuǎn)移到截止動(dòng)作時(shí)，由于電機(jī)的反電動(dòng)勢，在功率NPN晶體管3的集電極區(qū)域施加負(fù)電位。此時(shí)，在形成功率NPN晶體管3的第三島區(qū)域10中，在襯底4和第一外延層5的邊界部分形成P型的埋入擴(kuò)散區(qū)域32。而且，P型的埋入擴(kuò)散區(qū)域32與區(qū)分第三島區(qū)域10的分離區(qū)域7相連，所以為接地狀態(tài)。
按照這樣的結(jié)構(gòu)，在第三島區(qū)域10中，在由N型的第一外延層5、P型的襯底4以及埋入擴(kuò)散區(qū)域32、小信號部2的N型的埋入擴(kuò)散區(qū)域29組成的寄生NPN晶體管中，在發(fā)射極區(qū)域和基極區(qū)域的結(jié)區(qū)域(以下稱作寄生結(jié)區(qū)域)施加正向偏置。由此，從該寄生結(jié)區(qū)域產(chǎn)生自由載流子(電子)。
但是，在本實(shí)施方式中，通過設(shè)為所述的元件結(jié)構(gòu)，防止從功率NPN晶體管3的寄生結(jié)區(qū)域產(chǎn)生的自由載流子(電子)經(jīng)由襯底4流入小信號部2。具體來說，在形成小信號部2的島區(qū)域8、9中，N型的埋入擴(kuò)散區(qū)域29區(qū)分襯底4和第一外延層5。而且，N型的埋入擴(kuò)散區(qū)域29和N型的擴(kuò)散區(qū)域27、28互相靠近。換言之，實(shí)際上，在施加電源電位的N型的埋入擴(kuò)散區(qū)域29，區(qū)分小信號部2和襯底4。
由此，在本實(shí)施方式中，在電機(jī)的反電動(dòng)勢產(chǎn)生時(shí)，從功率NPN晶體管3產(chǎn)生的自由載流子(電子)通過襯底4流入施加電源電位的N型的埋入擴(kuò)散區(qū)域29。而且，流入的自由載流子(電子)經(jīng)由在第四島區(qū)域11中形成的N型的擴(kuò)散區(qū)域27、28被引出。此時(shí)，在形成小信號部2的島區(qū)域8、9中、N型的埋入擴(kuò)散區(qū)域29和第二外延層6通過處于接地狀態(tài)的P型的埋入擴(kuò)散區(qū)域31被分離。
其結(jié)果，在構(gòu)成小信號部2的NPN晶體管、橫向PNP晶體管中流入自由載流子(電子)，在進(jìn)行截止動(dòng)作時(shí)，沒有進(jìn)行導(dǎo)通動(dòng)作的誤操作。而且，可以防止由于構(gòu)成小信號部2的NPN晶體管、橫向PNP晶體管的誤動(dòng)作，并防止作為驅(qū)動(dòng)元件的功率NPN晶體管3在截止動(dòng)作時(shí)進(jìn)行導(dǎo)通動(dòng)作。
接著，如圖3所示，在本實(shí)施方式中，例如作為電機(jī)的驅(qū)動(dòng)元件也可以使用功率MOS晶體管41。另外，在第一島區(qū)域8、第二島區(qū)域9以及第四島區(qū)域11中形成的元件與圖1的情況同樣，所以在這里參照其說明。而且，在以下的說明中，對與在圖1所示的半導(dǎo)體集成電路裝置中說明的各結(jié)構(gòu)元件相同的結(jié)構(gòu)元件賦予相同的符號。
在P型的單晶硅襯底4上層疊例如厚度為2～10μm左右的N型的第一外延層5。在該第一外延層5上，層疊例如厚度為2～10μm左右的N型的第二外延層6。而且，在襯底4、第一外延層5以及第二外延層6中，通過貫通它們的P型的分離區(qū)域7，形成第一島區(qū)域8、第二島區(qū)域9、第三島區(qū)域10以及第四島區(qū)域11。而且，和圖1所示的情況相同，在第一島區(qū)域8形成NPN晶體管，在第二島區(qū)域9形成橫向NPN晶體管，通過在這些島區(qū)域8、9中形成的元件構(gòu)成小信號部2。
另一方面，在本實(shí)施方式中，作為電機(jī)的驅(qū)動(dòng)元件，可以使用功率MOS晶體管41。如圖所示，在第三島區(qū)域10中，在第一外延層5以及第二外延層6的邊界部分形成N型的埋入擴(kuò)散區(qū)域42。從第二外延層6的表面形成N型的擴(kuò)散區(qū)域43和44、P型的擴(kuò)散區(qū)域45。在P型的擴(kuò)散區(qū)域45中，從其表面形成N型的擴(kuò)散區(qū)域46。在第二外延層6的表面上經(jīng)由柵極氧化膜48形成柵極電極49。而且，在本實(shí)施方式中，將N型的擴(kuò)散區(qū)域43、44作為漏極區(qū)域，將N型的擴(kuò)散區(qū)域46作為源極區(qū)域，將P型的擴(kuò)散區(qū)域45作為溝道形成區(qū)域，構(gòu)成功率MOS晶體管41。另外，和圖1的情況相同，在形成功率MOS晶體管41的第三島區(qū)域10中，在襯底4和第一外延層5的邊界部分形成P型的埋入擴(kuò)散區(qū)域47。而且，P型的埋入擴(kuò)散區(qū)域47與區(qū)分第三島區(qū)域10的分離區(qū)域7連結(jié)，所以為接地狀態(tài)。
這里，在本實(shí)施方式中，將流過例如數(shù)A左右的主電流的情況稱作功率MOS晶體管。
在本實(shí)施方式中，作為電機(jī)的驅(qū)動(dòng)元件，在使用功率MOS晶體管41的情況，也和使用功率NPN晶體管3的情況相同，例如在從作為驅(qū)動(dòng)元件的功率MOS晶體管41的導(dǎo)通動(dòng)作向截止動(dòng)作轉(zhuǎn)移時(shí)，由于電機(jī)的反電動(dòng)勢，在功率MOS晶體管41的漏極區(qū)域中，施加負(fù)電位。而且，在第三島區(qū)域10中，在由N型的外延層5、P型的襯底4以及埋入擴(kuò)散區(qū)域47、小信號部2的N型的埋入擴(kuò)散區(qū)域29組成的寄生NPN晶體管中，在發(fā)射極區(qū)域和基極區(qū)域的結(jié)區(qū)域(以下稱作寄生結(jié)區(qū)域)施加正向偏置。由此，從該寄生結(jié)區(qū)域產(chǎn)生自由載流子(電子)。
但是，在本實(shí)施方式中，通過設(shè)為所述的元件結(jié)構(gòu)，防止從功率MOS晶體管41的寄生結(jié)區(qū)域產(chǎn)生的自由載流子(電子)經(jīng)由襯底4流入小信號部2。由此，在構(gòu)成小信號部2的NPN晶體管、橫向PNP晶體管中流入自由載流子(電子)，在進(jìn)行截止動(dòng)作時(shí)，沒有進(jìn)行導(dǎo)通動(dòng)作的誤動(dòng)作。而且，可以防止由于構(gòu)成小信號部2的NPN晶體管、橫向PNP晶體管的誤動(dòng)作，而使作為驅(qū)動(dòng)元件的功率MOS晶體管41在截止動(dòng)作時(shí)進(jìn)行導(dǎo)通動(dòng)作。
接著，如圖4所示，在本實(shí)施方式中，例如作為電機(jī)的驅(qū)動(dòng)元件使用功率NPN晶體管3，在形成該驅(qū)動(dòng)元件的島區(qū)域，實(shí)際上，在施加電源電位的N型的埋入擴(kuò)散區(qū)域中，區(qū)分襯底4和第一外延層5的情況也可以。另外，在第一島區(qū)域8、第二島區(qū)域9以及第三島區(qū)域10中形成的元件與圖1的情況相同，所以這里參照其說明。而且，在以下的說明中，對于與在圖1所示的半導(dǎo)體集成電路裝置中說明的各構(gòu)成元件相同的構(gòu)成元件賦予相同的符號。
在P型的單晶硅襯底4上，層疊例如厚度為2～10μm左右的N型的第一外延層5。在該第一外延層5上，層疊例如厚度為2～10μm的N型的第二外延層6。而且，在襯底4、第一外延層5以及第二外延層6上，通過貫通它們的P型的分離區(qū)域7形成第一島區(qū)域8、第二島區(qū)域9、第三島區(qū)域10以及第四島區(qū)域11。而且，與圖1所示的情況相同，在第一島區(qū)域形成NPN晶體管，在第二島區(qū)域9形成橫向PNP晶體管，由在這些島區(qū)域8、9中形成的元件構(gòu)成小信號部2。
而且，在本實(shí)施方式中，如圖所示，在構(gòu)成功率NPN晶體管3的第三島區(qū)域10中，N型的埋入擴(kuò)散區(qū)域53在襯底4和第一外延層5的邊界部分形成。在本實(shí)施方式中，在形成功率NPN晶體管3的第三島區(qū)域10中，通過N型的埋入擴(kuò)散區(qū)域53區(qū)分襯底4和第一外延層5。而且，在N型的埋入擴(kuò)散區(qū)域53延伸的第四島區(qū)域11中，在其上表面形成施加電源電位的N型的擴(kuò)散區(qū)域51、52。由此，在本實(shí)施方式中，實(shí)際上，在施加電源電位的N型的埋入擴(kuò)散區(qū)域53中，區(qū)分形成功率NPN晶體管3的區(qū)域、襯底4和第一外延層5。
另外，在本實(shí)施方式中，在第四島區(qū)域11中，N型的埋入擴(kuò)散區(qū)域53和N型的埋入擴(kuò)散區(qū)域51相連的結(jié)構(gòu)也可以。在該結(jié)構(gòu)的情況下，可以在N型的埋入擴(kuò)散區(qū)域53中更精確地施加電源電壓。
而且，在本實(shí)施方式中，如圖所示，在構(gòu)成功率NPN晶體管3的第三島區(qū)域10中，P型的擴(kuò)散區(qū)域54在襯底4和外延層5的邊界部分一體形成。此時(shí)，在本實(shí)施方式中，在形成P型的埋入擴(kuò)散區(qū)域54的區(qū)域中，形成N型的埋入擴(kuò)散區(qū)域53。而且，形成P型的埋入擴(kuò)散區(qū)域54，使其從N型的埋入擴(kuò)散區(qū)域53的上表面以及下表面導(dǎo)出。
一方面，在構(gòu)成功率NPN晶體管3的第三島區(qū)域10中，P型的埋入擴(kuò)散區(qū)域55在第一外延層5以及第二外延層6的邊界部分形成。而且，P型的埋入擴(kuò)散區(qū)域55與第三島區(qū)域10的分離區(qū)域7連接。由此，在本實(shí)施方式中，在襯底4和第一外延層5的邊界面上配置施加電源電壓的N型的埋入擴(kuò)散區(qū)域53。另一方面，P型的埋入擴(kuò)散區(qū)域55成為經(jīng)由分離區(qū)域7接地的狀態(tài)。而且，P型的埋入擴(kuò)散區(qū)域55承擔(dān)作為功率NPN晶體管3的襯底的作用。而且，P型的埋入擴(kuò)散區(qū)域55也與其底部的P型的埋入擴(kuò)散區(qū)域54連結(jié)。
換言之，在本實(shí)施方式中，在第三島區(qū)域10中，施加電源電壓的N型的埋入擴(kuò)散區(qū)域53在襯底4和第一外延層5的邊界部分形成。另一方面，設(shè)為接地狀態(tài)的P型的埋入擴(kuò)散區(qū)域55在第一外延層5以及第二外延層6的邊界部分形成。而且，N型的埋入擴(kuò)散區(qū)域53和P型的埋入擴(kuò)散區(qū)域55分別獨(dú)立形成在不同的區(qū)域。因此，兩埋入擴(kuò)散區(qū)域53、55可以設(shè)為所希望的雜質(zhì)濃度的擴(kuò)散區(qū)域。
在本實(shí)施方式中，如上所述，例如在從作為驅(qū)動(dòng)元件的功率NPN晶體管3的導(dǎo)通動(dòng)作向截止動(dòng)作轉(zhuǎn)移時(shí)，由于電機(jī)的反電動(dòng)勢，在功率NPN晶體管3的集電極區(qū)域施加負(fù)電位。而且，在第三島區(qū)域10中，在由功率NPN晶體管3的N型的埋入擴(kuò)散區(qū)域23、P型的埋入擴(kuò)散區(qū)域54和55、N型的埋入擴(kuò)散區(qū)域53組成的寄生NPN晶體管中，在發(fā)射極區(qū)域和基極區(qū)域的結(jié)區(qū)域(以下稱作寄生結(jié)區(qū)域)施加正向偏置。從該寄生結(jié)區(qū)域產(chǎn)生自由載流子(電子)。
但是，在第三島區(qū)域10中，實(shí)際上在施加電源電壓的N型的擴(kuò)散區(qū)域51、52、53中被包圍，所以自由載流子(電子)從N型的擴(kuò)散區(qū)域51、52、53被引出。換言之，可以防止從第三島區(qū)域10產(chǎn)生的自由載流子(電子)流入構(gòu)成小信號部2的島區(qū)域。由此，在構(gòu)成小信號部2的NPN晶體管、橫向PNP晶體管中流入自由載流子(電子)，在截止動(dòng)作時(shí)，沒有進(jìn)行導(dǎo)通動(dòng)作的誤動(dòng)作。而且，可以防止基于構(gòu)成小信號部2的NPN晶體管、橫向PNP晶體管的誤動(dòng)作，而使作為驅(qū)動(dòng)元件的功率NPN晶體管3在截止動(dòng)作時(shí)進(jìn)行導(dǎo)通動(dòng)作。
接著，如圖5所示，在本實(shí)施方式中，在圖4所示的半導(dǎo)體集成電路裝置中，例如作為電機(jī)的驅(qū)動(dòng)元件也可以使用功率MOS晶體管41。另外，在第一島區(qū)域8、第二島區(qū)域9以及第四島區(qū)域11中形成的元件與圖4的情況相同，所以這里參考其說明。而且，在以下的說明中，對于與在圖1、圖3以及圖4所示的半導(dǎo)體集成電路裝置中說明的各構(gòu)成元件相同的構(gòu)成元件賦予相同的符號。
在P型的單晶硅襯底4上，層疊例如厚度為2～10μm左右的N型的第一外延層5。在該第一外延層5上，層疊例如厚度為2～10μm的N型的第二外延層6。而且，在襯底4、第一外延層5以及第二外延層6上，通過貫通它們的P型的分離區(qū)域7形成第一島區(qū)域8、第二島區(qū)域9、第三島區(qū)域10以及第四島區(qū)域11。而且，與圖1所示的情況相同，在第一島區(qū)域形成NPN晶體管，在第二島區(qū)域9形成橫向PNP晶體管，由在這些島區(qū)域8、9中形成的元件構(gòu)成小信號部2。
而且，在本實(shí)施方式中，如圖所示，在構(gòu)成功率NPN晶體管3的第三島區(qū)域10中，N型的埋入擴(kuò)散區(qū)域53在襯底4和第一外延層5的邊界部分形成。按照該結(jié)構(gòu)，在本實(shí)施方式中，在形成功率MOS晶體管41的第三島區(qū)域10中，通過N型的埋入擴(kuò)散區(qū)域53區(qū)分襯底4和第一外延層5。而且，在N型的埋入擴(kuò)散區(qū)域53延伸的第四島區(qū)域11中，在其上表面，形成施加電源電壓的N型的擴(kuò)散區(qū)域51、52。因此，在本實(shí)施方式中，在形成功率MOS晶體管41的區(qū)域中，實(shí)際上，在施加電源電壓的N型的埋入擴(kuò)散區(qū)域53中，區(qū)分襯底和第一外延層5。
另外，在本實(shí)施方式中，在第四島區(qū)域11中，N型的埋入擴(kuò)散區(qū)域53和N型的埋入擴(kuò)散區(qū)域51相連的結(jié)構(gòu)也可以，在該結(jié)構(gòu)的情況下，在N型的埋入擴(kuò)散區(qū)域53中，可以更準(zhǔn)確的施加電源電位。
而且，如使用圖4進(jìn)行的上述說明，在本實(shí)施方式中，在第三島區(qū)域10中，P型的埋入擴(kuò)散區(qū)域54在襯底4和第一外延層5的邊界部分一體形成。一方面，P型的埋入擴(kuò)散區(qū)域55在第一外延層5以及第二外延層6的邊界部分一體形成。而且，P型的埋入擴(kuò)散區(qū)域55與第三島區(qū)域10的分離區(qū)域7連結(jié)。由此，在本實(shí)施方式中，在襯底4和第一外延層5的邊界面上配置施加電源電壓的N型的埋入擴(kuò)散區(qū)域53。另一方面，P型的埋入擴(kuò)散區(qū)域55成為經(jīng)由分離區(qū)域7接地的狀態(tài)。而且，P型的埋入擴(kuò)散區(qū)域55承擔(dān)作為功率MOS晶體管41的襯底的作用。而且，P型的埋入擴(kuò)散區(qū)域55在其底部與P型的埋入擴(kuò)散區(qū)域54連結(jié)。
換言之，在本實(shí)施方式中，在第三島區(qū)域10中，施加電源電壓的N型的埋入擴(kuò)散區(qū)域53在襯底4和第一外延層5的邊界部分形成。另一方面，設(shè)為接地狀態(tài)的P型的埋入擴(kuò)散區(qū)域55在第一外延層5以及第二外延層6的邊界部分形成。而且，N型的埋入擴(kuò)散區(qū)域53和P型的埋入擴(kuò)散區(qū)域55分別獨(dú)立形成在不同的區(qū)域。因此，兩埋入擴(kuò)散區(qū)域53、55可以設(shè)為所希望的雜質(zhì)濃度的擴(kuò)散區(qū)域。
在本實(shí)施方式中，如上所述，例如從作為驅(qū)動(dòng)元件的功率MOS晶體管41的導(dǎo)通動(dòng)作向截止動(dòng)作轉(zhuǎn)移時(shí)，由于電機(jī)的反電動(dòng)勢，在功率MOS晶體管41的漏極區(qū)域施加負(fù)電位。而且，在第三島區(qū)域10中，在由功率MOS晶體管41的N型的埋入擴(kuò)散區(qū)域42、P型的埋入擴(kuò)散區(qū)域54和55、N型的埋入擴(kuò)散區(qū)域53構(gòu)成的寄生NPN晶體管中，在發(fā)射極區(qū)域和基極區(qū)域的結(jié)區(qū)域(以下稱作寄生結(jié)區(qū)域)施加正向的偏置。由此，從該寄生結(jié)區(qū)域產(chǎn)生自由載流子(電子)。
但是，在第三島區(qū)域10中，實(shí)際上，施加電源電位的N型的埋入擴(kuò)散區(qū)域53區(qū)分襯底4和第一外延層5。而且，產(chǎn)生的自由載流子(電子)從N型的擴(kuò)散區(qū)域51，52、53被引出。換言之，可以防止從第三島區(qū)域10產(chǎn)生的自由載流子(電子)流入構(gòu)成小信號部2的島區(qū)域。由此，在構(gòu)成小信號部2的NPN晶體管、橫向PNP晶體管中流過自由載流子(電子)，在進(jìn)行截止動(dòng)作時(shí)，沒有進(jìn)行導(dǎo)通動(dòng)作的誤動(dòng)作。而且，可以防止根據(jù)構(gòu)成小信號部2的NPN晶體管、橫向PNP晶體管的誤動(dòng)作，而使作為驅(qū)動(dòng)元件的功率MOS晶體管41在截止動(dòng)作時(shí)進(jìn)行導(dǎo)通動(dòng)作。
接著，如圖6所示，在本實(shí)施方式中，作為電機(jī)的驅(qū)動(dòng)元件也可以在功率NPN晶體管63、構(gòu)成小信號部62的PNP晶體管、橫向PNP晶體管等的每個(gè)中使用所述的寄生效應(yīng)對策結(jié)構(gòu)。
如圖所示，在P型的單晶硅襯底64上，層疊例如厚度為2～10μm左右的N型的第一外延層65。在該第一外延層65上，層疊例如厚度為2～10μm的N型的第二外延層66。而且，在襯底64、第一、第二以及第三外延層65、66、67上，通過貫通它們的P型的分離區(qū)域68形成第一島區(qū)域69、第二島區(qū)域70以及第三島區(qū)域71。另外，雖然未圖示，但在襯底64、第一、第二以及第三外延層65、66、67上也通過分離區(qū)域68形成其它的島區(qū)域。然后，在其它的島區(qū)域中配置IIL(Integrated Injection Logic)等的各種元件。
該分離區(qū)域68由從第一外延層65表面向上下方向擴(kuò)散的第一分離區(qū)域72、從第二外延層66表面向上下方向擴(kuò)散的第二分離區(qū)域73、從第三外延層67表面形成的第三分離區(qū)域74構(gòu)成。而且，通過三者72、73、74相連，將襯底64、第一、第二以及第三外延層65、66、67分離為島狀。
在本實(shí)施方式的半導(dǎo)體集成電路裝置61中，在第一以及第二島區(qū)域69、70中，形成構(gòu)成小信號部62的NPN晶體管、橫向PNP晶體管。在第三島區(qū)域71中，形成作為電機(jī)的驅(qū)動(dòng)元件的功率NPN晶體管63。而且，雖然未圖示，但在第三外延層67上表面上堆積LOCOS氧化膜、硅氧化膜等。而且，經(jīng)由在硅氧化膜等上形成的接觸孔堆積勢壘金屬以及鋁層，形成電極。
另外，關(guān)于在第一島區(qū)域69中形成的NPN晶體管、在第二島區(qū)域70中形成的橫向PNP晶體管以及在第三島區(qū)域71中形成的功率NPN晶體管63的說明，參照圖1中的說明，這里，該說明從略。而且，作為電機(jī)的驅(qū)動(dòng)元件，也可以使用功率MOS晶體管。
在本實(shí)施方式中，在第一、第二以及第三島區(qū)域69、70、71中，N型的埋入擴(kuò)散區(qū)域75、76、77分別在襯底64和第一外延層65邊界部分上形成。而且，P型的埋入擴(kuò)散區(qū)域78、79、80分別在第一以及第二外延層66、67的邊界部分形成。而且，P型的埋入擴(kuò)散區(qū)域78、79、80與處于接地狀態(tài)的P型的埋入擴(kuò)散區(qū)域81以及擴(kuò)散區(qū)域82連結(jié)，承擔(dān)作為襯底的作用。
另一方面，在第一、第二以及第三島區(qū)域69、70、71中，從P型的擴(kuò)散區(qū)域82和分離區(qū)域68之間的第三外延層67表面分別形成N型的擴(kuò)散區(qū)域83、84、85。在N型的擴(kuò)散區(qū)域83、84、85中施加電源電位。而且，在本實(shí)施方式中，在第一外延層65和第二外延層66的邊界部分形成N型的埋入擴(kuò)散區(qū)域86、87、88。而且，在第二外延層66和第三外延層67的邊界部分，形成N型的埋入擴(kuò)散區(qū)域89、90、91。按照該結(jié)構(gòu)，實(shí)際上在N型的埋入擴(kuò)散區(qū)域75、76、77中也施加電源電位。
另外，在本實(shí)施方式中，N型的埋入擴(kuò)散區(qū)域75、76、77和N型的擴(kuò)散區(qū)域83、84、85通過N型的擴(kuò)散區(qū)域完全不連結(jié)。但是，不必限定在該情況下，例如，兩者在N型的擴(kuò)散區(qū)域連結(jié)也可以。在該結(jié)構(gòu)中，在N型的埋入擴(kuò)散區(qū)域75、76、77中更準(zhǔn)確地施加電源電位。
如上所述，在本實(shí)施方式的結(jié)構(gòu)中，例如從作為驅(qū)動(dòng)元件的功率NPN晶體管63的導(dǎo)通動(dòng)作向截止動(dòng)作轉(zhuǎn)移時(shí)，由于電機(jī)的反電動(dòng)勢，在功率NPN晶體管63的集電極區(qū)域施加負(fù)電位。而且，在第三島區(qū)域71中，在由N型的外延層66、P型的埋入擴(kuò)散區(qū)域80、N型的埋入擴(kuò)散區(qū)域77構(gòu)成的寄生NPN晶體管中，在發(fā)射極區(qū)域和基極區(qū)域的結(jié)區(qū)域(以下稱作寄生結(jié)區(qū)域)施加正向偏置。由此，從該寄生結(jié)區(qū)域產(chǎn)生自由載流子(電子)。
但是，在產(chǎn)生自由載流子(電子)的第三島區(qū)域71中，實(shí)際上，施加電源電位的N型的埋入擴(kuò)散區(qū)域77區(qū)分襯底64和P型的埋入擴(kuò)散區(qū)域80。由此，從寄生結(jié)區(qū)域產(chǎn)生的自由載流子(電子)從N型的擴(kuò)散區(qū)域77、85、88、91被引出。換言之，可以防止從第三島區(qū)域71產(chǎn)生的自由載流子(電子)流入構(gòu)成小信號部62的島區(qū)域69、70。因此，可以防止根據(jù)構(gòu)成小信號部62的NPN晶體管、橫向PNP晶體管的誤動(dòng)作，而使作為驅(qū)動(dòng)元件的功率NPN晶體管63在截止動(dòng)作時(shí)進(jìn)行導(dǎo)通動(dòng)作。
另一方面，在構(gòu)成小信號部62的第一以及第二島區(qū)域69、70中，在從構(gòu)成功率NPN晶體管63的第三島區(qū)域7 1流出自由載流子(電子)的情況下，也可以經(jīng)由在自身的島區(qū)域69、70中形成的N型的擴(kuò)散區(qū)域75、76、83、84、86、87、88、90引出流入的自由載流子(電子)。
進(jìn)而，在本實(shí)施方式中，在小信號部62中，N型的埋入擴(kuò)散區(qū)域75、76和P型的埋入擴(kuò)散區(qū)域78、79形成于不同的區(qū)域。因此，與兩擴(kuò)散區(qū)域形成于相同區(qū)域的情況不同，以所希望的雜質(zhì)濃度形成。其結(jié)果，P型的埋入擴(kuò)散區(qū)域78、79成為更準(zhǔn)確的接地狀態(tài)，抑制閉鎖現(xiàn)象，可以提高作為小信號部62的作用。
另外，如上所述，在本實(shí)施方式中，說明了施加電源電位的N型的埋入擴(kuò)散區(qū)域在驅(qū)動(dòng)元件形成區(qū)域的襯底和外延層之間形成的情況，或在小信號部的襯底和外延層之間形成的情況，但不必限定于該情況。例如N型的埋入擴(kuò)散區(qū)域分別形成于驅(qū)動(dòng)元件形成區(qū)域以及控制元件形成區(qū)域的情況也可以，而且，N型的埋入擴(kuò)散區(qū)域形成于驅(qū)動(dòng)元件形成區(qū)域以外的整個(gè)區(qū)域的情況也可以。而且，在本實(shí)施方式中，說明了在襯底上表面層疊兩層或三層的外延層的情況，但不必限定于該情況。例如在襯底上表面上層疊三層、四層和多層的外延層也可以。另外，在不脫離本發(fā)明的要點(diǎn)的范圍內(nèi)可以有各種變更。
權(quán)利要求
1.一種半導(dǎo)體集成電路裝置，包含多層的逆導(dǎo)電型外延層，層疊在一導(dǎo)電型的半導(dǎo)體襯底上；以及分離區(qū)域，將所述外延層區(qū)分為多個(gè)島區(qū)域，在所述多個(gè)島區(qū)域中至少包括驅(qū)動(dòng)電機(jī)的驅(qū)動(dòng)元件，以及控制該驅(qū)動(dòng)元件的控制元件，其特征在于在形成所述控制元件的島區(qū)域中，在所述襯底和在該襯底上表面層疊的第一層的外延層之間，形成逆導(dǎo)電型的埋入擴(kuò)散區(qū)域，而且，在所述第一層的外延層上表面的外延層之間，形成接地狀態(tài)的一導(dǎo)電型的埋入擴(kuò)散區(qū)域。
2.如權(quán)利要求1所述的半導(dǎo)體集成電路裝置，其特征在于區(qū)分形成所述控制元件的島區(qū)域的分離區(qū)域和所述一導(dǎo)電型的埋入擴(kuò)散區(qū)域相連，而且，在位于形成所述控制元件的島區(qū)域的附近的最上層的外延層上，形成施加電源電位的逆導(dǎo)電型的擴(kuò)散區(qū)域。
3.如權(quán)利要求1或權(quán)利要求2所述的半導(dǎo)體集成電路裝置，其特征在于形成所述控制元件的島區(qū)域被一導(dǎo)電型的連接擴(kuò)散區(qū)域包圍，該一導(dǎo)電型的連接擴(kuò)散區(qū)域被接地。
4.一種半導(dǎo)體集成電路裝置，包含多層的逆導(dǎo)電型外延層，層疊在一導(dǎo)電型的半導(dǎo)體襯底上；以及分離區(qū)域，將所述外延層區(qū)分為多個(gè)島區(qū)域，在所述多個(gè)島區(qū)域中至少包括驅(qū)動(dòng)電機(jī)的驅(qū)動(dòng)元件，以及控制該驅(qū)動(dòng)元件的控制元件，其特征在于在形成所述控制元件的島區(qū)域中，在所述襯底和在該襯底上表面層疊的第一層的外延層之間，形成逆導(dǎo)電型的埋入擴(kuò)散區(qū)域以及一導(dǎo)電型的第一埋入擴(kuò)散區(qū)域，而且，形成所述第一埋入擴(kuò)散區(qū)域，使其至少從所述逆導(dǎo)電型的埋入擴(kuò)散區(qū)域的上表面導(dǎo)出，所述第一埋入擴(kuò)散區(qū)域與成為接地狀態(tài)的一導(dǎo)電型的第二埋入擴(kuò)散區(qū)域連結(jié)。
5.如權(quán)利要求4所述的半導(dǎo)體集成電路裝置，其特征在于在所述逆導(dǎo)電型的埋入擴(kuò)散區(qū)域上表面的所述外延層上，配置形成所述控制元件的多個(gè)島區(qū)域，而且，在位于該多個(gè)島區(qū)域的附近的最上層的外延層上，形成施加電源電位的逆導(dǎo)電型的擴(kuò)散區(qū)域。
6.如權(quán)利要求4或權(quán)利要求5所述的半導(dǎo)體集成電路裝置，其特征在于在形成所述驅(qū)動(dòng)元件的島區(qū)域中，至少形成所述一導(dǎo)電型的第一埋入擴(kuò)散區(qū)域，所述第一埋入擴(kuò)散區(qū)域成為經(jīng)由形成所述驅(qū)動(dòng)元件的島區(qū)域的分離區(qū)域接地的狀態(tài)。
7.一種半導(dǎo)體集成電路裝置，包含多層的逆導(dǎo)電型外延層，層疊在一導(dǎo)電型的半導(dǎo)體襯底上；以及分離區(qū)域，將所述襯底以及所述外延層區(qū)分為多個(gè)島區(qū)域，在所述多個(gè)島區(qū)域中至少包括驅(qū)動(dòng)電機(jī)的驅(qū)動(dòng)元件，以及控制該驅(qū)動(dòng)元件的控制元件，其特征在于在形成所述控制元件的島區(qū)域中，在所述襯底和在該襯底上表面層疊的第一層的外延層之間，形成逆導(dǎo)電型的埋入擴(kuò)散區(qū)域，而且，在所述第一層的外延層上表面的外延層之間，形成成為接地狀態(tài)的一導(dǎo)電型的埋入擴(kuò)散區(qū)域。
8.如權(quán)利要求7所述的半導(dǎo)體集成電路裝置，其特征在于區(qū)分形成所述驅(qū)動(dòng)元件的島區(qū)域的分離區(qū)域和所述一導(dǎo)電型的埋入擴(kuò)散區(qū)域連結(jié)，而且，在位于形成所述驅(qū)動(dòng)元件的島區(qū)域的附近的最上層的外延層上，形成施加電源電壓的逆導(dǎo)電型的擴(kuò)散區(qū)域。
9.如權(quán)利要求7或權(quán)利要求8所述的半導(dǎo)體集成電路裝置，其特征在于形成所述控制元件的島區(qū)域被一導(dǎo)電型的連接擴(kuò)散區(qū)域包圍，該一導(dǎo)電型的連結(jié)擴(kuò)散區(qū)域被接地。
10.一種半導(dǎo)體集成電路裝置，包含多層的逆導(dǎo)電型外延層，層疊在一導(dǎo)電型的半導(dǎo)體襯底上；以及分離區(qū)域，將所述外延層區(qū)分為多個(gè)島區(qū)域，在所述多個(gè)島區(qū)域中至少包括驅(qū)動(dòng)電機(jī)的驅(qū)動(dòng)元件，以及控制該驅(qū)動(dòng)元件的控制元件，其特征在于在形成所述控制元件的島區(qū)域中，在所述襯底和在該襯底上表面層疊的第一層的外延層之間，形成逆導(dǎo)電型的埋入擴(kuò)散區(qū)域以及一導(dǎo)電型的第一埋入擴(kuò)散區(qū)域，而且，形成所述第一埋入擴(kuò)散區(qū)域，使其至少從所述逆導(dǎo)電型的埋入擴(kuò)散區(qū)域的上表面導(dǎo)出，所述第一埋入擴(kuò)散區(qū)域與成為接地狀態(tài)的一導(dǎo)電型的第二埋入擴(kuò)散區(qū)域連結(jié)。
11.如權(quán)利要求10所述的半導(dǎo)體集成電路裝置，其特征在于在位于形成所述驅(qū)動(dòng)元件的島區(qū)域的附近的最上層的外延層上，形成施加電源電位的逆導(dǎo)電型的擴(kuò)散區(qū)域。
12.如權(quán)利要求10或權(quán)利要求11所述的半導(dǎo)體集成電路裝置，其特征在于在形成所述控制元件的島區(qū)域中，至少形成所述一導(dǎo)電型的第一埋入擴(kuò)散區(qū)域，所述第一埋入擴(kuò)撒區(qū)域經(jīng)由形成所述控制元件的島區(qū)域的分離區(qū)域而成為接地的狀態(tài)。
全文摘要
本發(fā)明提供一種半導(dǎo)體集成電路裝置。在本發(fā)明的半導(dǎo)體集成電路裝置(1)中，在構(gòu)成小信號部(2)的島區(qū)域(8、9)中，在襯底(4)和外延層(5)之間形成N型的埋入擴(kuò)散區(qū)域(29)。由此，在構(gòu)成小信號部(2)的島區(qū)域(8、9)中，實(shí)際上，在施加電源電位的N型的埋入擴(kuò)散區(qū)域(29)中區(qū)分襯底(4)和第一外延層(5)。其結(jié)果，可以防止由于電機(jī)的反電動(dòng)勢而從功率NPN晶體管(3)產(chǎn)生的自由載流子(電子)流入小信號部(2)，并防止小信號部(2)的誤動(dòng)作。
文檔編號H01L21/8249GK1604329SQ20041008258
公開日2005年4月6日 申請日期2004年9月21日 優(yōu)先權(quán)日2003年9月29日
發(fā)明者神田良, 大川重明, 吉武和廣 申請人:三洋電機(jī)株式會(huì)社