專利名稱：半導(dǎo)體結(jié)構(gòu)及其應(yīng)用、尤其是限制過電壓的應(yīng)用的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體結(jié)構(gòu)，它具有一個(gè)襯底；一個(gè)第一導(dǎo)電類型的半導(dǎo)體層，該層設(shè)置在襯底上及通過一個(gè)絕緣層與襯底隔開；第二導(dǎo)電類型的、構(gòu)成在半導(dǎo)體層中的彼此間隔開的第一及第二層；第一導(dǎo)電類型的、構(gòu)成在半導(dǎo)體層中的第三層，它與第二層形成接觸；與第一層相接觸的第一電極；與第二及第三層相接觸的第二電極；第一導(dǎo)電類型的、構(gòu)成在半導(dǎo)體層中的第四層，該層包圍第二及第三層，其中該層分別與第二及第三層直接接觸；及第一導(dǎo)電類型的、構(gòu)成在半導(dǎo)體層中第一層下面的、具有相對該半導(dǎo)體層增高的攙雜的第五層；其中第一層基本上環(huán)形地圍繞著第二、第三及第四層。
背景技術(shù)：
在集成電路(IC)的操作及使用時(shí)需要保護(hù)其中包含的元件及組件，以防止過電壓的不利影響。對于過電壓這里應(yīng)理解成一種電信號，例如靜電電荷放電時(shí)的過電壓，該放電可由人或機(jī)器部分通過集成電路(IC)發(fā)生或由集成電路通過人或機(jī)器部分發(fā)生。這種放電過程也被稱為靜電放電(ESD)。
如果這個(gè)可能為若干kV的信號輸入到集成電路，將在這些元件或組件上引起不可逆的變化，例如通過薄層燒穿(thin film burn-out)、絲化現(xiàn)象(filamentation)及接觸面尖突(junction spiking)、載流子注入氧化層或氧化層破裂(charge injection或oxide rupture)可能導(dǎo)致整個(gè)IC的損壞。該危險(xiǎn)尤其出現(xiàn)在汽車應(yīng)用中，其中IC通常被構(gòu)成來處理正極性的信號，當(dāng)在靜電放電(ESD)過程中襯底電位(地電位)短時(shí)地不為電路的低電位，由此例如使元件的二極管支路極化到流通方向，這可導(dǎo)致相應(yīng)元件或組件的所述損壞。另一方面，正是在汽車工業(yè)應(yīng)用中合乎愿望的是一個(gè)IC的確定端子也可短時(shí)地施加低于地電位的電壓，而在這里不被限制在二極管導(dǎo)通電壓的幅值上。
所述的問題不僅存在于示范描述的傳統(tǒng)體效應(yīng)技術(shù)而且也存在于在本發(fā)明范圍中的SOI技術(shù)的應(yīng)用(SOIsilicononinsulator)，尤其在汽車工業(yè)領(lǐng)域中的應(yīng)用。
基于上述集成電路受ESD影響的損壞危險(xiǎn)，已公知了在該專門的半導(dǎo)體結(jié)構(gòu)中為了限制短時(shí)出現(xiàn)的過電壓可不損壞地流過很高的電流(若干安培的電流強(qiáng)度)，而在正常工作時(shí)保持不起作用。這種保護(hù)結(jié)構(gòu)當(dāng)它們觸發(fā)得愈均勻及在觸發(fā)狀態(tài)時(shí)其歐姆電阻愈小(損耗功率小)，則安排給它的功能就能愈好地實(shí)現(xiàn)。在體效應(yīng)技術(shù)中為了降低歐姆電阻通常在襯底中設(shè)置一個(gè)被埋入的層(buried layer)，該層在SOI技術(shù)中出于成本和/或可實(shí)現(xiàn)性的原因通常不存在。此外由于晶片價(jià)格高，在SOI應(yīng)用中為了簡單地調(diào)整電阻而加大元件從經(jīng)濟(jì)的觀點(diǎn)看是無意義的。
在US 2002/0153564A1中公開了一種已預(yù)公知的半導(dǎo)體結(jié)構(gòu)。它包括一個(gè)設(shè)置在一個(gè)SOI襯底的n攙雜的Si層中的橫向雙極pnp晶體管結(jié)構(gòu)，該晶體管結(jié)構(gòu)包括構(gòu)成在Si層中的、彼此間隔開的第一及第二p攙雜層；構(gòu)成在Si層中的第三n攙雜層，它與第二層形成接觸；與第一層相接觸的第一電極(陽極)；與第二及第三層相接觸的第二電極(陰極)；及第四n攙雜層，它構(gòu)成在Si層中及連接在第二與第三層上。這種結(jié)構(gòu)相應(yīng)于一個(gè)其基極與發(fā)射極短路的雙極性pnp晶體管。其中在所述文獻(xiàn)的發(fā)明主題上第二、第三及第四層(陰極側(cè))可能地這樣構(gòu)成，即它以一定距離基本環(huán)形地圍繞第一層(陽極)。
在陽極與陰極之間出現(xiàn)一定電壓降時(shí)，相應(yīng)于一個(gè)正ESD脈沖加在陰極或一個(gè)負(fù)ESD脈沖加在陽極上，將導(dǎo)致電壓擊穿，其中一個(gè)貧正載流子的區(qū)域從陽極側(cè)延伸到陰極側(cè)，該區(qū)域與在傳統(tǒng)意義上從陰極向陽極定向的電流相關(guān)。在陰極側(cè)的第四n攙雜層用于調(diào)整(提高)擊穿電壓。
在US2002/0153564A1的主題結(jié)構(gòu)中被認(rèn)為尤其不利的是，基于在第一(陽極)層區(qū)域中的半導(dǎo)體結(jié)構(gòu)的具體構(gòu)型形成局部場強(qiáng)的增高僅可達(dá)到相對不均勻的擊穿特性，隨之而來的是局部增高的電流及能量的轉(zhuǎn)換。因此存在該半導(dǎo)體結(jié)構(gòu)損壞的危險(xiǎn)，其中無論如何在待限制的電壓方面使用范圍受到限制，其它帶有類似缺點(diǎn)的已預(yù)公知的半導(dǎo)體結(jié)構(gòu)公開在US4,862,310，US5,241,210，US6,242,763 B1及US2003/0162375 A1中，但其中這些文獻(xiàn)的主題原則上大多數(shù)不適用于用作ESD保護(hù)元件。

發(fā)明內(nèi)容
本發(fā)明的任務(wù)在于，提出一種所述類型的半導(dǎo)體結(jié)構(gòu)，其特點(diǎn)是擊穿特性均勻及高的耐電流性能、高的工作可靠性及相應(yīng)地寬的應(yīng)用范圍。
該任務(wù)將通過這樣的半導(dǎo)體結(jié)構(gòu)來解決，它具有一個(gè)襯底；一個(gè)第一導(dǎo)電類型的半導(dǎo)體層，該層設(shè)置在襯底上及通過一個(gè)絕緣層與襯底隔開；第二導(dǎo)電類型的、構(gòu)成在半導(dǎo)體層中的彼此間隔開的第一及第二層；第一導(dǎo)電類型的、構(gòu)成在半導(dǎo)體層中的第三層，它與第二層形成接觸；與第一層相接觸的第一電極；與第二及第三層相接觸的第二電極；第一導(dǎo)電類型的、構(gòu)成在半導(dǎo)體層中的第四層，該層包圍第二及第三層，其中該層分別與第二及第三層直接接觸；及第一導(dǎo)電類型的、構(gòu)成在半導(dǎo)體層中第一層下面的、具有相對該半導(dǎo)體層增高的攙雜的第五層；其中第一層基本上環(huán)形地圍繞著第二、第三及第四層。
通過設(shè)置在第一層-以下也稱“陽極層”-下面的互補(bǔ)導(dǎo)電類型的第五層-以下也稱“擊穿攙雜層”-可以調(diào)節(jié)根據(jù)本發(fā)明半導(dǎo)體結(jié)構(gòu)的箝壓(Clamp-Spannung)。此外，在陽極下面設(shè)置互補(bǔ)的攙雜區(qū)域?qū)?dǎo)致在陽極上不出現(xiàn)由于(相對)高的攙雜量引起的場強(qiáng)增高，該高的攙雜量可為ESD情況下?lián)p壞的起因。出于該原因，在本發(fā)明的優(yōu)選實(shí)施例的范圍內(nèi)，第五層被構(gòu)造成沿與第一層的交界面具有相對第一層的尺寸減小的尺寸。
根據(jù)本發(fā)明，第二層起到發(fā)射極的作用，其中由于共同的電極接觸，即第二及第三層(“基極接觸層”)的短路首先防止了晶體管的特性。在陽極上或陽極下面實(shí)現(xiàn)擊穿后在發(fā)射極層下面的第四層(“基極攙雜層”)中的電壓降將導(dǎo)致基極-發(fā)射極結(jié)在導(dǎo)通方向上的偏壓，由此在發(fā)射極與集電極(第一層)之間可實(shí)現(xiàn)晶體管特性。為此目的，第四層可有利地以槽的(Wanne)形式包圍第二及第三層，其中該層分別與第二及第三層直接接觸。根據(jù)本發(fā)明構(gòu)成的晶體管“轉(zhuǎn)換(Schaltet)”到低歐姆狀態(tài)及與此相應(yīng)地用于分路可能引起損壞的電流，尤其在ESD情況下。上述的轉(zhuǎn)換過程通過一個(gè)IC-UCE特性曲線表現(xiàn)為集電極電流陡的上升，其中集電極與發(fā)射極之間的電壓(UCE)同時(shí)回跳到所謂的快速返回(Snapback)值上。接著UCE不再隨電流強(qiáng)度的增長而改變。
基于另一特征，即第一層基本上環(huán)形地圍繞著第二、第三及第四層，就得到一個(gè)相對預(yù)先公知的ESD保護(hù)結(jié)構(gòu)增大的陽極面積，由此對擊穿特性或耐電流性能產(chǎn)生更有利的影響。
根據(jù)本發(fā)明的半導(dǎo)體結(jié)構(gòu)的一個(gè)優(yōu)選的進(jìn)一步構(gòu)型的特征在于第二層被設(shè)置在第一層及第三層之間；在此情況下第二層可相應(yīng)于第一層基本環(huán)形地構(gòu)成。
為了對專門的應(yīng)用適配地調(diào)節(jié)快速返回點(diǎn)，在本發(fā)明一個(gè)有利的構(gòu)型的范圍中提出在以第一層為一方及至少第二層、第三層及第四層為另一方之間在半導(dǎo)體層中設(shè)有一個(gè)絕緣結(jié)構(gòu)，該絕緣結(jié)構(gòu)可涉及至少局部地被絕緣介質(zhì)充填的凹槽、即淺溝槽絕緣(STI)。作為絕緣介質(zhì)例如可使用PECVD氧化物。該絕緣結(jié)構(gòu)可被構(gòu)造成基本上環(huán)狀的。
在STI的下面設(shè)有一個(gè)具有相對高歐姆電阻的區(qū)域，由此在一個(gè)特別優(yōu)選的進(jìn)一步構(gòu)型中為了其ESD特性的適配根據(jù)本發(fā)明的半導(dǎo)體結(jié)構(gòu)，在絕緣結(jié)構(gòu)的下面半導(dǎo)體層中設(shè)有第一導(dǎo)電類型的另一層，該層具有比半導(dǎo)體層高的攙雜。
此外可考慮，至少第二層的一個(gè)尺寸可被調(diào)整，以便調(diào)節(jié)半導(dǎo)體結(jié)構(gòu)的截止電壓。尤其是，第二層下面的電壓降取決于其在集電極與基極端子之間擊穿電流方向上的尺寸。
為了保證根據(jù)本發(fā)明的半導(dǎo)體結(jié)構(gòu)在ESD情況下的所需功能，第一層、第二層及第三層最好是高攙雜的，第四層被中等至高地?cái)v雜及第五層被中等至高地?cái)v雜，其中要選擇的攙雜濃度的數(shù)值是專業(yè)人員所熟悉的。
根據(jù)本發(fā)明的半導(dǎo)體結(jié)構(gòu)以有利的方式既可在集成電路中用于限制過電壓也可作為普通二極管使用。因此尤其在后一情況下或在待保護(hù)的IC正常工作的情況下不會由于寄生結(jié)構(gòu)產(chǎn)生對根據(jù)本發(fā)明的半導(dǎo)體結(jié)構(gòu)的不利影響，在一個(gè)特別優(yōu)選的進(jìn)一步構(gòu)型中具有一個(gè)將根據(jù)本發(fā)明的半導(dǎo)體結(jié)構(gòu)相對其余的半導(dǎo)體層絕緣的溝結(jié)構(gòu)(trench)。


本發(fā)明的其它特性及優(yōu)點(diǎn)可由以下借助附圖對實(shí)施例的描述中得出。附圖為
圖1根據(jù)本發(fā)明的、集成在一個(gè)IC中的半導(dǎo)體結(jié)構(gòu)的第一概要截面圖；圖2根據(jù)本發(fā)明的、集成在一個(gè)IC中的半導(dǎo)體結(jié)構(gòu)的沿圖1中線II-II的第二概要截面圖；圖3根據(jù)本發(fā)明的半導(dǎo)體結(jié)構(gòu)的一個(gè)IC-UCE特性曲線的概要圖；及圖4根據(jù)本發(fā)明的另一半導(dǎo)體結(jié)構(gòu)的相應(yīng)于圖2的圖。
具體實(shí)施例方式
圖1表示在根據(jù)本發(fā)明的IC過電壓保護(hù)的集成半導(dǎo)體結(jié)構(gòu)1中的第一構(gòu)型。圖2表示沿圖1中線II-II的、與圖1的圖面垂直的截面。
根據(jù)本發(fā)明的第一半導(dǎo)體結(jié)構(gòu)1具有一個(gè)SOI襯底2，它由一個(gè)硅襯底3及一個(gè)n導(dǎo)電型硅層4構(gòu)成，在它們之間設(shè)有一個(gè)絕緣層5，該絕緣層由例如氧化硅或類似材料組成。
在硅層4中構(gòu)有第一p+攙雜層6及第二p+攙雜層7，它們彼此隔開地設(shè)置。在此情況下第一層6表示一個(gè)陽極層。第二層7具有寬度B及與設(shè)置在中間的、作為陰極層的第三n+攙雜層8交界，其中從第二層7看第三n+攙雜層8被設(shè)置在背離第一層6的一側(cè)上。在圖示的實(shí)施例中第一層6及第二層7被構(gòu)成為基本上環(huán)形地圍繞第三層8。第二層7及第三層8被埋入在作為內(nèi)n槽構(gòu)成在硅層4中的第四層9中，后者包圍著第二層7及第三層8并直接與它們接觸。內(nèi)n槽9與第一層6通過STI絕緣結(jié)構(gòu)10分開，該絕緣結(jié)構(gòu)10由一個(gè)帶至少部分的PECVD氧化物填料12或類似物的凹槽11(溝)構(gòu)成及在圖示的實(shí)施例中也是環(huán)形地設(shè)置在內(nèi)n槽9與第一層6之間的區(qū)域中。該STI絕緣結(jié)構(gòu)10的寬度用B’表示。
在第一層6的下面并直接與其連接地設(shè)有一個(gè)第五n(+)攙雜層13；它如第一層6那樣被構(gòu)成環(huán)形的，它被對中地設(shè)置在第一層的下面及具有比寬度B1縮小的寬度B2，由此它延伸不到第一層的角部區(qū)域6’。第五層13的攙雜量高于硅層4的攙雜量。
根據(jù)本發(fā)明的半導(dǎo)體結(jié)構(gòu)1相對硅層的其余部分4’，通過一個(gè)環(huán)繞的、由一個(gè)凹槽15及一個(gè)PECVD氧化物填料16或類似物組成的溝14絕緣。相應(yīng)地，位于硅層4的溝14內(nèi)部的部分是一個(gè)寬的外n槽。
所示半導(dǎo)體結(jié)構(gòu)1在硅層4的上部設(shè)有一個(gè)由硼磷硅酸鹽玻璃(BPSG)組成的平面化層5’，它一方面在第一層6上另一方面在第二層7及第三層8的上面具有用于金屬的、例如由鋁作的電極17，18的端子缺口。第一電極17與根據(jù)本發(fā)明的半導(dǎo)體結(jié)構(gòu)1的第一層6相接觸，而第二電極18既與第二層7也與第三層8相接觸。在此情況下，第一電極17也如第一層6地基本環(huán)形地構(gòu)成，但在其一側(cè)上具有一個(gè)缺口19，第二電極18通過該缺口導(dǎo)入。
根據(jù)本發(fā)明，上述半導(dǎo)體結(jié)構(gòu)最好用在集成電路(未示出)中用于限制或保護(hù)電路元件或組件以防止過電壓，如在ESD的情況下可出現(xiàn)的過電壓。這里主要涉及一個(gè)橫向的雙極性的pnp晶體管，它具有通過電極18短路連接的基極層8及發(fā)射極層7以及集電極6；內(nèi)n槽9是橫向pnp晶體管的基極攙雜區(qū)。
以下將借助一些過程來說明根據(jù)本發(fā)明的半導(dǎo)體結(jié)構(gòu)在ESD的情況下的工作方式，這些過程為，當(dāng)電極17暫時(shí)地處于一個(gè)相對電極18很負(fù)的電位、如電極17的負(fù)向放電時(shí)在上述攙雜的情況下該半導(dǎo)體結(jié)構(gòu)如何運(yùn)行的。對于專業(yè)人員來說顯而易見的是，具有各個(gè)互補(bǔ)層攙雜部分的相應(yīng)半導(dǎo)體結(jié)構(gòu)可用于保護(hù)具有反向電荷符號的放電。
在上述情況下，在第一層6與位于其下的層13之間形成的二極管(pn結(jié))被阻斷，直到當(dāng)電壓增長超過一定的截止電壓，基于內(nèi)部場強(qiáng)及結(jié)合雪崩式載流子倍增將導(dǎo)致第一層(集電極)與第五層13之間的擊穿，及由此導(dǎo)致電流流過硅層4及基極(層8，9)(雪崩效應(yīng))。
基于橫向pnp晶體管的基極及發(fā)射極(層7)的共同端子，首先該半導(dǎo)體結(jié)構(gòu)不表現(xiàn)出晶體管特性，這點(diǎn)如圖3中通過首先傾斜上升及然后顯著平坦的IC-UCE特性曲線可以看出，該特性曲線給出集電極上產(chǎn)生電流IC與集電極和發(fā)射極之間的電壓UCE的關(guān)系。這相應(yīng)于所述的雪崩擊穿。隨著基極與集電極之間電流的增長，當(dāng)達(dá)到截止電壓UB時(shí)沿第二層7(發(fā)射極層)之下的、一定長度B上的基極攙雜層9中的電阻路徑形成足夠的電壓降，以用于導(dǎo)通方向上基極-發(fā)射極結(jié)的極化?；谟傻诙?(發(fā)射極)注入基極攙雜層9的少數(shù)載流子，該極化將導(dǎo)致根據(jù)本發(fā)明的晶體管“轉(zhuǎn)換”到與電壓下降(快速返回；見圖3)及電流增高相關(guān)的低歐姆狀態(tài)，該增大的電流是由于發(fā)射極與集電極之間的附加擴(kuò)散電流引起的，由此該結(jié)構(gòu)的載流性能約提高五倍。
快速返回點(diǎn)、即在該特性曲線上與基極-發(fā)射極結(jié)導(dǎo)通時(shí)的截止電壓UB相應(yīng)的點(diǎn)可根據(jù)上述考慮通過第二層7的寬度B的改變或也通過STI絕緣結(jié)構(gòu)10的寬度B’的改變-直到忽略該寬度-來調(diào)整。
設(shè)置在陽極中第一層6下面的n(+)攙雜層13起到擊穿攙雜(breakdown doping)的作用及用于箝壓的調(diào)整，即用于外部接線措施的電壓限制。此外，根據(jù)本發(fā)明的半導(dǎo)體結(jié)構(gòu)可不用攙雜而以其特殊的幾何構(gòu)型基于高攙雜p+層6的角部6’的局部場增強(qiáng)來折回(brechen)，但這是相對無規(guī)則的及限制了可攜帶的電流或可導(dǎo)致該結(jié)構(gòu)的損壞。
基極攙雜層9的攙雜濃度確定了該橫向pnp晶體管的其它性能及可借助第四層9區(qū)域中雜質(zhì)原子的注入、如砷的注入來調(diào)節(jié)。在圖1及2的主題結(jié)構(gòu)中該注入相應(yīng)于在第四層9及第五層13的區(qū)域中，即它們借助同一掩模來進(jìn)行注入。但也可以，使第四層9及第五層13以不同的強(qiáng)度來攙雜。
在根據(jù)圖1及2的、本發(fā)明的半導(dǎo)體結(jié)構(gòu)的一個(gè)進(jìn)一步構(gòu)型中，在STI絕緣結(jié)構(gòu)10的下面可設(shè)置一個(gè)附加的n攙雜層20，該n攙雜層在所述圖中僅由虛線表示。以此方式可減小該區(qū)域中相對高的歐姆電阻及影響半導(dǎo)體結(jié)構(gòu)1的特性。
最后，圖4表示了根據(jù)本發(fā)明的另一半導(dǎo)體結(jié)構(gòu)1’，其中與圖1及2的主題結(jié)構(gòu)相反地在第一層6及第二層7或基極攙雜層9之間不存在STI絕緣結(jié)構(gòu)。這種變型也是通過電阻特性來影響這樣構(gòu)成的半導(dǎo)體結(jié)構(gòu)1’的性能。
根據(jù)本發(fā)明提供了可單片集成的半導(dǎo)體結(jié)構(gòu)，它除了應(yīng)用于集成電路上過電壓的可靠限制外也適于用作普通二極管。
參考標(biāo)號表1，1’ 半導(dǎo)體結(jié)構(gòu)2 SOI-襯底3 襯底4，4’ 硅層5 絕緣層5’ 平面化層6 第一層(集電極)6’ 角
6” 交界面7 第二層(發(fā)射極)8 第三層(基極)9 第四層(基極摻雜層)10 絕緣結(jié)構(gòu)11 凹槽12 絕緣介質(zhì)13 第五層(擊穿-摻雜)14 溝結(jié)構(gòu)15 凹槽16 氧化物填料17 第一電極18 第二電極19 擊穿20 n-層B 寬度(7的)B’ 寬度(10的)B1寬度(6的)B2寬度(13的)IC集電極電流UCE集電極-發(fā)射極電壓UB截至電壓
權(quán)利要求
1.半導(dǎo)體結(jié)構(gòu)(1)，它具有-一個(gè)襯底(3)；-一個(gè)第一導(dǎo)電類型的半導(dǎo)體層(4)，該層設(shè)置在該襯底(3)上面及通過一個(gè)絕緣層(5)與該襯底隔開；-一個(gè)第二導(dǎo)電類型的、構(gòu)成在該半導(dǎo)體層(4)中的彼此間隔開的一個(gè)第一層(6)及一個(gè)第二層(7)；-該第一導(dǎo)電類型的、一個(gè)構(gòu)成在該半導(dǎo)體層中的第三層(8)，它與第二層(7)形成接觸；-一個(gè)與該第一層(6)相接觸的第一電極(17)；-一個(gè)與該第二層(7)及第三層(8)相接觸的第二電極(18)；-該第一導(dǎo)電類型的、一個(gè)構(gòu)成在該半導(dǎo)體層(4)中的第四層(9)，該層包圍該第二層(7)及第三層(8)，其中該層分別與第二及第三層直接接觸；及-該第一導(dǎo)電類型的、構(gòu)成在該半導(dǎo)體層(4)中第一層(6)下面的、具有相對該半導(dǎo)體層(4)增高的攙雜的第五層(13)；其中該第一層(6)基本上環(huán)形地圍繞著該第二層(7)、第三層(8)及第四層(9)。
2.根據(jù)權(quán)利要求1的半導(dǎo)體結(jié)構(gòu)，其特征在于該第五層(13)沿與該第一層(6)的一個(gè)交界面(6”)具有一個(gè)相對該第一層(6)的一個(gè)尺寸(B1)減小的尺寸(B2)。
3.根據(jù)權(quán)利要求2的半導(dǎo)體結(jié)構(gòu)，其特征在于該第五層(13)被中心地設(shè)置在該第一層(6)的下面。
4.根據(jù)權(quán)利要求1至3中一項(xiàng)的半導(dǎo)體結(jié)構(gòu)，其特征在于該第二層(7)被設(shè)置在該第一層(6)及該第三層(8)之間。
5.根據(jù)權(quán)利要求3或4的半導(dǎo)體結(jié)構(gòu)，其特征在于該第二層(7)被構(gòu)造成大致環(huán)狀的。
6.根據(jù)權(quán)利要求1至5中一項(xiàng)的半導(dǎo)體結(jié)構(gòu)，其特征在于在以該第一層(6)為一方及至少該第二層(7)、第三層(8)及第四層(9)為另一方之間在該半導(dǎo)體層(4)中設(shè)有一個(gè)絕緣結(jié)構(gòu)(10)。
7.根據(jù)權(quán)利要求6的半導(dǎo)體結(jié)構(gòu)，其特征在于該絕緣結(jié)構(gòu)(10)被構(gòu)造成大致環(huán)狀的。
8.根據(jù)權(quán)利要求6或7的半導(dǎo)體結(jié)構(gòu)，其特征在于該絕緣結(jié)構(gòu)(10)被構(gòu)造成至少局部地被絕緣介質(zhì)(12)充填的凹槽(11)。
9.根據(jù)權(quán)利要求6至8中一項(xiàng)的半導(dǎo)體結(jié)構(gòu)，其特征在于在該半導(dǎo)體層(4)中該絕緣結(jié)構(gòu)(10)的下面設(shè)有該第一導(dǎo)電類型的另一層(20)，該層(20)具有比該半導(dǎo)體層(4)高的攙雜。
10.根據(jù)以上權(quán)利要求中一項(xiàng)的半導(dǎo)體結(jié)構(gòu)，其特征在于至少該第二層(7)的一個(gè)尺寸(B)被調(diào)整，以便調(diào)節(jié)該半導(dǎo)體結(jié)構(gòu)(1)的一個(gè)截止電壓(UB)。
11.根據(jù)以上權(quán)利要求中一項(xiàng)的半導(dǎo)體結(jié)構(gòu)，其特征在于該第一層(6)，第二層(7)及第三層(8)是高攙雜的。
12.根據(jù)以上權(quán)利要求中一項(xiàng)的半導(dǎo)體結(jié)構(gòu)，其特征在于該第四層(9)是中等至高攙雜的。
13.根據(jù)以上權(quán)利要求中一項(xiàng)的半導(dǎo)體結(jié)構(gòu)，其特征在于該第五層(13)是中等至高攙雜的。
14.根據(jù)以上權(quán)利要求中一項(xiàng)的半導(dǎo)體結(jié)構(gòu)，其特征在于具有一個(gè)將該半導(dǎo)體結(jié)構(gòu)(1)相對其余的半導(dǎo)體層(4)絕緣的溝結(jié)構(gòu)(14)。
15.根據(jù)以上權(quán)利要求中一項(xiàng)的半導(dǎo)體結(jié)構(gòu)，其特征在于該第一導(dǎo)電類型是n導(dǎo)電型及該第二導(dǎo)電類型是p導(dǎo)電型。
16.根據(jù)權(quán)利要求1至14中一項(xiàng)的半導(dǎo)體結(jié)構(gòu)，其特征在于該第一導(dǎo)電類型是p導(dǎo)電型及該第二導(dǎo)電類型是n導(dǎo)電型。
17.根據(jù)權(quán)利要求1至16中一項(xiàng)的半導(dǎo)體結(jié)構(gòu)在集成電路中被用于限制過電壓。
18.根據(jù)權(quán)利要求1至16中一項(xiàng)的半導(dǎo)體結(jié)構(gòu)被用作二極管。
全文摘要
半導(dǎo)體結(jié)構(gòu)，具有一個(gè)襯底；一個(gè)第一導(dǎo)電類型的半導(dǎo)體層，該層設(shè)置在襯底上及通過一個(gè)絕緣層與襯底隔開；第二導(dǎo)電類型的、構(gòu)成在半導(dǎo)體層中的彼此間隔開的第一及第二層；第一導(dǎo)電類型的、構(gòu)成在半導(dǎo)體層中的第三層，它與第二層形成接觸；與第一層相接觸的第一電極；與第二及第三層相接觸的第二電極；第一導(dǎo)電類型的、構(gòu)成在半導(dǎo)體層中的第四層，該層包圍第二及第三層，其中該層分別與第二及第三層直接接觸；及第一導(dǎo)電類型的、構(gòu)成在半導(dǎo)體層中第一層下面的、具有相對該半導(dǎo)體層增高的攙雜的第五層；其中第一層基本上環(huán)形地圍繞著第二、第三及第四層。該可單片集成的半導(dǎo)體結(jié)構(gòu)，除應(yīng)用于集成電路上過電壓的可靠限制外也適于用作普通二極管。
文檔編號H01L29/66GK1599069SQ200410079820
公開日2005年3月23日 申請日期2004年9月20日 優(yōu)先權(quán)日2003年9月18日
發(fā)明者弗朗茨·迪茨, 米夏埃多·格拉夫 申請人:Atmel德國有限公司