專利名稱：高擊穿電壓的高電子遷移率晶體管的制作方法
技術領域：
本發(fā)明屬于半導體技術領域，特別是指一種應用于微波通訊領域的高擊穿電壓的高電子遷移率晶體管。
背景技術：
生長于砷化鎵(GaAs)襯底上的高電子遷移率晶體管(HEMT)以及贗配高電子遷移率晶體管(PHEMT)已經(jīng)廣泛應用于微波通訊領域。隨著移動通訊事業(yè)的發(fā)展，對器件的高速，高功率，低電壓，穩(wěn)定性，低功耗和低成本提出了更高的要求。以銦鎵砷/鋁鎵砷(InGaAs/AlGaAs)量子阱結構為基礎，基于GaAs襯底的PHEMT近年來取得了很大的進步，基于6英寸GaAs襯底的0.15μm的PHEMT其平均電流截止頻率已達95GHZ，跨導580ms/mm(見于2002GaAs Mantech Conf，pp.138-141)。這種結構利用了InGaAs量子阱的高電子遷移率和InGaAs/AlGaAs界面的高電子面密度。但是，隨著器件柵長的不斷縮短，因為溝道區(qū)InGaAs材料禁帶寬度比較小，在器件速度不斷提高的同時，雪崩倍增引起的擊穿電壓低，影響器件的輸出功率。因此，有必要優(yōu)化溝道結構，達到兼顧達器件工作速度和擊穿電壓等綜合指標的目的。
盡管這種擊穿的機制還不是特別清楚，但是，器件模擬表明，對于傳統(tǒng)的InGaAs/AlGaAs結構，高速電子撞擊原子離化下產(chǎn)生的空穴在InGaAs層中的積累是器件擊穿的一個主要因素。因為InGaAs溝道層環(huán)繞在n型歐姆接觸里，下面為半絕緣層。所以離化產(chǎn)生的空穴無法抽取，積累在柵級電極下，降低了器件的閾值電壓。我們的發(fā)明是以鎵砷銻(GaAsSb)材料作為InGaAs量子阱的下勢壘層，克服低擊穿現(xiàn)象，解決功率應用方面的問題。
和InGaAs材料相比，GaAsSb材料具有更深的價帶勢阱，兩者可以形成二型量子阱的結構。在這種結構下，從上勢壘層注入的電子仍然存儲在InGaAs導帶勢阱里，并且在InGaAs/AlGaAs的界面上形成三角型勢阱，從而得到面密度相當高的二維電子氣。而工作中離化的空穴則注入到GaAsSb的價帶勢阱里，并通過一個體接觸電極不斷抽取出器件。這樣，產(chǎn)生的空穴不會再積累在柵電極下，因此，HEMT的擊穿電壓提高，相應地，輸出功率也增大。
發(fā)明內(nèi)容
本發(fā)明的目的在于，提供一種高擊穿電壓的高電子遷移率晶體管，其具有HEMT的擊穿電壓提高，輸出功率也增大的優(yōu)點。
本發(fā)明一種高擊穿電壓的高電子遷移率晶體管，其特征在于，包括一緩沖層，用來抑制襯底雜質(zhì)的擴散和吸收襯底缺陷；一空穴收集層，該空穴收集層制作在緩沖層上，用于收集離化的空穴；
一二維電子氣量子阱，該二維電子氣量子阱制作在空穴收集層上，用于提供高濃度高遷移率的電子；一隔離層，該隔離層制作在二維電子氣量子阱上，用于隔離中二維電子氣量子阱的電子和其上摻雜層中的雜質(zhì)的庫侖相互作用；一面摻雜層，該面摻雜層制作在隔離層上，用于提供電子，并有效提高勢壘擊穿電壓；一勢壘層，該勢壘層制作在面摻雜層上，用于調(diào)節(jié)閾值電壓；一重摻雜蓋層，該重摻雜蓋層制作在勢壘層上，用于歐姆接觸；源、柵、漏和側(cè)向電極，該源、柵、漏電極制作在重摻雜蓋層上；側(cè)向電極制作在本結構的一側(cè)并與空穴收集層連接，用于將空穴抽取出晶體管。
其中該緩沖層包括砷化鎵薄層與砷化鋁/砷化鎵超晶格。
其中該空穴收集層采用10nm的鎵砷銻作為空穴收集層，以降低擊穿電壓。
其中該二維電子氣量子阱的材料是銦鎵砷。
其中該隔離層的材料是鋁鎵砷。
其中該面摻雜層的材料是鋁鎵砷。
其中該勢壘層的材料是鋁鎵砷。
其中該重摻雜蓋層的材料是砷化鎵。
為進一步說明本發(fā)明的技術內(nèi)容，以下結合實施例及附圖詳細說明如后，其中圖1是本發(fā)明的結構示意圖；圖2是本發(fā)明結構的PHEMT的能帶圖。
具體實施例方式
請參閱圖1所示，本發(fā)明一種高擊穿電壓的高電子遷移率晶體管，包括一緩沖層10，用來抑制襯底雜質(zhì)的擴散和吸收襯底缺陷；該緩沖層10包括砷化鎵薄層與砷化鋁/砷化鎵超晶格；一空穴收集層20，該空穴收集層20制作在緩沖層10上，用于收集離化的空穴；該空穴收集層20采用10nm的鎵砷銻作為空穴收集層，以降低擊穿電壓；一二維電子氣量子阱30，該二維電子氣量子阱30制作在空穴收集層20上，用于提供高濃度高遷移率的電子；該二維電子氣量子阱30的材料是銦鎵砷；一隔離層40，該隔離層40制作在二維電子氣量子阱30上，用于隔離中二維電子氣量子阱30的電子和其上摻雜層中的雜質(zhì)的庫侖相互作用；該隔離層40的材料是鋁鎵砷；一面摻雜層50，該面摻雜層50制作在隔離層40上，用于提供電子，并有效提高勢壘擊穿電壓；該面摻雜層50的材料是鋁鎵砷；一勢壘層60，該勢壘層60制作在面摻雜層50上，用于調(diào)節(jié)閾值電壓；該勢壘層60的材料是鋁鎵砷；
一重摻雜蓋層70，該重摻雜蓋層70制作在勢壘層60上，用于歐姆接觸；該重摻雜蓋層70的材料是砷化鎵；源極81、柵極82、漏極83和側(cè)向電極84，該源極81、柵極82、漏極83和側(cè)向電極84制作在重摻雜蓋層70上；側(cè)向電極84制作在本結構的一側(cè)并與空穴收集層20連接，將空穴抽取出晶體管。
圖2所示為該結構的柵極下的能帶結構圖?？梢钥吹?，窄帶隙的InGaAs 1夾于AlGaAs 2和GaAsSb 3中，最左邊為柵極4。對于Al0.25Ga0.75As/In0.20Ga0.80As/GaAs0.79Sb0.21，其上結的導帶差為0.341電子伏特，下結的導帶差為0.181電子伏特，由此可見，InGaAs中形成了電子的勢阱，因空間電荷效應與量子效應，電子堆積在靠近界面的極薄區(qū)域內(nèi)，形成二維電子氣5。對于GaAsSb，其上結的價帶差為0.124電子伏特，下結價帶差7為0.200電子伏特，可見GaAsSb中形成了空穴的勢阱。所以此發(fā)明可以有效的將InGaAs層中因碰撞電離產(chǎn)生的空穴6有效注入GaAsSb層中，并通過側(cè)向電極抽取出晶體管，從而有效增加擊穿電壓，提高輸出功率。
本發(fā)明制作工藝過程如下1.PHEMT基本結構的外延生長器件的完整結構(不包括電極)均可由分子束外延(MBE)或金屬有機物化學氣相淀積(MOCVD)技術生長，可以實現(xiàn)各層結構參數(shù)如厚度，組分，以及摻雜濃度的準確控制。其一典型結構如下在GaAs(100)半絕緣襯底上生長100nm的GaAs薄層，然后淀積10個周期的GaAs/AlAs(10nm/5nm)超晶格，一起作為緩沖層10。再依次生長10nm的GaAs0.79Sb0.21空穴收集層20，12nm的In0.20Ga0.80As二維電子氣量子阱層30，以及4nm的Al0.25Ga0.75As隔離層40。在隔離層上淀積一很薄的，厚度約為3nm的重摻雜Al0.25Ga0.75As 50，摻雜濃度為3×1012cm-2，用作平面摻雜層。再淀積一不摻雜的，厚度為40nm的Al0.25Ga0.75As層60。最后淀積一重摻雜的GaAs蓋層70。摻雜濃度為5×1018cm-3，厚度為50nm。
2.后期工藝PHEMT表面各層均為N型，為減小寄生電容，使用臺面腐蝕隔離，所用方法為光刻后，濕法腐蝕至半絕緣襯底。然后光刻源81，漏83，及側(cè)向電極84，做歐姆接觸，可以采用金鍺鎳(AuGeNi)或鈦鉑金(TiPtAu)合金材料。制作柵極82前先用選擇性腐蝕(濕法，干法皆可)至AlGaAs層，然后結合電子束曝光與剝離技術制作“T”型柵，可以降低柵電阻。最后電鍍一層Au減小電路損耗，再淀積80nm氮化硅(SiN)保護層。
權利要求
1.一種高擊穿電壓的高電子遷移率晶體管，其特征在于，包括一緩沖層，用來抑制襯底雜質(zhì)的擴散和吸收襯底缺陷；一空穴收集層，該空穴收集層制作在緩沖層上，用于收集離化的空穴；一二維電子氣量子阱，該二維電子氣量子阱制作在空穴收集層上，用于提供高濃度高遷移率的電子；一隔離層，該隔離層制作在二維電子氣量子阱上，用于隔離中二維電子氣量子阱的電子和其上摻雜層中的雜質(zhì)的庫侖相互作用；一面摻雜層，該面摻雜層制作在隔離層上，用于提供電子，并有效提高勢壘擊穿電壓；一勢壘層，該勢壘層制作在面摻雜層上，用于調(diào)節(jié)閾值電壓；一重摻雜蓋層，該重摻雜蓋層制作在勢壘層上，用于歐姆接觸；源、柵、漏和側(cè)向電極，該源、柵、漏電極制作在重摻雜蓋層上；側(cè)向電極制作在本結構的一側(cè)并與空穴收集層連接，用于將空穴抽取出晶體管。
2.按照權利要求1所述的高擊穿電壓的高電子遷移率晶體管，其特征在于，其中該緩沖層包括砷化鎵薄層與砷化鋁/砷化鎵超晶格。
3.按照權利要求1所述的高擊穿電壓的高電子遷移率晶體管，其特征在于，其中該空穴收集層采用10nm的鎵砷銻作為空穴收集層，以降低擊穿電壓。
4.按照權利要求1所述的高擊穿電壓的高電子遷移率晶體管，其特征在于，其中該二維電子氣量子阱的材料是銦鎵砷。
5.按照權利要求1所述的高擊穿電壓的高電子遷移率晶體管，其特征在于，其中該隔離層的材料是鋁鎵砷。
6.按照權利要求1所述的高擊穿電壓的高電子遷移率晶體管，其特征在于，其中該面摻雜層的材料是鋁鎵砷。
7.按照權利要求1所述的高擊穿電壓的高電子遷移率晶體管，其特征在于，其中該勢壘層的材料是鋁鎵砷。
8.按照權利要求1所述的高擊穿電壓的高電子遷移率晶體管，其特征在于，其中該重摻雜蓋層的材料是砷化鎵。
全文摘要
一種高擊穿電壓的高電子遷移率晶體管，包括一緩沖層，用來抑制襯底雜質(zhì)的擴散和吸收襯底缺陷；一空穴收集層，制作在緩沖層上，用于收集離化的空穴；一二維電子氣量子阱，制作在空穴收集層上，用于提供高濃度高遷移率的電子；一隔離層，制作在二維電子氣量子阱上，用于隔離中二維電子氣量子阱的電子和其上摻雜層中的雜質(zhì)的庫侖相互作用；一面摻雜層，制作在隔離層上，用于提供電子，并有效提高勢壘擊穿電壓；一勢壘層，制作在面摻雜層上，用于調(diào)節(jié)閾值電壓；一重摻雜蓋層，制作在勢壘層上，用于歐姆接觸；源、柵、漏和側(cè)向電極制作在重摻雜蓋層上；側(cè)向電極制作在本結構的一側(cè)并與空穴收集層連接，用于將空穴抽取出晶體管。
文檔編號H01L29/772GK1707807SQ20041004638
公開日2005年12月14日 申請日期2004年6月8日 優(yōu)先權日2004年6月8日
發(fā)明者徐曉華, 倪海橋, 牛智川, 賀正宏, 王建林 申請人:中國科學院半導體研究所