專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種具備非易失性存儲(chǔ)單元的半導(dǎo)體器件及其制造方法。
背景技術(shù)：
圖15中，典型地表示現(xiàn)有非易失性存儲(chǔ)單元的溝道寬度方向(和溝道電流流動(dòng)方向垂直的方向)的剖面構(gòu)造(例如，參照專利文獻(xiàn)1)。在圖15上，81表示硅襯底，82表示元件隔離絕緣膜，83表示隧道絕緣膜，84表示浮柵電極，85表示電極間絕緣膜，86表示控制柵電極。
除與元件隔離絕緣膜82的邊界附近以外，隧道絕緣膜83有大體平坦的表面，而且有大體均勻的厚度。即，隧道絕緣膜83除與元件隔離絕緣膜82的邊界附近外，有大體相同形狀。
隧道絕緣膜83與元件隔離絕緣膜82的邊界附近膜厚，比隧道絕緣膜83的其它部分膜厚要厚。其理由，是因?yàn)橥ㄟ^以元件隔離絕緣膜82埋入元件隔離溝內(nèi)以前進(jìn)行的熱氧化工藝，使露出元件隔離溝側(cè)壁的硅襯底81和浮柵電極84表面氧化的緣故。
通過上述熱氧化工藝，自與元件隔離絕緣膜82的邊界起到內(nèi)側(cè)，在大約5nm以內(nèi)區(qū)域的隧道絕緣膜83加厚大約5nm。如果增加大約5nm的膜厚，寫入/擦除動(dòng)作時(shí)隧道電流流動(dòng)區(qū)，除隧道絕緣膜83內(nèi)與元件隔離絕緣膜82的邊界附近以外，就是大體全區(qū)。
隧道絕緣膜83越靠近與元件隔離絕緣膜82的邊界，越多受到制造工序中的金屬污染、鹵素污染、離子轟擊或充電損傷等所謂的工藝過程損傷。因?yàn)樯鲜龉に囘^程損傷，隧道絕緣膜83越靠近與元件隔離絕緣膜82的邊界，薄膜質(zhì)量越降低。
隧道絕緣膜83內(nèi)隧道電流流動(dòng)時(shí)，隨著上述薄膜質(zhì)量降低，與元件隔離絕緣膜82邊界附近的隧道絕緣膜83中的電荷陷阱發(fā)生量或漏電流發(fā)生量就顯著增加。上述電荷陷阱發(fā)生量或漏電流發(fā)生量的增加，由于存儲(chǔ)單元閾值變動(dòng)而導(dǎo)致誤動(dòng)作或降低電荷保持能力。
并且，寫入/擦除動(dòng)作時(shí)隧道電流流動(dòng)的硅襯底81區(qū)域和單元晶體管動(dòng)作時(shí)溝道電流流動(dòng)的硅襯底81區(qū)域是大體上相同(除和元件隔離絕緣膜82的邊界附近外，大體上為隧道絕緣膜83全區(qū))。
如隧道電流通過隧道絕緣膜83的話，隧道絕緣膜83中就會(huì)發(fā)生電荷陷阱或界面能級(jí)。一旦發(fā)生電荷陷阱或界面能級(jí)，隧道絕緣膜83的膜質(zhì)就會(huì)退化。這樣的隧道絕緣膜83的膜質(zhì)退化將導(dǎo)致溝道電流量減少。
專利文獻(xiàn)1特開2002-134634號(hào)公報(bào)(段落0002-0006，圖14)如上述那樣，現(xiàn)有非易失性存儲(chǔ)單元的隧道絕緣膜，在元件隔離絕緣膜的邊界附近膜質(zhì)低下。因此，要是隧道絕緣膜中流動(dòng)隧道電流的話，與元件隔離絕緣膜邊界附近的隧道絕緣膜中的電荷陷阱發(fā)生量或漏電流發(fā)生量就會(huì)顯著增加。
并且，隧道電流流動(dòng)的區(qū)域和溝道電流流動(dòng)的區(qū)域是大體上相同的。因此，隧道電流通過隧道絕緣膜，隧道絕緣膜中發(fā)生電荷陷阱或界面能級(jí)的話，溝道電流量就減少。

發(fā)明內(nèi)容
本發(fā)明就是考慮到上述情況而作出發(fā)明的，其目的在于提供一種具備可減少隧道絕緣膜中的電荷陷阱影響的非易失性存儲(chǔ)單元的半導(dǎo)體器件及其制造方法。
將本申請(qǐng)所公開的發(fā)明之中，代表性的內(nèi)容概要簡(jiǎn)單說明如下。
即，為了達(dá)成上述目的，本發(fā)明的半導(dǎo)體器件，是半導(dǎo)體襯底，設(shè)于所述半導(dǎo)體襯底表面上的元件隔離區(qū)，以及設(shè)于所述半導(dǎo)體襯底之上的非易失性存儲(chǔ)單元，以具備有包括包含越靠近所述元件隔離區(qū)膜厚越變厚部分的隧道絕緣膜；設(shè)于所述隧道絕緣膜之上的浮柵電極；設(shè)于所述浮柵電極上方的控制柵電極；以及設(shè)于所述控制柵電極與所述浮柵電極之間的電極間絕緣膜的非易失性存儲(chǔ)單元為特征。
并且，本發(fā)明的另一半導(dǎo)體器件，是具備有半導(dǎo)體襯底，以及設(shè)于所述半導(dǎo)體襯底之上的非易失性存儲(chǔ)單元的半導(dǎo)體器件，所述非易失性存儲(chǔ)單元包括在所述非易失性存儲(chǔ)單元的溝道寬度方向，膜厚周期性而且連續(xù)地變化著的隧道絕緣膜；設(shè)于所述隧道絕緣膜之上的浮柵電極；設(shè)于所述浮柵電極上方的控制柵電極；以及設(shè)于所述控制柵電極與所述浮柵電極之間的電極間絕緣膜為特征。
并且，本發(fā)明的又一半導(dǎo)體器件，是具備有半導(dǎo)體襯底，以及設(shè)于所述半導(dǎo)體襯底之上的非易失性存儲(chǔ)單元的半導(dǎo)體器件，所述非易失性存儲(chǔ)單元包括膜厚大體一定的隧道絕緣膜；設(shè)于所述隧道絕緣膜之上的浮柵電極；設(shè)于所述浮柵電極上方的控制柵電極；以及設(shè)于所述控制柵電極與所述浮柵電極之間的電極間絕緣膜，所述隧道絕緣膜與所述浮柵電極的界面高度和所述隧道絕緣膜與所述半導(dǎo)體襯底的界面高度，在所述非易失性存儲(chǔ)單元的溝道寬度方向，周期性而且連續(xù)地變化著為特征。
本發(fā)明的半導(dǎo)體器件制造方法，是半導(dǎo)體襯底；設(shè)于所述半導(dǎo)體襯底表面上，包括元件隔離溝的元件隔離區(qū)；設(shè)于所述半導(dǎo)體襯底之上的非易失性存儲(chǔ)單元的，具備包括隧道絕緣膜，設(shè)于所述隧道絕緣膜之上的浮柵電極，設(shè)于所述浮柵電極上方的控制柵電極，以及設(shè)于所述控制柵電極與所述浮柵電極之間的電極間絕緣膜的非易失性存儲(chǔ)單元而構(gòu)成的半導(dǎo)體器件的制造方法，以具有在所述半導(dǎo)體襯底之上順序形成成為所述隧道絕緣膜的絕緣膜、成為所述浮柵電極的半導(dǎo)體膜的工序；蝕刻所述半導(dǎo)體膜、所述絕緣膜和所述半導(dǎo)體襯底，形成所述元件隔離溝的工序；以及在水蒸氣氣氛中，使所述浮柵電極、所述隧道絕緣膜和所述半導(dǎo)體襯底退火的工序?yàn)樘卣鳌?br>

圖1表示本發(fā)明第1實(shí)施例的存儲(chǔ)單元平面圖。
圖2是沿圖1平面圖線段A-A’的剖面圖和沿線段B-B’的剖面圖。
圖3表示第1實(shí)施例的存儲(chǔ)單元制造工序剖面圖。
圖4表示接著圖3的同存儲(chǔ)單元制造工序剖面圖。
圖5表示氧化反應(yīng)的反應(yīng)系數(shù)對(duì)溫度依賴關(guān)系和水的擴(kuò)散系數(shù)對(duì)溫度依賴關(guān)系的特性圖。
圖6表示第3實(shí)施例的存儲(chǔ)單元剖面圖。
圖7表示第4實(shí)施例的存儲(chǔ)單元剖面圖。
圖8表示第4實(shí)施例的存儲(chǔ)單元制造工序剖面圖。
圖9表示接著圖8的同存儲(chǔ)單元制造工序剖面圖。
圖10表示第5實(shí)施例的存儲(chǔ)單元剖面圖。
圖11表示現(xiàn)有的存儲(chǔ)單元構(gòu)造剖面圖。
圖12表示第5實(shí)施例的存儲(chǔ)單元硅襯底制造工序剖面圖。
圖13表示第5實(shí)施例的變形例剖面圖。
圖14表示第6實(shí)施例的存儲(chǔ)單元剖面圖。
圖15是典型地表示現(xiàn)有的存儲(chǔ)單元構(gòu)造圖。
圖16是實(shí)施例和比較例的存儲(chǔ)單元剖面TEM像(顯微鏡照相)。
具體實(shí)施例方式
下面，邊參照附圖邊說明本發(fā)明的實(shí)施例。
(第1實(shí)施例)圖1表示本發(fā)明第1實(shí)施例的非易失性存儲(chǔ)單元(下面，簡(jiǎn)單地稱為存儲(chǔ)單元)的平面圖，圖2(a)和(b)是分別表示沿圖1的線段A-A’剖開的剖面圖(溝道長(zhǎng)度方向的剖面圖)和表示沿線段B-B’剖開的剖面圖(溝道寬度方向的剖面圖)。
在本實(shí)施例的硅襯底1表面上設(shè)有元件隔離溝2，并用元件隔離絕緣膜3埋入元件隔離溝2。元件隔離絕緣膜3的上面比硅襯底1的表面要高，而且，比浮柵電極6的上面還低。
元件隔離溝2和元件隔離絕緣膜3構(gòu)成元件隔離區(qū)。借助于該元件隔離區(qū)，規(guī)定包括存儲(chǔ)單元的溝道區(qū)的硅襯底1的半導(dǎo)體區(qū)(元件形成區(qū))。
上述半導(dǎo)體區(qū)的表面之上，設(shè)有隧道絕緣膜4。隧道絕緣膜4包括越靠近元件隔離絕緣膜3，膜厚越變厚的部分。具體點(diǎn)說，隧道絕緣膜4具有上述溝道區(qū)的中央附近最薄，越靠近與元件隔離絕緣膜3的邊界越變厚的膜厚分布。即，和元件隔離絕緣膜3邊界附近的隧道絕緣膜4的形狀成了鳥嘴形狀。
本實(shí)施例的場(chǎng)合下，如圖2(b)所示，在存儲(chǔ)單元溝道寬度方向的剖面，存在越靠近隧道絕緣膜4的元件隔離絕緣膜3就膜厚越變厚的部分。進(jìn)而，在溝道寬度方向的剖面上，隧道絕緣膜4相對(duì)于與溝道寬度方向平行的中心線L，有上下大體對(duì)稱性的形狀。
這樣，本實(shí)施例的隧道絕緣膜4由于越近元件隔離絕緣膜3邊界就膜厚越變厚，所以隧道電流集中在隧道絕緣膜4的中央附近流動(dòng)。即，就隧道絕緣膜4的膜質(zhì)低下部分來說，沒有隧道電流流動(dòng)。
在隧道絕緣膜4之上，設(shè)有浮柵電極5、6。浮柵電極5、6上方，設(shè)有控制柵電極7。浮柵電極5、6與控制柵電極7之間，設(shè)有電極間絕緣膜8。
控制柵電極7之上設(shè)有氮化硅膜9。氮化硅膜9是在存儲(chǔ)單元的制造過程中用作RIE(Reactive Ion Etching反應(yīng)離子蝕刻的)掩模的。
由隧道絕緣膜4、浮柵電極5、6、控制柵電極7、電極間絕緣膜8和氮化硅膜9構(gòu)成柵構(gòu)造部的側(cè)面和上面，以氧化硅膜10覆蓋。這種氧化硅膜10稱作電極側(cè)壁氧化膜。
氧化硅膜10之上，設(shè)有作為層間絕緣膜的BPSG(Borophosphosillicateglass硼磷硅氧化物玻璃)膜11。而且，硅襯底1表面上，要夾著柵構(gòu)造部4～9設(shè)置一對(duì)源/漏區(qū)12。
就本實(shí)施例的存儲(chǔ)單元構(gòu)造來說，寫入/擦除動(dòng)作時(shí)，隧道電流流動(dòng)集中在膜質(zhì)相對(duì)地良好的隧道絕緣膜4的溝道中央附近，靠近膜質(zhì)顯著降低的元件隔離區(qū)邊界部分沒有隧道電流流動(dòng)。
因此，可以大幅度降低隧道絕緣膜4中的電荷陷阱發(fā)生量或漏電流發(fā)生量，有效地抑制因存儲(chǔ)單元閾值變動(dòng)而引起的誤動(dòng)作或電荷保持能力的降低。
進(jìn)而，按照本實(shí)施例，也獲得如下效果。
寫入/擦除動(dòng)作時(shí)，加到控制柵電極上的電壓(工作電壓)Vcg與加到隧道絕緣膜上的電壓Vtd的關(guān)系，利用存儲(chǔ)單元隧道絕緣膜電容Ctd和電極間絕緣膜電容Cie，表達(dá)如下。
Vtd＝(Cid/(Ctd+Cid))×Vcg由上式，作為降低工作電壓Vcg的方法，可以考慮，三維增加電極間絕緣膜8的表面積，增大電極間絕緣膜電容Cid。然而，用該方法，難以推進(jìn)工作電壓Vcg的降低。這會(huì)妨礙存儲(chǔ)單元微細(xì)化。用上述方法，難以使工作電壓Vcg降低的理由如下。
為了增大電極間絕緣膜8的表面積，需要制作復(fù)雜電極間絕緣膜8的表面形狀。為此，需要制作復(fù)雜電極間絕緣膜8下浮柵電極5、6的表面形狀。
可是，作為浮柵電極5、6的多晶硅膜微細(xì)加工技術(shù)方面有界限，因而浮柵電極5、6的表面形狀復(fù)雜化也有界限。所以，采用增大電極間絕緣膜8表面積的辦法，難以推進(jìn)工作電壓Vcg的降低。
進(jìn)而，如增大電極間絕緣膜電容Cid，浮柵電極間的寄生電容也增大。若浮柵電極間的寄生電容增大，就容易發(fā)生誤動(dòng)作。這也是難以使工作電壓Vcg降低的一個(gè)原因。
對(duì)此，本實(shí)施例的存儲(chǔ)單元構(gòu)造是，隧道絕緣膜4的膜厚具有越靠近元件隔離絕緣膜3邊界越變厚的構(gòu)造，因而隧道絕緣膜電容Ctd下降。因此，很容易降低工作電壓Vcg，能夠?qū)崿F(xiàn)存儲(chǔ)單元的微細(xì)化。
圖3(a)和(b)、圖4(c)和(d)是表示本實(shí)施例的存儲(chǔ)單元制造工序剖面圖。
首先，如圖3(a)所示，在所要求的雜質(zhì)摻入后的硅襯底1表面上，用熱氧化法形成厚度10nm的隧道絕緣膜4，而后，用減壓CVD(ChemicalVapor Deposition化學(xué)氣相淀積)法，順序淀積將成為下層浮柵電極的厚度30nm多晶硅膜5、成為CMP(Chemical Mechanical Polish化學(xué)機(jī)械拋光)阻擋層的厚度50nm氮化硅膜13、及成為RIE掩模的厚度200nm的氧化硅膜14。
另外，本實(shí)施例中，雖然把熱氧化硅膜用作隧道絕緣膜，但是不限于此，例如，也可以用熱氮氧化硅膜等。
其次，如圖3(a)所示，利用覆蓋元件形成區(qū)的抗蝕劑膜(圖未示出)為掩模，用RIE工藝蝕刻氧化硅膜14，將上述抗蝕劑圖形復(fù)制到氧化硅膜14上。
接著，如圖3(a)所示，利用上述抗蝕劑掩模和氧化硅膜14為掩模，用RIE工藝順序蝕刻氮化硅膜13、多晶硅膜5、及隧道絕緣膜4，進(jìn)而，也蝕刻硅襯底1的露出區(qū)域，形成深度200nm的元件隔離溝2。
在上述RIE工藝過程中使上述抗蝕劑膜消失，而后，使用氧化硅膜14作為RIE掩模。
其次，如圖3(b)所示，在露出的硅表面上用熱氧化法形成厚度5nm的氧化硅膜(圖未示出)，而后，用等離子CVD法，全面淀積成為元件隔離絕緣膜3的厚度400nm氧化硅膜(CVD氧化膜)，以便完全埋入元件隔離溝2內(nèi)。
其次，如圖3(b)所示，利用氮化硅膜13為阻擋層，通過CMP工藝，除去上述CVD氧化膜的不要部分，得到規(guī)定形狀的元件隔離絕緣膜3，而且，除去氧化硅膜(RIE掩模)14。上述CMP工藝，一直進(jìn)行到氮化硅膜13露出為止，而且進(jìn)行到使表面平坦化為止。
其次，如圖4(c)所示，通過使用磷酸溶液的蝕刻法，除去氮化硅膜13，而后，用減壓CVD法，全面淀積將變成上層浮柵電極6的厚度50nm多晶硅膜，接著，通過使用抗蝕劑掩模(圖未示出)的RIE工藝，蝕刻上述多晶硅膜，形成位線方向分割上述多晶硅膜的狹縫部15，得到確定位線方向形狀的浮柵電極6。
通過上述RIE工藝，實(shí)際上，形成多個(gè)浮柵電極6，但圖中僅僅示出一個(gè)浮柵電極6。
而后，通過在1kPa減壓氨氣氛中的900℃、30分鐘退火(熱氮化)，使浮柵電極6的表面氮化。上述退火的目的就是，用下面圖4(c)工序進(jìn)行的退火，防止浮柵電極(多晶硅膜)6的上面氧化。
其次，進(jìn)行在水蒸氣氣氛中的750℃、10分鐘退火(水蒸氣退火)。
這時(shí)，水蒸氣(H2O)從狹縫部15擴(kuò)散到元件隔離絕緣膜(氧化硅膜)3中并到達(dá)隧道絕緣膜4里。到達(dá)隧道絕緣膜4里的水蒸氣，同硅襯底1的上面和浮柵電極(多晶硅膜)5的下面發(fā)生氧化反應(yīng)。
其結(jié)果，如圖4(c)所示，得到隧道絕緣膜4具有溝道區(qū)中央附近最薄，越靠近元件隔離絕緣膜3邊界越厚的膜厚分布。
并且，通過上述水蒸氣退火，減少因元件隔離形成工序和柵電極形成工序中進(jìn)行的RIE工藝造成的工藝損傷。其理由，是因?yàn)橛猛ㄟ^上述水蒸氣退火提供的氧，再結(jié)合由于上述RIE工藝而斷開的隧道絕緣膜4中Si-O鍵。
本實(shí)施例中，雖在形成了狹縫部15以后進(jìn)行水蒸氣退火，但不限于此，例如，即使在元件隔離溝2形成后(圖3(a))或元件隔離絕緣膜3形成后(圖3(b))進(jìn)行水蒸氣退火也無妨。
為了充分修復(fù)受到工藝損傷的器件，形成狹縫部15以后進(jìn)行水蒸氣退火是理想的。這是因?yàn)椋魵馔嘶鹨材苡行У販p少柵電極形成工序中的工藝損傷(因RIE工藝引起的工藝損傷)的緣故。
如將水蒸氣向元件隔離絕緣膜(氧化硅膜)3中擴(kuò)散，和水蒸氣與浮柵電極(多晶硅膜)5的氧化反應(yīng)比較，水蒸氣退火溫度越低，上述擴(kuò)散比起上述氧化反應(yīng)就越容易發(fā)生。
如圖5所示，這是因?yàn)樗淼澜^緣膜的鳥嘴長(zhǎng)L1(關(guān)系到上述擴(kuò)散的擴(kuò)散系數(shù)D對(duì)溫度依賴關(guān)系)，以某個(gè)溫度Tc為界限，比硅襯底或浮柵電極的開口部分的后退量L2(關(guān)系到上述氧化反應(yīng)的擴(kuò)散系數(shù)k對(duì)溫度依賴關(guān)系)還大的緣故。
所以，水蒸氣退火溫度越低，從隧道絕緣膜4與元件隔離絕緣膜3的界面到隧道絕緣膜4的中央部分，就越容易提供足夠量的水。即，水蒸氣退火溫度越低，越容易得到有本實(shí)施例膜厚分布的隧道絕緣膜4。
根據(jù)本發(fā)明人的研究，為了形成充分達(dá)到本實(shí)施例效果的隧道絕緣膜4，溝道寬度在0.2μm以下的場(chǎng)合，已經(jīng)明確了水蒸氣退火溫度為750℃以下是理想的。
圖4(c)的工序后，繼續(xù)眾所周知的存儲(chǔ)單元制造工藝。
首先，用減壓CVD法，全面形成將成為電極間絕緣膜8的，由氧化硅膜/氮化硅膜/氧化硅膜組成厚度15nm的3層構(gòu)造絕緣膜。其次，用減壓CVD法，在上述3層構(gòu)造絕緣膜之上形成成為控制柵電極7的，由多晶硅膜/鎢硅化物膜組成厚度100nm的2層構(gòu)造導(dǎo)電膜。其次，用減壓CVD法，在上述2層構(gòu)造導(dǎo)電膜之上形成成為RIE掩模的厚度100nm氮化硅膜。
其次，在上述氮化硅膜之上形成抗蝕劑掩模，利用該抗蝕劑掩模為掩模，通過RIE工藝蝕刻上述氮化硅膜，得到具有與柵構(gòu)造部對(duì)應(yīng)圖形的氮化硅膜9。
其次，利用上述抗蝕劑掩模和氮化硅膜9為掩模，通過RIE工藝，順序蝕刻上述3層構(gòu)造的絕緣膜、2層構(gòu)造的導(dǎo)電膜、浮柵電極6、5、及隧道絕緣膜4，如圖4(d)所示，形成字線方向的狹縫部16。從而，確定浮柵電極5、6和控制柵電極7的形狀。
其次，采用熱氧化法和CVD法形成氧化硅膜(電極側(cè)壁氧化膜)10，利用離子注入和退火法形成源/漏區(qū)12，而且，用減壓CVD法形成作為層間絕緣膜的BPSG膜11，得到圖2(a)和(b)中所示的存儲(chǔ)單元。而后，繼續(xù)布線層等工序，完成存儲(chǔ)單元。
圖16表示本實(shí)施例和比較例的存儲(chǔ)單元剖面TEM像。圖16(a)表示比較例的剖面TEM像，圖16(b)表示本實(shí)施例的剖面TEM像。比較例與本實(shí)施例不同一點(diǎn)就是不進(jìn)行本實(shí)施例的水蒸氣退火。本實(shí)施例的隧道絕緣膜4的膜厚在溝道中央部分約為8nm，越靠近元件隔離絕緣膜3邊界越變厚，在與元件隔離絕緣膜3的邊界部約為15nm。
對(duì)于本實(shí)施例和比較例的存儲(chǔ)單元，進(jìn)行了150℃、2小時(shí)的電荷保持試驗(yàn)。其結(jié)果，本實(shí)施例的存儲(chǔ)單元閾值變動(dòng)量是0.18V，比較例的存儲(chǔ)單元閾值變動(dòng)量是0.50V，可以確認(rèn)本實(shí)施例的效果。
并且，研究了本實(shí)施例和比較例的存儲(chǔ)單元隧道絕緣膜電容。其結(jié)果，本實(shí)施例的存儲(chǔ)單元隧道絕緣膜電容和比較例的電容相比較，降低了約20％。
進(jìn)而，研究了本實(shí)施例和比較例的存儲(chǔ)單元耦合比。耦合比以Cie/(Ctd+Cie)來定義。本實(shí)施例的存儲(chǔ)單元耦合和比較例的耦合比相比較，提高了約5％。
(第2實(shí)施例)接著，邊參照第1實(shí)施例說明中所用的附圖邊說明本發(fā)明的第2實(shí)施例。
首先，如圖3(a)所示，在所要求的雜質(zhì)摻入后的硅襯底1表面上，用熱氧化法形成厚度10nm的隧道絕緣膜4，而后，用減壓CVD(ChemicalVapor Deposition化學(xué)氣相淀積)法，順序淀積成為下層浮柵電極的厚度30nm浮柵電極(多晶硅膜)5、成為CMP(Chemical Mechanical Polish化學(xué)機(jī)械拋光)阻擋層的厚度50nm氮化硅膜13、及成為RIE掩模的厚度200nm氧化硅膜14。
其次，如圖3(a)所示，利用覆蓋元件形成區(qū)的抗蝕劑(圖未示出)為掩模，用RIE工藝蝕刻氧化硅膜14，將上述抗蝕劑的圖形復(fù)制到氧化硅膜14上。
接著，如圖3(a)所示，利用上述抗蝕劑掩模和氧化硅膜14為掩模，用RIE工藝，順序蝕刻氮化硅膜13、多晶硅膜5、及隧道絕緣膜4，進(jìn)而，也蝕刻硅襯底1的露出區(qū)域，形成深度200nm的元件隔離溝2。
在上述RIE工藝過程中使上述抗蝕劑膜消失，而后，使用氧化硅膜14作為RIE掩模。
其次，如圖3(b)所示，在露出的硅表面上用熱氧化法形成厚度5nm的氧化硅膜(圖未示出)，而后，用等離子CVD法，全面淀積將成為元件隔離絕緣膜3的厚度400nm氧化硅膜(CVD氧化膜)，以便完全埋入元件隔離溝2內(nèi)。
其次，如圖3(b)所示，利用氮化硅膜13為阻擋層，通過CMP工藝，除去上述CVD氧化膜的不要部分，得到規(guī)定形狀的元件隔離絕緣膜3，而且，除去氧化硅膜(RIE掩模)14。上述CMP工藝，一直進(jìn)行到氮化硅膜露出為止，而且進(jìn)行到使表面平坦化為止。
其次，在2.6kPa減壓下，含有重水(D2O)的水蒸氣氣氛中進(jìn)行650℃下、30分鐘的退火。
這時(shí)，重水在元件隔離絕緣膜(氧化硅膜)3中擴(kuò)散，到達(dá)隧道絕緣膜4中，發(fā)生和硅襯底1的上面和浮柵電極(多晶硅膜)5的下面氧化反應(yīng)。
其結(jié)果，容易得到具有溝道區(qū)的中央附近最薄，越靠近與元件隔離絕緣膜3的邊界越厚的膜厚分布。
其次，如圖4(c)所示，通過使用磷酸溶液的蝕刻法，除去氮化硅膜13，而后，用減壓CVD法全面淀積將成為上層浮柵電極6的厚度50nm多晶硅膜，接著，通過使用抗蝕劑掩模(圖未示出)的RIE工藝，蝕刻上述多晶硅膜，形成位線方向分割上述多晶硅膜的狹縫部15，得到確定位線方向形狀的浮柵電極6。
通過上述RIE工藝，實(shí)際上，形成多個(gè)浮柵電極6，但圖中僅僅示出一個(gè)浮柵電極6。
圖4(c)工序后，與第1實(shí)施例同樣，繼續(xù)眾所周知的存儲(chǔ)單元制造工藝。
對(duì)于本實(shí)施例和比較例的存儲(chǔ)單元，進(jìn)行了150℃、2小時(shí)的電荷保持試驗(yàn)。比較例與本實(shí)施例不同點(diǎn)就是使用不含重水(D2O)的水蒸氣(H2O)。
電荷保持試驗(yàn)的結(jié)果，本實(shí)施例的存儲(chǔ)單元閾值變動(dòng)量是0.16V，比較例的存儲(chǔ)單元閾值變動(dòng)量是0.27V。由以上結(jié)果明確了，本實(shí)施例的存儲(chǔ)單元同比較例的存儲(chǔ)單元相比，閾值變動(dòng)量小，可以確認(rèn)本實(shí)施例的效果。即，根據(jù)試驗(yàn)，明確了重水退火效果高于水蒸氣退火。此外，獲得與第1實(shí)施例同樣的效果。
本實(shí)施例中，雖然對(duì)元件隔離絕緣膜3的表面進(jìn)行了平坦化以后，進(jìn)行水蒸氣退火，但不限于此，例如，在狹縫部15形成后或元件隔離溝2形成后進(jìn)行也無妨。
(第3實(shí)施例)圖6是表示本發(fā)明第3實(shí)施例的存儲(chǔ)單元剖面圖。這相當(dāng)于圖2(b)的溝道寬度方向剖面圖。圖6中，對(duì)于與圖2(b)對(duì)應(yīng)的部分，帶有與圖2(b)同一標(biāo)號(hào)，并省略詳細(xì)說明。并且，在下面的圖中，與先前的圖同一標(biāo)號(hào)表示同一部分或相當(dāng)部分，并省略詳細(xì)說明。
本實(shí)施例與第1實(shí)施例不同點(diǎn)在于，隧道絕緣膜4與元件隔離絕緣膜3的邊界部分4p1、4p2，嵌入浮柵電極5與元件隔離絕緣膜3之間和元件隔離絕緣膜3與硅襯底1之間，作為其結(jié)果，將進(jìn)一步加厚與元件隔離絕緣膜3邊界附近的隧道絕緣膜4的膜厚。
如圖6所示，在溝道寬度方向的剖面，隧道絕緣膜4的第1邊界部分4p1相接存在于浮柵電極5的下部側(cè)面與元件隔離絕緣膜3之間。
隧道絕緣膜4的第1邊界部分4p1越向下方(越靠近硅襯底1側(cè))，溝道寬度方向尺寸越增大，而且，與隧道絕緣膜4的第1邊界部分4p1接連著的部分浮柵電極5越向下方，溝道寬度方向尺寸越縮小。
另一方面，隧道絕緣膜4的第2邊界部分4p2相接存在于由元件隔離區(qū)2、3規(guī)定的硅襯底1的半導(dǎo)體區(qū)(元件形成區(qū))上部側(cè)面與元件隔離絕緣膜3之間。
隧道絕緣膜4的第2邊界部分4p2越向上方(越靠近浮柵電極5側(cè))，溝道寬度方向尺寸越增大，而且，與隧道絕緣膜4的第2邊界部分4p2接連著的元件形成區(qū)域越向上方，溝道寬度方向尺寸越縮小。
本實(shí)施例的存儲(chǔ)單元構(gòu)造中，在元件形成區(qū)的上端部和浮柵電極5的下端部，寫入/擦除動(dòng)作時(shí)產(chǎn)生的電場(chǎng)強(qiáng)度降低。即，能夠降低隧道絕緣膜4的膜質(zhì)量最低下的與元件隔離絕緣膜3邊界部分的電場(chǎng)(電場(chǎng)集中)。因此，不會(huì)造成在與元件隔離絕緣膜3的邊界部分發(fā)生電荷陷阱，所以能有效地抑制由于存儲(chǔ)單元閾值變動(dòng)而引起的誤動(dòng)作。
為了實(shí)現(xiàn)本實(shí)施例的存儲(chǔ)單元構(gòu)造，在第1實(shí)施例的低溫水蒸氣退火工序(第1加熱處理)之前或以后，例如，進(jìn)行900℃以上的高溫水蒸氣退火(第2加熱處理)也行。就高溫水蒸氣退火來說，可舉出例如，由氫氣和氧氣的混合氣氛中的燈加熱產(chǎn)生的熱處理。
高溫水蒸氣退火的場(chǎng)合，將水蒸氣向元件隔離絕緣膜(氧化硅膜)3擴(kuò)散和水蒸氣與浮柵電極(多晶硅膜)5的氧化反應(yīng)比較，比起上述擴(kuò)散來更容易發(fā)生上述氧化反應(yīng)(參照?qǐng)D5)。因此，能有效地氧化與元件隔離絕緣膜3邊界附近的元件形成區(qū)上端部和浮柵電極下端部，容易得到本實(shí)施例的隧道絕緣膜4。
根據(jù)本發(fā)明人等的研究，明確了為形成本實(shí)施例的隧道絕緣膜4，高溫水蒸氣退火溫度為900℃以上是理想的。
(第4實(shí)施例)圖7(a)和(b)是表示本發(fā)明第4實(shí)施例的存儲(chǔ)單元剖面圖。這些圖相當(dāng)于圖2(a)和(b)的溝道長(zhǎng)度方向和溝道寬度方向的剖面圖。
本實(shí)施例與第1～第3實(shí)施例不同點(diǎn)在于，浮柵電極5、6的上面和側(cè)面之中，只有上面用電極間絕緣膜8覆蓋起來。
這種存儲(chǔ)單元構(gòu)造中，因?yàn)楦烹姌O5、6的側(cè)面之上沒有電極間絕緣膜8，所以與圖15的現(xiàn)有存儲(chǔ)單元相比較，減少了單元間浮柵電極6的電容離散。
并且，本實(shí)施例中，采用省去靠近元件隔離絕緣膜3上層的浮柵電極的構(gòu)造，以便實(shí)現(xiàn)浮柵電極5、6的上面和側(cè)面之中，只有上面用電極間絕緣膜8覆蓋的構(gòu)造。結(jié)果，浮柵電極5、6的厚度，比起圖15的存儲(chǔ)單元來減薄了，因而相鄰浮柵電極間的寄生電容減少。因此，可抑制存儲(chǔ)單元誤動(dòng)作。
此外，得到與第1實(shí)施例同樣的效果。
圖8(a)和(b)、圖9(c)和(d)是表示本實(shí)施例的存儲(chǔ)單元制造工序剖面圖。
首先，進(jìn)行到第1實(shí)施例的圖3(a)和(b)的工序?yàn)橹?。圖8表示該階段的剖面圖。
其次，如圖8(b)所示，與第1實(shí)施例同樣，進(jìn)行水蒸氣氣氛中的750℃、10分鐘退火(水蒸氣退火)，得到具有溝道區(qū)的中央附近最薄，越靠近與元件隔離絕緣膜3邊界越厚的膜厚分布的隧道絕緣膜4。上述退火的詳細(xì)情況，如第1實(shí)施例中說過的一樣。
其次，如圖9(d)所示，通過使用磷酸溶液的蝕刻法，除去氮化硅膜13，而后，在除去氮化硅膜13生成的溝內(nèi)，形成浮柵電極6并使表面平坦化。
浮柵電極6，用多晶硅膜的減壓CVD工藝和多晶硅膜的CMP工藝來形成。
浮柵電極6由于埋入除去氮化硅膜13后生成的溝內(nèi)，所以沒有露出浮柵電極6的側(cè)面，而僅僅露出浮柵電極6的上面。
其次，如圖9(d)所示，通過與第1實(shí)施例同樣的工藝，形成電極間絕緣膜8、控制柵電極7、以及氮化硅膜9。
浮柵電極6的側(cè)面是露出來的，該側(cè)面并未以電極間絕緣膜8覆蓋，而僅僅浮柵電極6的上面以電極間絕緣膜8覆蓋。
包括浮柵電極6和元件隔離絕緣膜3的區(qū)域表面是平坦的，因而該區(qū)域上電極間絕緣膜8的表面也平坦。即，浮柵電極6上的電極間絕緣膜8高度和元件隔離絕緣膜3上的電極間絕緣膜高度大體上是同樣的。
其次，采用熱氧化法和CVD法形成氧化硅膜(電極側(cè)壁氧化膜)10，采用離子注入和退火法形成源/漏區(qū)12，而且，用減壓CVD法形成作為層間絕緣膜的BPSG膜11，得到圖7(a)和(b)中所示的存儲(chǔ)單元。而后，繼續(xù)布線層等工序，完成存儲(chǔ)單元。
另外，電極間絕緣膜8不是嚴(yán)密地僅僅覆蓋浮柵電極6的上面也行。只要由電極間絕緣膜8覆蓋浮柵電極6的側(cè)面面積S1比起由電極間絕緣膜8覆蓋浮柵電極6的上面面積S2來足夠小(例如，100×(S1/S2)≤5％以下的話)，就得到本實(shí)施例的效果。
進(jìn)而，浮柵電極6上的電極間絕緣膜8高度和元件隔離絕緣膜3上的電極間絕緣膜8的高度也無須大體相同。
即使元件隔離絕緣膜3的上面比浮柵電極6的上面處于上方，元件隔離絕緣膜3上電極間絕緣膜8的高度比起浮柵電極6上電極間絕緣膜8的高度來更高，也能得到本實(shí)施例的效果。
為了確保正常的寫入/擦除動(dòng)作，電極間絕緣膜8為比氧化硅膜介電系數(shù)還要高的絕緣膜是理想的。從降低制造成本和避免隧道絕緣膜特性退化的角度出發(fā)，氮化硅膜(以硅和氮為主要成分的絕緣膜)是理想的。
作為電極間絕緣膜8的上述氮化硅膜為用自由基氮化工藝形成的膜是理想的。這是因?yàn)?，用現(xiàn)有的減壓CVD工藝形成的氮化硅膜電荷陷阱密度高，這樣的氮化硅膜將成為誤動(dòng)作原因的緣故。
用自由基氮化工藝形成有要求膜厚的氮化硅膜困難時(shí)，通過順序進(jìn)行自由基氮化、淀積硅氮化物、自由基氮化，也能獲得有要求膜厚的氮化硅膜(第1氮化硅膜/第2氮化硅膜/第3氮化硅膜)。
這里，第1和第3氮化硅膜是用自由基氮化法形成的氮化硅膜(自由基氮化硅膜)，第2氮化硅膜是通過淀積硅氮化膜形成的氮化硅膜(淀積氮化硅膜)。
自由基氮化硅膜比起淀積氮化硅膜來，電荷陷阱密度低，而且漏電流小。即，自由基氮化硅膜比淀積氮化硅膜的質(zhì)量要好。
所以，第2氮化硅膜的上面和下面，接連電荷陷阱密度低的第1和第3氮化硅膜。換句話說，第2氮化硅膜的上下兩個(gè)界面由膜質(zhì)良好的第1和第3氮化硅膜構(gòu)成。
因此，即使采用通過上述工藝(自由基氮化、淀積硅氮化物、自由基氮化)形成的氮化硅膜作為電極間絕緣膜8，也能抑制因電荷陷阱引起的誤動(dòng)作。
(第5實(shí)施例)圖10是表示本發(fā)明第5實(shí)施例的存儲(chǔ)單元剖面圖。這是相當(dāng)于圖2(b)的溝道寬度方向剖面圖。
本實(shí)施例與第1～第4實(shí)施例不同點(diǎn)在于，隧道絕緣膜4的膜厚，在溝道寬度方向是周期性且連續(xù)地變化的。圖10中，通過硅襯底1與隧道絕緣膜4的邊界面波浪式起伏，隧道絕緣膜4的膜厚在周期性且連續(xù)地變化著。
即，本實(shí)施例的存儲(chǔ)單元構(gòu)造，在單元晶體管工作時(shí)溝道電流流動(dòng)的區(qū)域(溝道電流區(qū))20和寫入/擦除動(dòng)作時(shí)溝道電流流動(dòng)的區(qū)域(隧道電流區(qū))21不同，而且，具備溝道電流區(qū)20大于隧道電流區(qū)21的構(gòu)造。
因此，隨著隧道電流流過，即使隧道絕緣膜4中造成電荷陷阱發(fā)生或界面能級(jí)發(fā)生等的膜質(zhì)退化，也能減輕對(duì)溝道電流的影響，大幅度抑制存儲(chǔ)單元特性變動(dòng)。
并且，根據(jù)本發(fā)明人等的研究，為了充分得到上述效果，已經(jīng)明確了把隧道絕緣膜4的最大膜厚與最小膜厚之差設(shè)定為10％以上是理想的。
對(duì)于此，現(xiàn)有的存儲(chǔ)單元構(gòu)造，如圖11所示，溝道電流區(qū)20與隧道電流區(qū)21大約是相同的。因此，隨著隧道電流流過，在隧道絕緣膜4中造成電荷陷阱發(fā)生或界面能級(jí)發(fā)生等的膜質(zhì)退化的話，就必定發(fā)生溝道電流量減少的這種問題。這成為引起存儲(chǔ)單元特性變動(dòng)的原因。
本實(shí)施例的存儲(chǔ)單元，例如，通過在具有高度周期性且連續(xù)地變化的表面的硅襯底1之上，通過形成隧道絕緣膜4來實(shí)現(xiàn)。
圖12(a)和(b)是表示具有如上述一樣表面的硅襯底1的制造工序剖面圖。
首先，如圖12(a)所示，準(zhǔn)備主表面為(100)面的硅襯底1。在圖12(a)和(b)上，以虛線典型地表示形成劈開面得到的面30。
其次，使用堿性溶液，蝕刻硅襯底1的表面。
這時(shí)，有選擇性地蝕刻某特定晶面，如圖12(b)所示，得到表面形狀為鋸齒狀的硅襯底1。然后，采用通過高溫氧化，處理硅襯底1表面的辦法，得到圖10所示的硅襯底1。
圖13中，表示本實(shí)施例的變形例的存儲(chǔ)單元剖面圖。圖13(a)的存儲(chǔ)單元，是隧道絕緣膜4與浮柵電極5的邊界面波浪式起伏的，隧道絕緣膜4的膜厚在周期性而且連續(xù)地變化著。
并且，如圖13(b)所示，通過隧道絕緣膜4與浮柵電極5的邊界面和硅襯底1與隧道絕緣膜4的邊界面兩者都波浪式起伏，隧道絕緣膜4的膜厚在周期性而且連續(xù)地變化也無妨。
即使這些變形例的存儲(chǔ)單元，也能得到和本實(shí)施例存儲(chǔ)單元同樣的效果。并且，關(guān)于隧道絕緣膜4的膜厚差，和本實(shí)施例同樣，也規(guī)定為10％以上是理想的。
(第6實(shí)施例)圖14是表示本發(fā)明第6實(shí)施例的存儲(chǔ)單元剖面圖。這相當(dāng)于圖2(b)的溝道寬度方向剖面圖。
本實(shí)施例與第5實(shí)施例不同點(diǎn)就是，隧道絕緣膜4的膜厚大體固定，而且，隧道絕緣膜4與浮柵電極5的界面高度和隧道絕緣膜4與硅襯底1的界面高度，在溝道寬度方向是周期性且連續(xù)地變化著的。
也就是，本實(shí)施例的存儲(chǔ)單元構(gòu)造具備有溝道電流區(qū)20、寫入動(dòng)作時(shí)隧道電流流動(dòng)的區(qū)域(寫入隧道電流區(qū))21w、和擦除動(dòng)作時(shí)隧道電流流動(dòng)的區(qū)域(擦除隧道電流區(qū))21e不同，而且，溝道電流區(qū)20比寫入隧道電流區(qū)21w更大的構(gòu)造。溝道電流區(qū)20和擦除隧道電流區(qū)21e不同。
因此，隨著隧道電流流過，即使隧道絕緣膜4中造成電荷陷阱發(fā)生或界面能級(jí)發(fā)生等膜質(zhì)退化，對(duì)溝道電流也幾乎沒有影響，并可大幅度抑制存儲(chǔ)單元特性變動(dòng)。
并且，根據(jù)本發(fā)明人等的研究，為了充分得到上述效果，明確了把隧道絕緣膜4的最大膜厚與最小膜厚之差規(guī)定為10％以上是理想的。
另外，本發(fā)明照樣不是限定于上述實(shí)施例，在實(shí)施階段，不脫離其要旨范圍內(nèi)改變構(gòu)成要素可加以具體化。并且，通過上述實(shí)施例中所公開的多個(gè)構(gòu)成要素適當(dāng)組合，也能形成種種發(fā)明。例如，也可以從實(shí)施例里所示全部構(gòu)成要素中刪除幾個(gè)構(gòu)成要素。進(jìn)而，也可以適當(dāng)組合不同實(shí)施例內(nèi)的構(gòu)成要素。此外，在不脫離本發(fā)明要旨的范圍內(nèi)，可實(shí)施各種變形。
如上面詳細(xì)說過的那樣，按照本發(fā)明，就能夠?qū)崿F(xiàn)具備可減少隧道絕緣膜中電荷陷阱影響的非易失性存儲(chǔ)單元的半導(dǎo)體器件及其制造方法。
權(quán)利要求
1.一種半導(dǎo)體器件，具備有半導(dǎo)體襯底，和設(shè)于所述半導(dǎo)體襯底之上的非易失性存儲(chǔ)單元，其特征是所述非易失性存儲(chǔ)單元包括在所述非易失性存儲(chǔ)單元的溝道寬度方向，膜厚周期性而且連續(xù)地變化的隧道絕緣膜；設(shè)于所述隧道絕緣膜之上的浮柵電極；設(shè)于所述浮柵電極上方的控制柵電極；以及設(shè)于所述控制柵電極與所述浮柵電極之間的電極間絕緣膜。
2.按照權(quán)利要求1所述的半導(dǎo)體器件，其特征是所述隧道絕緣膜與所述半導(dǎo)體襯底的界面高度，在所述溝道寬度方向，是周期性而且連續(xù)地變化的。
3.按照權(quán)利要求2所述的半導(dǎo)體器件，其特征是所述隧道絕緣膜的上面基本是平坦的。
4.一種半導(dǎo)體器件，具備有半導(dǎo)體襯底，和設(shè)于所述半導(dǎo)體襯底之上的非易失性存儲(chǔ)單元，其特征是所述非易失性存儲(chǔ)單元包括膜厚基本一定的隧道絕緣膜；設(shè)于所述隧道絕緣膜之上的浮柵電極；設(shè)于所述浮柵電極上方的控制柵電極；以及設(shè)于所述控制柵電極與所述浮柵電極之間的電極間絕緣膜，所述隧道絕緣膜與所述浮柵電極的界面高度和所述隧道絕緣膜與所述半導(dǎo)體襯底的界面高度，在所述非易失性存儲(chǔ)單元的溝道寬度方向，是周期性而且連續(xù)地變化的。
5.一種半導(dǎo)體器件制造方法，該方法是具有半導(dǎo)體襯底；設(shè)于所述半導(dǎo)體襯底表面上，包括元件隔離溝的元件隔離區(qū)；設(shè)于所述半導(dǎo)體襯底之上的非易失性存儲(chǔ)單元，是包括隧道絕緣膜，設(shè)于所述隧道絕緣膜之上的浮柵電極，設(shè)于所述浮柵電極上方的控制柵電極，和設(shè)于所述控制柵電極與所述浮柵電極之間的電極間絕緣膜的非易失性存儲(chǔ)單元的半導(dǎo)體器件的制造方法，其特征是包括在所述半導(dǎo)體襯底之上順序形成成為所述隧道絕緣膜的絕緣膜、成為所述浮柵電極的半導(dǎo)體膜的工序；蝕刻所述半導(dǎo)體膜、所述絕緣膜和所述半導(dǎo)體襯底，形成所述元件隔離溝的工序；以及在水蒸氣氣氛中，使所述浮柵電極、所述隧道絕緣膜和所述半導(dǎo)體襯底退火的工序。
6.按照權(quán)利要求5所述的半導(dǎo)體器件制造方法，其特征是在所述水蒸氣氣氛中，在使所述浮柵電極、所述隧道絕緣膜和所述半導(dǎo)體襯底退火的工序之后，所述隧道絕緣膜包括越靠近所述元件隔離區(qū)，膜厚越變厚的部分。
7.按照權(quán)利要求6所述的半導(dǎo)體器件制造方法，其特征是所述隧道絕緣膜越靠近所述元件隔離區(qū)而膜厚越變厚的部分，存在于所述非易失性存儲(chǔ)單元的溝道寬度方向的剖面上。
8.按照權(quán)利要求6或7所述的半導(dǎo)體器件制造方法，其特征是所述元件隔離區(qū)的上面比所述半導(dǎo)體襯底的所述表面還高，而且，比所述浮柵電極的上面要低，在所述水蒸氣氣氛中，在使所述浮柵電極、在所述隧道絕緣膜和所述半導(dǎo)體襯底退火的工序之后，所述隧道絕緣膜包括，在所述非易失性存儲(chǔ)單元的溝道寬度方向剖面上，嵌入所述浮柵電極的下部側(cè)面與所述元件隔離區(qū)之間的第1部分，和嵌入由所述元件隔離區(qū)限定的所述半導(dǎo)體襯底的半導(dǎo)體區(qū)上部側(cè)面與所述元件隔離區(qū)之間的第2部分。
9.按照權(quán)利要求5至7任一項(xiàng)所述的半導(dǎo)體器件制造方法，其特征是所述水蒸氣氣氛包括重水水蒸氣。
10.按照權(quán)利要求8所述的半導(dǎo)體器件制造方法，其特征是所述隧道絕緣膜的所述第1部分越向下方，所述溝道寬度方向的尺寸越增大，與所述隧道絕緣膜的所述第1部分相連部分的所述浮柵電極越向下方，所述溝道寬度方向的尺寸越縮小，所述隧道絕緣膜的所述第2部分越向上方，所述溝道寬度方向的尺寸越增大，與所述隧道絕緣膜的所述第2部分相連部分的所述半導(dǎo)體區(qū)越向上方，所述溝道寬度方向的尺寸越縮小。
11.按照權(quán)利要求5到7任一項(xiàng)所述的半導(dǎo)體器件制造方法，其特征是對(duì)所述浮柵電極、所述隧道絕緣膜和所述半導(dǎo)體襯底進(jìn)行退火的工序包括第1加熱處理，所述第1加熱處理以所述隧道絕緣膜中的水?dāng)U散速度比起所述水與所述浮柵電極的氧化反應(yīng)速度和所述水與所述半導(dǎo)體襯底的氧化反應(yīng)速度要快的條件進(jìn)行。
12.按照權(quán)利要求11所述的半導(dǎo)體器件制造方法，其特征是所述隧道絕緣膜由硅氧化物或硅氮氧化物構(gòu)成，所述浮柵電極由多晶硅構(gòu)成，所述半導(dǎo)體襯底由硅構(gòu)成，所述第1加熱處理在750℃或750℃以下的溫度進(jìn)行。
13.按照權(quán)利要求12所述的半導(dǎo)體器件制造方法，其特征是對(duì)所述浮柵電極、所述隧道絕緣膜和所述半導(dǎo)體襯底進(jìn)行退火的工序包括第2加熱處理，所述第2加熱處理以所述隧道絕緣膜中的水?dāng)U散速度比起所述水與所述浮柵電極的氧化反應(yīng)速度和所述水與所述半導(dǎo)體襯底的氧化反應(yīng)速度要慢的條件進(jìn)行。
14.按照權(quán)利要求13所述的半導(dǎo)體器件制造方法，其特征是所述隧道絕緣膜由硅氧化物或硅氮氧化物構(gòu)成，所述浮柵電極由多晶硅構(gòu)成，所述半導(dǎo)體襯底由硅構(gòu)成，所述第2加熱處理在900℃或900℃以上的溫度進(jìn)行。
15.按照權(quán)利要求5到7任一項(xiàng)所述的半導(dǎo)體器件制造方法，其特征是所述電極間絕緣膜，實(shí)質(zhì)上僅覆蓋所述浮柵電極的上面和側(cè)面之中的所述上面，形成所述電極間絕緣膜的工序包括第1自由基氮化工藝。
16.按照權(quán)利要求15所述的半導(dǎo)體器件制造方法，其特征是形成所述電極間絕緣膜的工序還包括所述第1自由基氮化工藝后進(jìn)行的硅氮化物淀積工藝和所述硅氮化物淀積工藝后進(jìn)行的第2自由基氮化工藝。
全文摘要
本發(fā)明實(shí)現(xiàn)可減少隧道絕緣膜中的電荷陷阱發(fā)生量或漏電流發(fā)生量的非易失性存儲(chǔ)單元。非易失性存儲(chǔ)單元具備有包括越靠近元件隔離絕緣膜3膜厚越變厚部分的隧道絕緣膜4，設(shè)于隧道絕緣膜4之上的浮柵電極5、6，設(shè)于浮柵電極5、6上方的控制柵電極7，以及設(shè)于控制柵電極7與浮柵電極5、6之間的電極間絕緣膜8。
文檔編號(hào)H01L29/788GK1574362SQ20041004244
公開日2005年2月2日 申請(qǐng)日期2004年5月21日 優(yōu)先權(quán)日2003年5月27日
發(fā)明者小澤良夫, 齋田繁彥, 竹內(nèi)祐司, 齋藤雅伸 申請(qǐng)人:株式會(huì)社東芝