專利名稱：：一種集成電路結構及其制造方法
技術領域：
：本發(fā)明涉及使用在半導體制造中的一種互連(interconnection)結構與制程方法，且特別涉及一種結構與方法，用來在集成電路的制造中改善金屬或傳導材料層不同復數層之間的連線(connections)的可靠度(reliability)。
背景技術：
：為了改善次四分之一微米(sub-quartermicron)半導體電路上的邏輯(logic)的組件速度，銅作為互連材料是受歡迎的。用銅作為互連材料可充分利用銅的低電阻率(electricalresistivity)以及對電子遷移(electromigration)優(yōu)良的抵抗力。隨著組件的尺寸減小，互連系統(tǒng)的電阻電容(Resistance-Capacitance，RC)時間延遲(timedelay)變成對集成電路的性能最重要的限制因素之一。為了把信號傳輸延遲降至最低，不可避免會使用低介電常數(dielectricconstant)的材料，例如層間以及層內介電質(inter-layerandintra-layerdielectrics，ILDs)。當許多低介電常數(lowk)材料已被用為ILDs時，具有高介電常數的氮化硅可能被作為在銅的大馬士革(damascene)結構中所要求的蝕刻停止層(etch-stoplayer)。所以，令人合意的是以具有低介電常數的復數新材料取代氮化硅，為了進一步降低復數有效介電常數以進一步降低銅(Cu)互連系統(tǒng)的有效介電常數。一種持續(xù)的興趣是關于低應力(stress)與熱穩(wěn)定(thermallystable)、低介電常數且基于非晶的(amorphous)碳化硅的薄膜，此薄膜通過使用有機硅氣體(organosilicongases)的電漿加強式化學氣相沉積法(Plasma-EnhancedChemicalVaporDeposition，PECVD)所沉積的。目前，粘著層(gluelayer)被用來在沉積蝕刻停止層期間避免銅(Cu)被氧化。一種雛形的結構，以向上的次序，包括銅/粘著層/蝕刻停止層。在某些例子中，粘著層可能會阻礙產量(能)(throughput)，而且造成由于厚度變化的制程不穩(wěn)定性。依據本發(fā)明，被揭露的是一種結構與方法，用來在集成電路的制造中改善金屬或傳導材料層不同復數層之間的連線的可靠度。
發(fā)明內容本發(fā)明的目的在于提供一種改良的集成電路結構及其制造方法，用來在集成電路的制造中改善金屬或者傳導材料層不同復數層之間的連線的可靠度。本發(fā)明是有關于一種改良的集成電路結構，此結構包括鄰近的傳導層與介電層，這些傳導層與介電層具有一連續(xù)(continuous)而平面的(planar)上表面。此集成電路結構系藉由一制程方法而產生，此制程方法包含以一硅烷化合物處理此表面，接著在此表面上沉積一蝕刻停止層，其中并沒有施加一粘著層到此表面上。本發(fā)明還提供一種集成電路的制造方法，該集成電路包括鄰近的傳導性介電層，這些傳導性介電層具有一連續(xù)而平面的上表面，該制造方法至少包含以一硅烷化合物處理該表面；在該表面上沉積一蝕刻停止層；其中并沒有施加一粘著層到該表面上。本發(fā)明具有以下有益效果本發(fā)明的結構和其制造方法與現有的結構比起來能改善產量、可靠度表現以及與電子遷移表現有關的最大電流密度值。圖1是現有技術的截面示意圖；圖2是本發(fā)明一實施例的截面示意圖。具體實施例方式依據本發(fā)明，碳化硅(SiC)未被使用作為粘著層。代替的是，在沉積碳氧化硅(SiOC)(主要的沉積制程)之前，銅與低介電常數表面會經歷一特定的處理，例如處在例如攝氏400度的溫度的四甲基硅烷(4MS，tetramethylsilane)。然后，沉積碳氧化硅層在此表面上。使用在本發(fā)明的處理中的四甲基硅烷能夠被例如三甲基硅烷(trimethylsilane)、二甲基硅烷(dimethylsilane)或甲基硅烷(methylsilane)所替代。處理的溫度可以在從約攝氏350度至450度的范圍中，而處理的時間可以從約5秒至30秒。現在請參照圖1，存在于現有技術中的是碳氧化硅蝕刻停止層10和11、碳化硅粘著層12、銅或例如鋁(Al)金屬電極13以及金屬層間(intermetal)介電層14。蝕刻停止層10的厚度可以是約550埃(Angstroms)，而且粘著層12的厚度可以是約20埃至50埃。跟此技術的狀態(tài)有關的進一步細節(jié)可以在第6383943號美國專利中找到，此第6383943號美國專利在此以參照的方式被包括在內(incorporatedbyreference)。現在請參照圖2，注意在本發(fā)明中粘著層12并不存在。為了實施有存在以下的標準在沉積蝕刻停止層之前，通過例如在原位置之回火(in-situannealing)而施加四甲基硅烷或其它適合的材料，以形成無粘著層的蝕刻停止層。以下的沉積條件存在1000至1500sccm(standardcubiccentimeterperminute，每分鐘標準立方公分)的流率(flowrate)、1.7×0.001毫米汞柱(Torr)的壓力、經過5至30秒的時間以及攝氏350度至450度的溫度。本發(fā)明提供一種結構和制程方法，與現有的結構比起來能造成改善的產量與可靠度表現。在測試如圖1和圖2中所繪示與以上所敘述的具代表性的結構中，通過依據本發(fā)明而去除粘著層，可實現產量改善，例如從每小時22至23個直徑8時的晶圓到每小時25至26個直徑8時的晶圓，以及達成與電子遷移表現有關的最大電流密度Jmax(A/cm2)值改善，在標準的互相比較的電子遷移連續(xù)制程測試操作中從4.74E+05(有粘著層)到1.30E+06(無粘著層)以及從1.05E+05(有粘著層)到1.21E+06(無粘著層)。權利要求1.一種集成電路結構，其特征在于該結構包括鄰近的傳導性介電層，這些傳導層與介電層具有一連續(xù)而平面的上表面，該集成電路結構通過一制造方法而產生，該制造方法至少包含以一硅烷化合物處理該表面；在該表面上沉積一蝕刻停止層；其中并沒有施加一粘著層到該表面上。2.根據權利要求1所述的集成電路結構，其特征在于該硅烷化合物為四甲基硅烷。3.根據權利要求1所述的集成電路結構，其特征在于該硅烷化合物選自三甲基硅烷、二甲基硅烷以及甲基硅烷所組成的族群其中之一。4.根據權利要求1所述的集成電路結構，其特征在于處理的溫度從攝氏350度至450度。5.根據權利要求4所述的集成電路結構，其特征在于處理的溫度約攝氏400度。6.根據權利要求1所述的集成電路結構，其特征在于處理的時間為從5秒至30秒。7.一種集成電路的制造方法，該集成電路包括鄰近的傳導性介電層，這些傳導性介電層具有一連續(xù)而平面的上表面，該制造方法至少包含以一硅烷化合物處理該表面；在該表面上沉積一蝕刻停止層；其中并沒有施加一粘著層到該表面上。8.根據權利要求7所述的制造方法，其特征在于該硅烷化合物為四甲基硅烷。9.根據權利要求7所述的制造方法，其特征在于該硅烷化合物選自三甲基硅烷、二甲基硅烷以及甲基硅烷所組成的族群其中之一。10.根據權利要求7所述的制造方法，其特征在于處理的溫度從攝氏350度至450度。11.根據權利要求10所述的制造方法，其特征在于處理的溫度約攝氏400度。12.根據權利要求7所述的制造方法，其特征在于處理的時間為從5秒至30秒。全文摘要本發(fā)明涉及一種改良的集成電路結構，此結構包括鄰近的傳導性介電層，這些傳導層與介電層具有一連續(xù)而平面的上表面。此集成電路結構通過一制程方法而產生，此制程方法包含以一硅烷化合物處理此表面，接著在此表面上沉積一蝕刻停止層，其中并沒有施加一粘著層到此表面上。本發(fā)明還提供一種制造該集成電路結構的制造方法。文檔編號H01L21/316GK1551330SQ20041003781公開日2004年12月1日申請日期2004年5月10日優(yōu)先權日2003年5月19日發(fā)明者吳振誠,盧永誠,章勛明申請人:臺灣積體電路制造股份有限公司