專利名稱：用于形成集成堆棧電容器的方法和結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路以及其用于半導(dǎo)體器件制造的處理。更具體地，本發(fā)明提供了用于制造通常稱為DRAM的動態(tài)隨機(jī)存取存儲器的堆棧電容器的方法和器件，但是，應(yīng)該認(rèn)識到本發(fā)明具有更加廣泛的可應(yīng)用性。例如，本發(fā)明可以應(yīng)用于具有堆棧電容器設(shè)計的其他器件。
背景技術(shù)：
集成電路已經(jīng)從制造在單個硅芯片上的少數(shù)的互連器件發(fā)展到數(shù)百萬個器件。傳統(tǒng)的集成電路具有的性能和復(fù)雜度已遠(yuǎn)遠(yuǎn)超過了當(dāng)初的想象。為了實(shí)現(xiàn)復(fù)雜度和電路密度(即，能夠被制造到給定芯片面積上的器件的數(shù)量)的提高，對于每一代集成電路，最小器件特征的尺寸(也被稱為器件“幾何”)變得越來越小。
不斷增長中的電路密度已不僅提高了集成電路的復(fù)雜度和性能，而且也為客戶提供了更便宜的部件。一套集成電路或芯片制造設(shè)備可能花費(fèi)成百上千萬，甚至十幾億美元。每套制造設(shè)備有一定的晶圓產(chǎn)出量，并且在每片晶圓上將會有一定數(shù)量的集成電路。因此，通過使集成電路的個體器件更小，更多的器件可以被制作在一片晶圓上，這樣就可以增加制造設(shè)備的產(chǎn)量。要使器件更小是很有挑戰(zhàn)性的，因?yàn)榧呻娐分圃熘械拿恳环N工藝都存在一個極限。那也就是說，通常一種給定的工藝只能處理到某一特定的特征尺寸，這樣不是加工方法就是器件的布局需要被改變。此外，因?yàn)槠骷笤絹碓窖杆俚脑O(shè)計，所以工藝限制伴隨著某些傳統(tǒng)的工藝和材料而存在。
這樣的工藝的示例是用于存儲器件的電容器結(jié)構(gòu)的制造。這樣的電容器結(jié)構(gòu)除了其他的之外，包括溝槽式電容器設(shè)計和堆棧電容器設(shè)計。雖然已經(jīng)有了明顯的提高，但是這樣的設(shè)計仍然具有很多限制。僅僅作為示例，這些設(shè)計必須變得越來越小，但是仍然需要大的電壓存儲要求。此外，這樣的電容器設(shè)計常常難以制造，并通常要求復(fù)雜的制造工藝和結(jié)構(gòu)，這導(dǎo)致低效率并可能導(dǎo)致低產(chǎn)率。在本說明書的下文中，將詳細(xì)并更具體地描述這些和其他的限制。
從上面可以看出，用于處理半導(dǎo)體器件的改進(jìn)技術(shù)是人們所希望的。

發(fā)明內(nèi)容
根據(jù)本發(fā)明，提供了包括用于制造半導(dǎo)體器件的方法的技術(shù)。更具體地，本發(fā)明提供了用于制造通常稱為DRAM的動態(tài)隨機(jī)存取存儲器的堆棧電容器的方法和器件，但是，應(yīng)該認(rèn)識到本發(fā)明具有更加廣泛的可應(yīng)用性。例如，本發(fā)明可以應(yīng)用于具有堆棧電容器設(shè)計的其他器件。
在具體的實(shí)施例中，本發(fā)明提供了一種形成半導(dǎo)體集成電路存儲器器件的方法。該方法包括在電介質(zhì)材料中形成第一開口和第二開口。所述第一開口與所述第二開口被所述電介質(zhì)材料的預(yù)定尺寸的厚層以及位于所述預(yù)定尺寸的所述厚層之上的表面區(qū)域隔離開。柵極和第一/二源漏均形成在該表面上。該方法還包括在所述第一開口和所述第二開口中形成摻雜多晶硅材料內(nèi)襯，以在所述第一開口之中定義第一摻雜多晶硅內(nèi)襯和在所述第二開口之中定義第二摻雜多晶硅內(nèi)襯。這種開口可以有超過7的縱寬比(深度與寬度之比)。該方法形成半球形晶粒硅(在此稱為“HSG”)，所述半球形晶粒硅位于所述第一開口和所述第二開口中的所述摻雜多晶硅材料的表面之上以及位于被定義在位于所述預(yù)定尺寸的厚層之上的所述表面區(qū)域之上。還包括這樣的步驟，即利用有機(jī)材料填充所述第一開口和所述第二開口，以保護(hù)位于所述表面，包括所述表面區(qū)域之上的所述半球形晶粒硅。該方法平面化所述有機(jī)材料，以在被定義在位于所述預(yù)定尺寸的厚層之上的所述表面區(qū)域上去除所述HSG，來基本防止所述第一開口中的所述第一摻雜多晶硅內(nèi)襯和所述第二開口中的所述第二摻雜多晶硅內(nèi)襯之間的電接觸的可能性。該方法去除在所述第一開口和所述第二開口之間的所述電介質(zhì)材料的厚層，同時保留所述第一開口和所述第二開口中的所述有機(jī)材料，以保護(hù)被定義在其中的所述HSG材料。還包括從所述第一開口和所述第二開口去除所述有機(jī)材料的步驟。
在本發(fā)明的另一個具體實(shí)施例中，本發(fā)明提供了一種形成半導(dǎo)體集成電路存儲器器件的方法。該方法包括在電介質(zhì)材料中形成第一開口和第二開口。所述第一開口與所述第二開口被所述電介質(zhì)材料的預(yù)定尺寸的厚層以及位于所述預(yù)定尺寸的所述厚層之上的表面區(qū)域隔離開。該方法在所述第一開口和所述第二開口中形成摻雜多晶硅材料內(nèi)襯，以在所述第一開口之中定義第一摻雜多晶硅內(nèi)襯和在所述第二開口之中定義第二摻雜多晶硅內(nèi)襯。該方法還形成HSG，所述HSG位于所述第一開口和所述第二開口中的所述摻雜多晶硅材料的表面之上以及位于被定義在位于所述預(yù)定尺寸的厚層之上的所述表面區(qū)域之上。還包括這樣的步驟，即利用有機(jī)材料填充所述第一開口和所述第二開口，以保護(hù)位于所述表面，包括所述表面區(qū)域之上的所述半球形晶粒硅。該方法平面化所述有機(jī)材料，以在被定義在位于所述預(yù)定尺寸的厚層之上的所述表面區(qū)域上去除所述HSG，來基本防止所述第一開口中的所述第一摻雜多晶硅內(nèi)襯和所述第二開口中的所述第二摻雜多晶硅內(nèi)襯之間的電接觸的可能性。該方法去除在所述第一開口和所述第二開口之間的所述電介質(zhì)材料的厚層，同時保留所述第一開口和所述第二開口中的所述有機(jī)材料，以保護(hù)被定義在其中的所述HSG材料。還包括從所述第一開口和所述第二開口去除所述有機(jī)材料的步驟。
在另一個具體的實(shí)施例中，本發(fā)明提供了一種集成電路器件結(jié)構(gòu)(以及方法)。所述結(jié)構(gòu)包括包含表面的半導(dǎo)體襯底。第一摻雜多晶硅內(nèi)襯被定義在形成在第一插塞上的第一溝槽區(qū)域之中，其中所述第一插塞被耦合到所述襯底的所述表面上，第二摻雜多晶硅內(nèi)襯被定義在形成在第二插塞上的第二溝槽區(qū)域之中，其中所述第二插塞被耦合到所述襯底的所述表面上。所述第一溝槽區(qū)域與所述第二溝槽區(qū)域被預(yù)定的尺寸隔離開。該結(jié)構(gòu)還具有第一粗糙多晶硅材料和第二粗糙多晶硅材料，所述第一粗糙多晶硅材料位于所述第一溝槽區(qū)域之中的所述第一摻雜多晶硅材料的表面之上，所述第二粗糙多晶硅材料位于所述第二溝槽區(qū)域之中的所述第二摻雜多晶硅材料的表面之上。所述第一粗糙多晶硅材料不存在與所述第二粗糙多晶硅材料電接觸的可能性。有機(jī)材料被完全放置在所述第一摻雜多晶硅內(nèi)襯之中并且被完全放置在所述第二摻雜多晶硅內(nèi)襯之中，以保護(hù)位于所述第一摻雜多晶硅內(nèi)襯和所述第二摻雜多晶硅內(nèi)襯的所述相應(yīng)表面之上的所述第一粗糙多晶硅材料和所述第二粗糙多晶硅材料。
通過本發(fā)明獲得了較傳統(tǒng)技術(shù)的很多優(yōu)點(diǎn)。例如，本技術(shù)提供一種使用依賴于傳統(tǒng)技術(shù)的工藝的簡單方法。在一些實(shí)施例中，本方法提供了每個晶圓的按管芯計的更高的器件產(chǎn)率。此外，本方法提供了與傳統(tǒng)工藝技術(shù)兼容而不用對傳統(tǒng)設(shè)備和工藝進(jìn)行實(shí)質(zhì)修改的工藝。優(yōu)選地，本方法與傳統(tǒng)的方法相比使用更少的掩蔽步驟，而不存在任何的可靠性或者效率的不同。依據(jù)實(shí)施例，可以獲得這些優(yōu)點(diǎn)中的一個或多個。這些優(yōu)點(diǎn)或其他優(yōu)點(diǎn)將在本說明書中并且更具體地在下文中，進(jìn)行更多的描述。
參考隨后的詳細(xì)描述和附圖，本發(fā)明的各種另外的目的、特征和優(yōu)點(diǎn)可以被更加充分地理解。


圖1是傳統(tǒng)的集成電路器件的簡化的橫截面視圖；圖2-18是用于制造傳統(tǒng)集成電路器件的傳統(tǒng)方法的簡化的橫截面視圖；圖19是根據(jù)本發(fā)明實(shí)施例的集成電路器件的簡化的橫截面視圖；圖20-33是根據(jù)本發(fā)明實(shí)施例的方法的簡化的橫截面視圖；以及圖34是由圖1至圖33所圖示的每個工藝步驟的詳細(xì)列表。
具體實(shí)施例方式
根據(jù)本發(fā)明，提供了包括用于制造半導(dǎo)體器件的方法的技術(shù)。更具體地，本發(fā)明提供了用于制造通常稱為DRAM的動態(tài)隨機(jī)存取存儲器的堆棧電容器的方法和器件，但是，應(yīng)該認(rèn)識到本發(fā)明具有更加廣泛的可應(yīng)用性。例如，本發(fā)明可以應(yīng)用于具有堆棧電容器設(shè)計的其他器件。
為了便于閱讀，我們提供了圖34，其列出了由圖1至圖33所圖示的每一個工藝步驟。
圖1是傳統(tǒng)集成電路器件100的簡化的橫截面視圖。此圖僅作為示例，在這里其不應(yīng)不適當(dāng)?shù)叵拗茩?quán)利要求的范圍。本領(lǐng)域的普通技術(shù)人員可以發(fā)現(xiàn)很多變化、修改和替代。如圖所示，傳統(tǒng)器件100包括多個層，其形成器件的若干元件。通常是硅晶圓的襯底101是器件的起點(diǎn)。阱區(qū)域109被形成在襯底中。還包括有存儲器單元110。存儲器單元包括耦合到電容器結(jié)構(gòu)的位線結(jié)構(gòu)和字線結(jié)構(gòu)。還包括有許多晶體管結(jié)構(gòu)103。在單元區(qū)域?qū)?11之上的是互連區(qū)域105，其包括電容器結(jié)構(gòu)。器件還包括上覆鈍化層107，其常常由氧化物和諸如氮化硅等的氮化物的組合制成。在本說明書的下文中，將詳細(xì)并更具體地提供用于制造傳統(tǒng)電容器結(jié)構(gòu)的技術(shù)的進(jìn)一步的細(xì)節(jié)。
傳統(tǒng)的方法被提供如下1.形成位于半導(dǎo)體襯底之上的最初晶體管結(jié)構(gòu)，包括定義在晶體管結(jié)構(gòu)上的電介質(zhì)層；2.形成氮化物層；3.形成位于氮化物層上的高密度等離子體層；4.平面化高密度等離子體層；5.形成氮化物覆蓋層；6.形成位于氮化物覆蓋層之上的等離子體氮化物覆蓋層；7.掩蔽氮化物層；8.刻蝕以形成開口；9.形成等離子體隔離物層；10.刻蝕等離子體隔離物層以在開口的側(cè)面形成隔離物；11.使用隔離物作為掩模形成穿過高密度等離子體的開口；12.在開口中形成多晶硅填充層；13.平面化多晶硅填充層；14.去除高密度等離子體；15.形成位于多晶硅填充層之上的BPSG(硼磷硅玻璃)；16.回流BPSG層17.掩蔽BPSG層；18.刻蝕BPSG層以形成到填充層的開口；
19.在開口中形成多晶硅內(nèi)襯；20.形成位于多晶硅內(nèi)襯之上的粗糙多晶硅(rough polysilicon)；21.利用光刻膠填充開口，以保護(hù)粗糙多晶硅；22.平面化光刻膠以從BPSG上去除粗糙多晶硅；23.剝離光刻膠；24.去除BPSG；25.摻雜暴露的多晶硅；26.在暴露的多晶硅上形成電容器電介質(zhì)；27.在電容器電介質(zhì)上形成氧化物層；28.形成電介質(zhì)層上的多晶硅層，以定義電容器結(jié)構(gòu)；29.按需要進(jìn)行其他的步驟。
進(jìn)行上面順序的步驟以制造存儲器單元電容器結(jié)構(gòu)中的一部分。這些步驟僅僅是為了示例性的目的。在本說明書的下文中，將更具體地提供傳統(tǒng)方法的細(xì)節(jié)。
圖2-18是用于制造傳統(tǒng)集成電路器件的傳統(tǒng)方法的簡化的橫截面視圖。這些圖僅作為示例，在這里其不應(yīng)不適當(dāng)?shù)叵拗茩?quán)利要求的范圍。本領(lǐng)域的普通技術(shù)人員可以發(fā)現(xiàn)很多變化、修改和替代?；剡^頭參考圖1，本方法首先形成位于諸如硅晶圓的半導(dǎo)體襯底之上的最初晶體管結(jié)構(gòu)。晶體管結(jié)構(gòu)被構(gòu)造在單元中，形成存儲器單元區(qū)域。電介質(zhì)層122常常被定義在晶體管結(jié)構(gòu)之上。這樣的電介質(zhì)層常常使用化學(xué)機(jī)械拋光工藝、抗蝕劑回蝕工藝或者這些技術(shù)的組合等來進(jìn)行平面化。本方法形成位于電介質(zhì)層之上的氮化物層123。氮化物層通常是熱氮化物或其他的充分致密的氮化物層。通常，氮化物層是氮化硅，但也可以是其他的材料或者材料的組合。
位于氮化物層之上的是高密度等離子體氧化物的厚層105，所述氧化物例如是PE氧化物或者其他合適的電介質(zhì)材料。等離子體氧化物起到包圍多個位線結(jié)構(gòu)217的金屬層間電介質(zhì)的作用。如圖所示，利用化學(xué)機(jī)械拋光工藝、抗蝕劑回蝕工藝或者這些技術(shù)的組合等已經(jīng)平面化了高密度等離子體層。利用低壓化學(xué)氣相沉積工藝，形成位于高密度等離子體層之上的高密度或覆蓋氮化物層108。位于氮化物覆蓋層108之上的是等離子體氮化物層107。本方法使用傳統(tǒng)的光刻工藝來形成開口221，所述開口221排列在位線區(qū)域217和接合插塞區(qū)域215之間，所述接合插塞區(qū)域215將襯底耦合到上部的互連層或其他結(jié)構(gòu)。
如圖3所示，本方法形成位于圖案化的氮化物層表面之上的未摻雜多晶硅層301，包括隔離物結(jié)構(gòu)303和開口，所述開口與下方的接合插塞區(qū)域?qū)?zhǔn)。利用各向異性刻蝕工藝定義隔離物結(jié)構(gòu)和側(cè)壁隔離物303。如圖4所示，刻蝕工藝暴露出等離子體氮化物層107的表面，并去除低壓氮化物層108。如圖5所示，利用側(cè)壁隔離物作為硬掩模，本方法繼續(xù)刻蝕穿過高密度等離子體，以形成開口，來暴露著片插塞結(jié)構(gòu)的頂部部分503。開口形成自等離子體氮化物的上表面穿過低壓氮化物穿過高密度等離子體氧化物直至著片插塞結(jié)構(gòu)的頂部部分的通路，它開拓出用于接觸插塞的路徑。
參考圖6，本方法利用多晶硅材料601將每一個開口填充至高于等離子體氮化物層的水平面。如圖7所示，化學(xué)機(jī)械拋光工藝平面化多晶硅的表面，并去除多晶硅直至等離子體氮化物層。等離子體氮化物的上表面107是暴露的。如圖8所示，所述上表面與多晶硅填充材料平行并平齊。本方法選擇性地去除等離子體氮化物層，以留下多晶硅填充材料的自立部分801。氮化硅層108保留在平面化的電介質(zhì)層之上。這樣的氮化硅層起到用于選擇性去除工藝的刻蝕停止層的作用，所述選擇性去除工藝選擇性地去除BPSG，而完整留下多晶硅填充材料和氮化物層。
本方法形成位于自立多晶硅填充和氮化物層之上的厚金屬層間電介質(zhì)層903。優(yōu)選地，如在圖9的簡圖中所示的，電介質(zhì)層是BPSG，但是也可以是其他的層，諸如多個層之類的。BPSG層被回流以進(jìn)行平面化，或者也可以利用另一種工藝進(jìn)行平面化?，F(xiàn)在參考圖10，本方法形成位于電介質(zhì)層之上的掩模層。在掩模層中形成開口1003。利用刻蝕工藝形成過介層洞(via)1005，所述過介層洞1005連接到多晶硅填充材料。在多晶硅填充材料和電介質(zhì)層的側(cè)邊之間存在間隙801。本方法利用刻蝕工藝形成間隙。
本發(fā)明現(xiàn)在形成電容器結(jié)構(gòu)，這包括如圖11所示在每一個開口1003之中形成內(nèi)襯1101。利用雜質(zhì)的原位摻雜、注入或者擴(kuò)散對多晶硅內(nèi)襯進(jìn)行摻雜。如圖12所示，一層諸如半球形晶粒硅1201的粗糙多晶硅被形成在多晶硅內(nèi)襯的暴露表面之上。如圖13所示，為了保護(hù)粗糙多晶硅，本方法利用諸如光刻膠1303的有機(jī)材料填充包括粗糙多晶硅的內(nèi)襯多晶硅。光刻膠填充整個開口，在此其覆蓋和保護(hù)粗糙多晶硅。如圖所示，光刻膠填充開口，直到高于電介質(zhì)層的水平面。然后，本方法平面化光刻膠1303，以暴露出電介質(zhì)層903，如圖14所示。優(yōu)選地，在電介質(zhì)層的表面1401上粗糙多晶硅被完全地去除，以防止在電容器結(jié)構(gòu)或者是其他導(dǎo)電結(jié)構(gòu)之間發(fā)生短路的可能性。多晶硅內(nèi)襯和粗糙多晶硅形成電容器結(jié)構(gòu)或其他類似結(jié)構(gòu)的下極板。
如圖16的簡化圖所示出的，選擇性刻蝕被用來完全去除包圍電容器結(jié)構(gòu)的下極板的電介質(zhì)層。氮化物層108被再次暴露，其起到刻蝕停止層的作用。為了完成電容器結(jié)構(gòu)，本方法形成位于下多晶硅平板的表面之上的電容器電介質(zhì)，如圖17所示。電容器電介質(zhì)可以包括一個層或多個層，諸如氧化物-氮化物-氧化物結(jié)構(gòu)(“ONO”)或其他的結(jié)構(gòu)。如圖18所示，由多晶硅制成的上極板形成在電容器電介質(zhì)之上。形成電容器結(jié)構(gòu)的傳統(tǒng)方法需要很多的步驟，其常常難以行進(jìn)并導(dǎo)致效率的限制。通過本發(fā)明，這些步驟中的很多步驟已經(jīng)被刪除或簡化，這已經(jīng)在本說明書中進(jìn)行了描述，并將在下面進(jìn)行更具體的描述。
圖19是根據(jù)本發(fā)明的實(shí)施例的集成電路器件的簡化的橫截面視圖。此圖僅作為示例，在這里其不應(yīng)不適當(dāng)?shù)叵拗茩?quán)利要求的范圍。本領(lǐng)域的普通技術(shù)人員可以發(fā)現(xiàn)很多變化、修改和替代。如圖所示，本器件1100包括形成器件的元件的多個層。通常是硅晶圓的襯底1101是器件的起點(diǎn)。阱區(qū)域1109被形成在襯底之中。還包括了存儲器單元1110。存儲器單元包括耦合到電容器結(jié)構(gòu)的位線結(jié)構(gòu)和字線結(jié)構(gòu)。還包括了許多晶體管結(jié)構(gòu)1103。在單元區(qū)域?qū)?111之上的是互連區(qū)域1105，其包括電容器結(jié)構(gòu)。器件還包括上覆鈍化層1107，其常常由氧化物和諸如氮化硅等的氮化物的組合制成。在本說明書的下文中，將詳細(xì)并更具體地提供用于制造本電容器結(jié)構(gòu)的技術(shù)的進(jìn)一步的細(xì)節(jié)。
根據(jù)本發(fā)明的實(shí)施例的方法提供如下1.形成位于半導(dǎo)體襯底之上的最初晶體管結(jié)構(gòu)，包括定義在晶體管結(jié)構(gòu)上的電介質(zhì)層；2.形成氮化物層；3.形成位于氮化物層上的高密度等離子體層；4.平面化高密度等離子體層；5.形成氮化物覆蓋層；6.形成位于氮化物覆蓋層之上的BPSG層；7.回流BPSG層；8.進(jìn)行掩蔽以形成溝槽開口；9.刻蝕溝槽開口；10.在溝槽開口中形成多晶硅內(nèi)襯；11.刻蝕穿過氮化物層、高密度等離子體層，直到著片插塞；12.在開口中形成多晶硅填充層；13.平面化多晶硅填充層；14.掩蔽多晶硅層；15.刻蝕多晶硅層，直至氮化物停止層的稍微上方附近；16.形成位于多晶硅內(nèi)襯之上的粗糙多晶硅；17.利用光刻膠填充開口，以保護(hù)粗糙多晶硅；18.平面化光刻膠，以將粗糙多晶硅從BPSG去除；19.剝離光刻膠(可選地)；20.去除BPSG；21.剝離光刻膠(優(yōu)選對粗糙多晶硅進(jìn)行保護(hù))；22.對暴露的多晶硅進(jìn)行摻雜；23.在暴露的多晶硅上形成電容器電介質(zhì)；24.在電容器電介質(zhì)上形成氧化物層；25.形成位于電介質(zhì)層之上的多晶硅層，以定義電容器結(jié)構(gòu)；26.按需要進(jìn)行其他的步驟。
進(jìn)行上面順序的步驟以制造存儲器單元電容器結(jié)構(gòu)中的一部分。這些步驟僅僅是為了示例性的目的。如圖所示，可以利用較傳統(tǒng)方法更少的步驟來實(shí)施本發(fā)明。在本說明書中并且更具體地在下文中，將找到本發(fā)明的這些和其他特征。
圖20-33是根據(jù)本發(fā)明實(shí)施例的方法的簡化的橫截面視圖。這些圖僅作為示例，在這里其不應(yīng)不適當(dāng)?shù)叵拗茩?quán)利要求的范圍。本領(lǐng)域的普通技術(shù)人員可以發(fā)現(xiàn)很多變化、修改和替代。如圖所示，本方法首先形成位于諸如硅晶圓的半導(dǎo)體襯底之上的最初晶體管結(jié)構(gòu)。晶體管結(jié)構(gòu)被構(gòu)造在單元中，形成存儲器單元區(qū)域。電介質(zhì)層1122常常被定義在晶體管結(jié)構(gòu)之上。這樣的電介質(zhì)層常常使用化學(xué)機(jī)械拋光工藝、抗蝕劑回蝕工藝或者這些技術(shù)的組合等來進(jìn)行平面化。本方法形成位于電介質(zhì)層之上的氮化物層1123。氮化物層通常是熱氮化物或其他的充分致密的氮化物層。通常，氮化物層是氮化硅，但也可以是其他的材料或者材料的組合。本方法然后形成位于氮化物層之上的高密度等離子體氧化物層1205。氧化物層優(yōu)選高密度CVD氧化物等。
如圖20的簡化圖所示的，本方法形成位于氮化物層的表面之上的厚的金屬層間電介質(zhì)層1107。金屬層間電介質(zhì)層優(yōu)選BPSG層、PGS和FSG，但是也可以是其他的材料。將電介質(zhì)層平面化。在其中電介質(zhì)層是BPSG層的實(shí)施例中，如圖所示，這樣的層被回流。如由圖21的簡化圖所示的，本方法然后在已經(jīng)被平面化的BPSG層之上施加掩蔽層1213。處理掩蔽層以形成位于每一個接合插塞區(qū)域之上的圖案或開口1211，所述接合插塞區(qū)域中的每一個處于一對位線結(jié)構(gòu)之間。開口由刻蝕工藝形成，諸如各向異性刻蝕之類的刻蝕、等離子體刻蝕、反應(yīng)離子刻蝕。開口形成溝槽結(jié)構(gòu)，所述溝槽結(jié)構(gòu)具有位于氮化物層之上的底部區(qū)域。這樣的氮化物層在本實(shí)施例中起到了刻蝕停止層的作用。掩蔽層被剝離。
本方法在開口中形成多晶硅內(nèi)襯1301，其中如圖22所示，所述多晶硅內(nèi)襯定義出溝槽結(jié)構(gòu)。現(xiàn)在參考圖23，本方法利用多晶硅內(nèi)襯作為掩模進(jìn)行持續(xù)刻蝕，穿過停止層，穿過電介質(zhì)層，到達(dá)著片插塞的頂部的區(qū)域。多晶硅內(nèi)襯的垂直區(qū)域在刻蝕過程中起到了硬掩模的作用，所述刻蝕實(shí)際上是基本各向異性的。一旦著片插塞的頂部區(qū)域已經(jīng)被暴露，本方法利用多晶硅材料填充溝槽區(qū)域，自著片插塞填充到高于多晶硅內(nèi)襯的碩部附近的水平面，如圖24所示。多晶硅材料填充并覆蓋在層間電介質(zhì)層中的部分的上方。由圖25所示的，本方法平面化多晶硅填充層，以暴露BPSG層的頂表面1701，其中所述BPSG層的頂表面于多晶硅填充層的頂部基本平齊。依據(jù)應(yīng)用，可以使用化學(xué)機(jī)械拋光、抗蝕劑回蝕或者其他的技術(shù)來平面化多晶硅填充層。
如圖26所示，本方法應(yīng)用光刻技術(shù)來形成位于溝槽區(qū)域中的多晶硅填充材料之上的開口11003。在此，形成掩蔽層12603。還是如圖所示的，刻蝕步驟去除多晶硅材料中的從填充材料上表面至氮化物停止層稍微上方的附近的部分。如由圖27所示的，掩蔽層被剝離。如圖所示，已經(jīng)部分形成了電容器結(jié)構(gòu)的下極板。
接著，如圖28所示，一層諸如半球形晶粒(HSG)硅11201的粗糙多晶硅被形成在多晶硅內(nèi)襯的暴露表面之上。HSG硅增大了溝槽區(qū)域中的多晶硅內(nèi)襯的表面積。如圖29所示，為了保護(hù)粗糙多晶硅，本方法利用諸如光刻膠11303的有機(jī)材料填充包括粗糙多晶硅的內(nèi)襯多晶硅。光刻膠填充整個開口，在此其覆蓋和保護(hù)粗糙多晶硅和多晶硅內(nèi)襯。如圖所示，光刻膠填充開口，直到高于電介質(zhì)層的水平面。隨后，本方法平面化光刻膠層，以暴露電介質(zhì)層。優(yōu)選地，在電介質(zhì)層的表面上粗糙多晶硅被完全去除，以防止電容器結(jié)構(gòu)和其他的導(dǎo)電結(jié)構(gòu)之間發(fā)生短路的可能性。諸如選擇性濕法刻蝕或等離子體刻蝕之類的刻蝕技術(shù)將粗糙多晶硅從電介質(zhì)層去除。多晶硅內(nèi)襯和粗糙多晶硅形成電容器結(jié)構(gòu)或其他類似結(jié)構(gòu)的下極板。
參考圖30，本方法選擇性地將BPSG材料從包圍下電容器平板的區(qū)域去除，如由圖30所示的。選擇性去除利用等離子體刻蝕和/或濕法刻蝕工藝進(jìn)行。優(yōu)選地，刻蝕工藝是利用含氟物質(zhì)(例如，BOE(緩沖氧化物刻蝕劑)，BHF(緩沖HF))的濕法或者干法刻蝕，其中所述含氟物質(zhì)是高選擇性的，并且允許BPSG被刻蝕，同時留下下電容器平板。優(yōu)選地，BOE是1∶130(HF∶NH4F)，以保護(hù)多晶硅內(nèi)襯中的粗糙多晶硅，而光刻膠材料仍然保留在溝槽區(qū)域中。氮化物層再次被暴露，其起到刻蝕停止層的作用。
為了完成電容器結(jié)構(gòu)，本方法形成位于下多晶硅平板的表面之上的電容器電介質(zhì)13201，如圖32所示。電容器電介質(zhì)可以包括一個層或多個層，諸如氧化物-氮化物-氧化物結(jié)構(gòu)(“ONO”)或其他的結(jié)構(gòu)。如圖33所示，由多晶硅13301制成的上極板形成在電容器電介質(zhì)層之上。沉積技術(shù)可以被用來形成上極板。這樣的沉積技術(shù)包括原位摻雜多晶硅和其他。極板利用雜質(zhì)被高度摻雜，以提供為上極板提供導(dǎo)電區(qū)域。依據(jù)實(shí)施例，可以有許多其他的變化、修改和替代。
還應(yīng)當(dāng)理解，這里所描述的示例和實(shí)施例只是為了說明的目的，本領(lǐng)域的普通技術(shù)人員可以根據(jù)上述實(shí)施例對本發(fā)明進(jìn)行各種修改和變化。這些修改和變化都在本申請的精神和范圍內(nèi)，并且也在所附權(quán)利要求的范圍內(nèi)。
權(quán)利要求
1.一種用于制造集成電路器件存儲器結(jié)構(gòu)的方法，所述方法包括形成位于半導(dǎo)體襯底之上的晶體管結(jié)構(gòu)，所述晶體管結(jié)構(gòu)包括著片插塞，所述著片插塞被耦合到所述半導(dǎo)體襯底的一部分上；形成位于所述晶體管結(jié)構(gòu)之上的高密度等離子體氧化物層；形成位于所述高密度等離子體氧化物層之上的氮化物層；形成位于所述氮化物層之上的摻雜玻璃層，所述摻雜玻璃層具有預(yù)定的厚度，所述預(yù)定的厚度基本是電容器結(jié)構(gòu)的高度；在所述摻雜玻璃層中圖案化出直到所述氮化物層的溝槽開口；在所述溝槽開口中，包括在所述溝槽開口的側(cè)面和所述摻雜玻璃層的表面之上形成多晶硅層，所述多晶硅層具有一定的厚度以覆蓋所述溝槽開口的側(cè)面；去除所述多晶硅層中的位于所述溝槽開口的底部之上的部分；去除氮化物層的一部分和所述高密度氧化物層的一部分，以形成位于所述著片插塞之上的開口，同時多晶硅中在所述開口的所述側(cè)面中的部分定義穿過所述氮化物層和所述高密度氧化物層的開口的寬度；利用多晶硅材料填充所述溝槽開口，并填充到高于所述摻雜玻璃層的表面的水平面；平面化所述多晶硅材料直至所述摻雜玻璃層的水平面暴露為止，同時保留所述溝槽開口中的所述多晶硅材料；以及選擇性地去除所述開口中的所述多晶硅材料，直到所述氮化物層的上方附近。
2.如權(quán)利要求1所述的方法，其中所述溝槽的寬高比為7或更大。
3.如權(quán)利要求1所述的方法，還包括在所述溝槽中形成位于所述多晶硅的暴露表面上的半球形晶粒硅。
4.如權(quán)利要求3所述的方法，還包括利用光刻膠材料填充所述溝槽開口直到高于所述摻雜玻璃層的水平面，以保護(hù)所述溝槽開口中的所述半球形晶粒硅。
5.如權(quán)利要求4所述的方法，還包括平面化所述光刻膠材料，并去除形成在所述摻雜玻璃層的所述表面高度的所述半球形晶粒硅，以將溝槽開口中的所述多晶硅材料與其他溝槽開口中的其他電容器結(jié)構(gòu)隔離。
6.如權(quán)利要求5所述的方法，還包括去除所述摻雜玻璃層的包圍所述溝槽開口的部分。
7.如權(quán)利要求6所述的方法，還包括從所述溝槽開口去除任何的剩余光刻膠材料。
8.如權(quán)利要求1所述的方法，其中所述高密度氧化物層是高密度等離子體層。
9.如權(quán)利要求1所述的方法，其中所述上覆的氮化物層是低壓化學(xué)氣相沉積氮化物層。
10.如權(quán)利要求1所述的方法，其中所述晶體管結(jié)構(gòu)包括耦合在第一源/漏區(qū)域和第二源/漏區(qū)域之間的MOS柵極結(jié)構(gòu)。
11.一種形成半導(dǎo)體集成電路存儲器器件結(jié)構(gòu)的方法，包括在一個電介質(zhì)材料中形成第一開口和第二開口，所述第一開口與所述第二開口被一個預(yù)定厚層的所述電介質(zhì)材料以及定義于所述預(yù)定厚層之上的一個表面區(qū)域隔離開；在所述第一開口和所述第二開口中形成摻雜多晶硅材料內(nèi)襯，以在所述第一開口之中定義第一摻雜多晶硅內(nèi)襯和在所述第二開口之中定義第二摻雜多晶硅內(nèi)襯；形成半球形晶粒硅，所述半球形晶粒硅位于所述第一開口和所述第二開口中的所述摻雜多晶硅材料的表面之上以及位于定義于所述預(yù)定厚度之上的所述表面區(qū)域之上；利用有機(jī)材料填充所述第一開口和所述第二開口，以保護(hù)位于所述表面，包括所述表面區(qū)域之上的所述半球形晶粒硅；平面化所述有機(jī)材料，以去除定義于所述預(yù)定厚度之上的所述表面區(qū)域上的所述半球形晶粒硅，來基本防止所述第一開口中的所述第一摻雜多晶硅內(nèi)襯和所述第二開口中的所述第二摻雜多晶硅內(nèi)襯之間的電接觸的可能性去除在所述第一開口和所述第二開口之間的所述電介質(zhì)材料的厚層，同時保留所述第一開口和所述第二開口中的所述有機(jī)材料，以保護(hù)被定義在其中的所述半球形晶粒硅材料；以及從所述第一開口和所述第二開口去除所述有機(jī)材料。
12.如權(quán)利要求11所述的方法，其中所述去除所述有機(jī)材料的操作包括剝離工藝或者灰化工藝。
13.如權(quán)利要求11所述的方法，其中所述去除所述電介質(zhì)材料的所述厚層的操作通過包括BOE或BHF的選擇性刻蝕劑來提供。
14.如權(quán)利要求13所述的方法，其中以大于1∶130(HF∶NH4F)的比值提供所述BOE。
15.如權(quán)利要求11所述的方法，其中所述電介質(zhì)材料是硼磷硅玻璃。
16.如權(quán)利要求11所述的方法，其中所述摻雜多晶硅是原位摻雜的。
17.一種集成電路器件結(jié)構(gòu)，包括一個半導(dǎo)體襯底，包含一個表面；一個第一摻雜多晶硅內(nèi)襯，被定義在形成在耦合到所述襯底表面上的一個第一插塞上的第一溝槽區(qū)域之中；以及一個第二摻雜多晶硅內(nèi)襯，被定義在耦合到所述襯底表面上的一個第二插塞上的第二溝槽區(qū)域之中；所述第一溝槽區(qū)域與所述第二溝槽區(qū)域被預(yù)定的尺寸隔離開；一種第一粗糙多晶硅材料，覆蓋于所述第一溝槽區(qū)域之中的所述第一摻雜多晶硅材料的表面之上；以及一種第二粗糙多晶硅材料，覆蓋于所述第二溝槽區(qū)域之中的所述第二摻雜多晶硅材料的表面之上，其中所述第一粗糙多晶硅材料不存在與所述第二粗糙多晶硅材料電接觸的可能性；以及一種有機(jī)材料，被完全放置在所述第一摻雜多晶硅內(nèi)襯之中并且被完全放置在所述第二摻雜多晶硅內(nèi)襯之中，以保護(hù)分別位于所述第一摻雜多晶硅內(nèi)襯和所述第二摻雜多晶硅內(nèi)襯的所述表面之上的所述第一粗糙多晶硅材料和所述第二粗糙多晶硅材料。
18.如權(quán)利要求17所述的器件結(jié)構(gòu)，其中所述第一粗糙多晶硅材料和所述第二粗糙多晶硅材料包括半球形晶粒硅。
19.如權(quán)利要求17所述的器件結(jié)構(gòu)，其中所述電介質(zhì)材料是硼磷硅玻璃。
20.如權(quán)利要求17所述的器件結(jié)構(gòu)，其中所述有機(jī)材料是光刻膠材料。
全文摘要
本發(fā)明公開了一種集成電路器件結(jié)構(gòu)(及方法)。該結(jié)構(gòu)包括包含表面的襯底。第一摻雜多晶硅內(nèi)襯被定義在形成在耦合到襯底表面上的第一插塞上的第一溝槽區(qū)域中，第二摻雜多晶硅內(nèi)襯被定義在形成在耦合到襯底表面上的第二插塞上的第二溝槽區(qū)域中。第一與第二溝槽區(qū)域被預(yù)定尺寸隔離。該結(jié)構(gòu)還具有第一和第二粗糙多晶硅材料，第一粗糙多晶硅材料位于第一溝槽區(qū)域之中的第一摻雜多晶硅材料的表面上，第二粗糙多晶硅材料位于第二溝槽區(qū)域之中的第二摻雜多晶硅材料的表面上。第一和第二粗糙多晶硅材料不存在電接觸的可能性。有機(jī)材料被完全放置在第一和第二摻雜多晶硅內(nèi)襯之中，以保護(hù)位于第一和第二摻雜多晶硅內(nèi)襯的相應(yīng)表面之上的第一和第二粗糙多晶硅材料。
文檔編號H01L27/108GK1716573SQ200410025740
公開日2006年1月4日 申請日期2004年6月28日 優(yōu)先權(quán)日2004年6月28日
發(fā)明者崔崟, 劉勇 申請人:中芯國際集成電路制造(上海)有限公司