專(zhuān)利名稱(chēng)：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明和半導(dǎo)體器件有關(guān)。更具體地說(shuō)，本發(fā)明涉及一種帶互補(bǔ)型金屬氧化物半導(dǎo)體(CMOS)晶體管的半導(dǎo)體器件。
背景技術(shù)：
CMOS晶體管是一種NMOS晶體管和PMOS晶體管配對(duì)的晶體管。雙門(mén)極是被NMOS和PMOS晶體管用作共用門(mén)極的一個(gè)單一連續(xù)門(mén)(電)極。在構(gòu)成NMOS晶體管區(qū)域的雙門(mén)極是由N+多晶硅形成的，而在構(gòu)成PMOS晶體管區(qū)域的雙門(mén)極是由P+多晶硅形成的。
通常帶CMOS晶體管的半導(dǎo)體器件，特別是采用雙門(mén)極的帶CMOS晶體管的半導(dǎo)體器件中，是利用一種按自對(duì)準(zhǔn)方式硅化高熔點(diǎn)金屬技術(shù)只對(duì)活性區(qū)，雙門(mén)極，和布線的整個(gè)區(qū)域進(jìn)行選擇性硅化，以便以低電阻把雙門(mén)極內(nèi)的N+多晶硅部分和P+多晶硅部分連起來(lái)。日本特許公報(bào)59-107540發(fā)布了其中的一個(gè)例子。
由于活性區(qū)，雙門(mén)極和布線的整個(gè)區(qū)域一般被硅化，因而無(wú)法形成一個(gè)形狀與雙門(mén)極完全相同的絕緣膜以使它在硅化后覆蓋雙門(mén)極的上側(cè)。所以不能把這樣一個(gè)絕緣膜用作阻擋膜而按自對(duì)準(zhǔn)方式形成一個(gè)接觸孔。
于是，當(dāng)整個(gè)活性區(qū)采用硅化高熔點(diǎn)金屬的方法硅化時(shí)，異常硅化等問(wèn)題往往在活性區(qū)和阱之間引起漏電。因此，不希望活性區(qū)被硅化。

發(fā)明內(nèi)容
本發(fā)明的一個(gè)目的是提供一個(gè)具有帶雙門(mén)極的CMOS晶體管器件的半導(dǎo)體器件，其中可按自對(duì)準(zhǔn)方式形成一個(gè)接觸孔，并能消除活性區(qū)和阱之間的漏電。
為達(dá)到上述目的，按本發(fā)明的一個(gè)半導(dǎo)體器件包括半導(dǎo)體襯底(它具有兩種類(lèi)型的活性區(qū)，一種PMOS區(qū)，一種NMOS區(qū)，彼此間由PN隔離膜按平面隔開(kāi))，和雙門(mén)極，處在半導(dǎo)體襯底上側(cè)按直線延伸而一并伸過(guò)PMOS區(qū)，PN隔離膜，和NMOS區(qū)。雙門(mén)極包括位于PMOS區(qū)上的P型部；位于NMOS區(qū)上的N型部；和位于P型部和N型部之間的PN結(jié)。PN結(jié)包括已經(jīng)硅化的硅化區(qū)。從平面看，此硅化區(qū)與PMOS區(qū)和NMOS區(qū)隔開(kāi)，而且是形成在PN隔離膜區(qū)域之內(nèi)。
本發(fā)明的上述和其它目的，特征，形式和優(yōu)點(diǎn)將從下面結(jié)合附圖對(duì)本發(fā)明所作的詳細(xì)描述中看得更清楚。


圖1是按本發(fā)明第一實(shí)施例的半導(dǎo)體器件平面視圖。
圖2是沿圖1的II-II線剖開(kāi)的剖面。
圖3是沿圖1的III-III線剖開(kāi)的剖面。
圖4是按本發(fā)明第一實(shí)施例中一種半導(dǎo)體器件制造方法第一步驟的縱剖面。
圖5是按本發(fā)明第一實(shí)施例中一種半導(dǎo)體器件制造方法第一步驟的橫剖面。
圖6是按本發(fā)明第一實(shí)施例中一種半導(dǎo)體器件制造方法第二步驟的縱剖面。
圖7是按本發(fā)明第一實(shí)施例中一種半導(dǎo)體器件制造方法第二步驟的橫剖面。
圖8是按本發(fā)明第一實(shí)施例中一種半導(dǎo)體器件制造方法第三步驟的縱剖面。
圖9是按本發(fā)明第一實(shí)施例中一種半導(dǎo)體器件制造方法第三步驟的橫剖面。
圖10是按本發(fā)明第一實(shí)施例中一種半導(dǎo)體器件的結(jié)漏特性曲線。
圖11是普通半導(dǎo)體器件的結(jié)漏特性曲線。
具體實(shí)施例方式
第一實(shí)施例參考圖1至3，我們將描述按本發(fā)明第一實(shí)施例的半導(dǎo)體器件。在圖1中，為描述方便，沒(méi)有顯示將雙門(mén)極4上側(cè)覆蓋的硅化防護(hù)膜8和門(mén)極刻蝕掩模5，以便能直接看見(jiàn)雙門(mén)極4。圖2是沿圖1中II-II線剖開(kāi)的剖面。圖3是沿圖1中III-III線剖開(kāi)的剖面。此半導(dǎo)體器件包含一個(gè)半導(dǎo)體襯底1和雙門(mén)極4，如圖2和3所示。半導(dǎo)體襯底1的表面被一個(gè)隔離絕緣膜2局部覆蓋。如圖1所示，半導(dǎo)體襯底1有兩種類(lèi)型的活性區(qū)20，即一種PMOS區(qū)和一種NMOS區(qū)，它們彼此按平面隔開(kāi)，也就是說(shuō)，從上面看下去是由作為隔離絕緣膜2一部分的PN隔離膜3所隔開(kāi)。
雙門(mén)極4處于半導(dǎo)體襯底1上側(cè)沿直線(線狀)延伸而一并伸過(guò)PMOS區(qū)，PN隔離膜3和NMOS區(qū)。雙門(mén)極4包含P型多晶硅部4a(它是位于PMOS區(qū)的P型部)和N型多晶硅部4b(這是位于NMOS區(qū)的N型部)。雙門(mén)極4還包含一個(gè)位于P型多晶硅部4a和N型多晶硅部4b之間的PN結(jié)。PN結(jié)包含一個(gè)硅化區(qū)9。此硅化區(qū)是一個(gè)已經(jīng)硅化的區(qū)域。硅化物區(qū)9與PMOS區(qū)和NMOS區(qū)的位置隔開(kāi)，且從平面來(lái)看處在PN隔離膜3的區(qū)域之內(nèi)。
圖1用標(biāo)記表示接觸點(diǎn)12。它是為保證活性區(qū)20的電連接而設(shè)置的，且把它做在活性區(qū)20內(nèi)使得雙門(mén)極4從平面來(lái)看處于活性區(qū)之間。接觸點(diǎn)12的位置從平面來(lái)看和雙門(mén)極4部分重迭。
如圖2所示，雙門(mén)極4被側(cè)壁絕緣膜6所覆蓋，再上面是硅化防護(hù)膜8(但PN結(jié)未被覆蓋)。在PN結(jié)處，由于沒(méi)有側(cè)壁絕緣膜6和硅化防護(hù)膜8，形成了一個(gè)自對(duì)準(zhǔn)硅化物(salicide)開(kāi)口7。硅化區(qū)9從該開(kāi)口7露出來(lái)。如圖3所示，在接觸點(diǎn)12與雙門(mén)極4重迭的區(qū)域沒(méi)有硅化防護(hù)膜8。但雙門(mén)極4被側(cè)壁絕緣膜6所覆蓋以保證與接觸點(diǎn)12的電絕緣。
基本上整個(gè)雙門(mén)極4的區(qū)域被硅化防護(hù)膜8所覆蓋，但硅化區(qū)9除外。利用這種結(jié)構(gòu)，可以很方便地按自對(duì)準(zhǔn)方式進(jìn)行硅化(見(jiàn)下)。
功能和效果在此實(shí)施例中的半導(dǎo)體器件具有一個(gè)帶雙門(mén)極4的CMOS晶體管器件。雙門(mén)極4的硅化區(qū)9僅形成在PN結(jié)處，而其它部位由側(cè)壁絕緣膜6所覆蓋。因此，可以按自對(duì)準(zhǔn)方式形成一個(gè)接觸孔；實(shí)際上，這個(gè)半導(dǎo)體器件具有按自對(duì)準(zhǔn)方式形成的接觸點(diǎn)12。在這種半導(dǎo)體器件中，不需要對(duì)整個(gè)活性區(qū)20硅化，這樣可以消除活性區(qū)和阱之間的漏電。
尤其是在這種半導(dǎo)體器件中，硅化區(qū)9的位置離開(kāi)PMOS區(qū)和NMOS區(qū)，且從平面來(lái)看是處在PN隔離膜3的區(qū)域之內(nèi)。這種結(jié)構(gòu)有利于防止在硅化區(qū)9和活性區(qū)20之間產(chǎn)生漏電。
在這個(gè)半導(dǎo)體器件中，接觸點(diǎn)12的位置從平面來(lái)看是與雙門(mén)極4部分重迭，即使完全不重疊，則本發(fā)明也有一定效果。但是，當(dāng)采用本發(fā)明時(shí)，可以把接觸點(diǎn)12做成與雙門(mén)極4部分重迭。由于這樣可以減少晶體管所占的面積，我們推薦采用這種部分重迭結(jié)構(gòu)。據(jù)估算，與要求接觸點(diǎn)的位置離開(kāi)雙門(mén)極的普通結(jié)構(gòu)相比，發(fā)現(xiàn)本發(fā)明的這種實(shí)施例的結(jié)構(gòu)可以使晶體管占據(jù)的面積減少30％左右，因?yàn)榫w管的位置和門(mén)極重迭。
此外，接觸點(diǎn)12的位置從平面來(lái)看是避開(kāi)硅化區(qū)9。換句話說(shuō)，使接觸點(diǎn)12處于不和硅化區(qū)重迭的位置。這種結(jié)構(gòu)有利于防止硅化區(qū)9和接觸點(diǎn)12之間產(chǎn)生漏電。接觸點(diǎn)12的位置從平面來(lái)看還要避開(kāi)PN隔離膜3。這種結(jié)構(gòu)有利于有效地保證各活性區(qū)20由接觸點(diǎn)12造成的電連接。
硅化防護(hù)膜8最好包含氮化硅膜，因?yàn)樗菀仔纬?，而且是用防止電極部分硅化的適當(dāng)材料形成的。
參照?qǐng)D4至8及圖2和3來(lái)描述按本實(shí)施例制造一個(gè)半導(dǎo)體器件的方法。圖4，6和8是按圖2同一方向看去的剖面。圖5，7和9是按圖3同一方向看去的剖面。
如圖4和5所示，在半導(dǎo)體襯底1上面上形成一個(gè)門(mén)極氧化膜13。然后在它上側(cè)形成一個(gè)多晶硅膜作為構(gòu)成雙門(mén)極4的材料。多晶硅膜是用一種現(xiàn)有的技術(shù)形成的，使得N型多晶硅形成在NMOS區(qū)，P型多晶硅形成在PMOS區(qū)。然后形成氮化硅膜的絕緣膜將多晶硅膜上側(cè)蓋住。在絕緣膜上形成圖案以用作門(mén)極刻蝕掩模5。用門(mén)極刻蝕掩模5作刻蝕掩模對(duì)多晶硅膜形成圖案。結(jié)果得到如圖4和5所示的雙門(mén)極4結(jié)構(gòu)。
如圖6和7所示，形成側(cè)壁絕緣膜6以將由門(mén)極刻蝕掩模5覆蓋的雙門(mén)極4側(cè)面蓋住。
如圖8和9所示，用硅化防護(hù)膜8將雙門(mén)極4整個(gè)區(qū)域的上側(cè)覆蓋。硅化防護(hù)膜8最好用氮化硅膜來(lái)做。將硅化防護(hù)膜8和門(mén)極刻蝕掩模5用刻蝕等方法除掉使得只有PN結(jié)露在外面。結(jié)果形成如圖8所示的自對(duì)準(zhǔn)硅化物開(kāi)口7。然后進(jìn)行硅化使得只有在雙門(mén)極4內(nèi)自對(duì)準(zhǔn)硅化物開(kāi)口7處的外露部分被硅化。由于整個(gè)雙門(mén)極4區(qū)域除了將被硅化的部分以外的部分基本被硅化防護(hù)膜8所覆蓋，故可按自對(duì)準(zhǔn)方式進(jìn)行硅化。結(jié)果形成如圖8所示的硅化(物)區(qū)9。
如圖2和3所示，在上側(cè)淀積了層間絕緣膜10。按自對(duì)準(zhǔn)方式形成一些接觸孔，使它們從平面來(lái)看相對(duì)于層間絕緣膜10與雙門(mén)極4重迭。在形成接觸孔時(shí)利用硅化防護(hù)膜8作為阻止膜。只有在從平面來(lái)看直接重迭活性區(qū)20的那個(gè)區(qū)域內(nèi)接觸孔能達(dá)到活性區(qū)20的表面。用導(dǎo)電材料填充接觸孔以形成接觸點(diǎn)12。這樣可以得到如圖1至3所示的半導(dǎo)體器件。
某些具有與硅化區(qū)重迭的接觸點(diǎn)的普通結(jié)構(gòu)的結(jié)漏電電流值按圖11的曲線變化。相反，利用本發(fā)明的具有不與硅化區(qū)重迭的接觸孔的結(jié)構(gòu)，其結(jié)漏電變化較小(如圖10所示)，因而可以對(duì)結(jié)漏電加以控制。
按本發(fā)明，在一個(gè)具有雙門(mén)極的CMOS晶體管器件中，可以按自對(duì)準(zhǔn)方式形成接觸孔，并可消除活性區(qū)和阱之間的漏電。
雖然我們已對(duì)本發(fā)明作了詳細(xì)描述和展示，但應(yīng)明白這些都僅僅是示例性的，并非限制于此，本發(fā)明的思路和范疇僅由后面權(quán)利要求書(shū)的各條款限定。
權(quán)利要求
1.一種半導(dǎo)體器件，包括半導(dǎo)體襯底，有兩種類(lèi)型的活性區(qū)，一種是PMOS區(qū)，一種是NMOS區(qū)，彼此間從平面來(lái)看被PN隔離膜所隔開(kāi)；和雙門(mén)極，處于該半導(dǎo)體襯底上側(cè)，直線延伸而一并跨過(guò)前述PMOS區(qū)，PN隔離膜，和NMOS區(qū)，此雙門(mén)極包含位于PMOS區(qū)上的P型部，位于NMOS區(qū)上的N型部，及位于P型部和N型部之間的PN結(jié)，且此PN結(jié)包含已經(jīng)過(guò)硅化的硅化區(qū)，該硅化區(qū)與PMOS區(qū)和NMOS區(qū)隔開(kāi)，并且從平面來(lái)看是形成在該P(yáng)N隔離膜的區(qū)域內(nèi)側(cè)。
2.如權(quán)利要求1的半導(dǎo)體器件，其中除硅化區(qū)以外的雙門(mén)極基本上被硅化防護(hù)膜所覆蓋。
3.如權(quán)利要求2的半導(dǎo)體器件，其中硅化防護(hù)膜包括氮化硅膜。
4.如權(quán)利要求1的半導(dǎo)體器件還包括位于活性區(qū)上的接觸點(diǎn)，從平面來(lái)看與雙門(mén)極部分重迭。
5.如權(quán)利要求4的半導(dǎo)體器件，其中的接觸點(diǎn)從平面來(lái)看處在避開(kāi)硅化區(qū)的位置。
6.如權(quán)利要求4的半導(dǎo)體器件，其中的接觸點(diǎn)從平面來(lái)看處在避開(kāi)PN隔離膜的位置。
全文摘要
一個(gè)半導(dǎo)體器件包括一個(gè)半導(dǎo)體襯底(1)，它具有兩種類(lèi)型的活性區(qū)(20)，一個(gè)是PMOS區(qū)，一個(gè)是NMOS區(qū)，彼此間從平面來(lái)看由一個(gè)PN隔離膜(3)隔開(kāi)；和一個(gè)雙門(mén)極(4)，它在其上側(cè)按直線跨過(guò)PMOS區(qū)，PN隔離膜(3)，和NMOS區(qū)。此雙門(mén)極(4)包含一個(gè)P型(4a)部，一個(gè)N型部(4b)，和一個(gè)處于它們之間的PN結(jié)。此PN結(jié)包含一個(gè)硅化區(qū)(9)。該硅化區(qū)(9)與PMOS區(qū)和NMOS區(qū)相隔離，并且從平面來(lái)看是形成在PN隔離膜(3)的區(qū)域之內(nèi)側(cè)。
文檔編號(hào)H01L21/28GK1551354SQ20041000763
公開(kāi)日2004年12月1日 申請(qǐng)日期2004年2月27日 優(yōu)先權(quán)日2003年5月15日
發(fā)明者蘆田基 申請(qǐng)人:株式會(huì)社瑞薩科技