專利名稱：半導(dǎo)體器件及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件及其形成方法。更具體，本發(fā)明涉及具有柵電極的半導(dǎo)體器件及其形成方法。
背景技術(shù)：
金屬氧化物半導(dǎo)體(MOS)晶體管包括在半導(dǎo)體襯底上形成的柵電極和在與柵電極的相對(duì)側(cè)鄰近的半導(dǎo)體襯底中形成的源/漏區(qū)。柵電極的線寬可能是器件的設(shè)計(jì)中重要的尺寸。隨著MOS晶體管的尺寸減小，也發(fā)生柵電極的線寬相應(yīng)減少。由于柵電極的線寬減小，因此柵電極的電阻一般增加。這些增加的電阻可以減小MOS晶體管的運(yùn)行速度，使之難以實(shí)現(xiàn)高速器件。
已提出形成由多晶硅硅化物制成的柵電極的方法作為用來(lái)減小柵電極電阻的方法。多晶硅硅化物層具有一個(gè)結(jié)構(gòu)，該結(jié)構(gòu)中在摻雜的上多晶硅層層疊低阻金屬硅化物層。圖1示出了具有常規(guī)多晶硅硅化物柵電極的MOS晶體管，以及圖2示出了器件沿圖1的線I-I′的剖面圖。
如圖1和2所示，在半導(dǎo)體襯底1的預(yù)定區(qū)域上提供器件隔離層2，以限定多個(gè)有源區(qū)3。柵極線7跨越有源區(qū)3。柵極線7包括在半導(dǎo)體襯底1上以指定順序?qū)盈B的柵絕緣層4、摻雜多晶硅層5及金屬硅化物層6的。金屬硅化物層6可以由硅化鈷制成。摻雜多晶硅層5和金屬硅化物層6一起形成MOS晶體管的柵電極。在與柵極線7的相對(duì)側(cè)鄰近的有源區(qū)3上提供雜質(zhì)擴(kuò)散層8。雜質(zhì)擴(kuò)散層8對(duì)應(yīng)于MOS晶體管的源/漏區(qū)。
由于金屬硅化物層6具有比摻雜多晶硅層5更低的電阻，因此金屬硅化物層用來(lái)減作柵電極的電阻。隨著半導(dǎo)體器件變得更高度集成，柵極線7的線寬減小。由于線寬減小，可能在金屬硅化物層6中出現(xiàn)可能引起金屬硅化物層6斷裂(斷裂指圖1和2中的“A”)的缺陷。特別在柵極線7的線寬類似于金屬硅化物層6的晶粒尺寸的情況下，斷裂A可能負(fù)面地影響器件的工作。因?yàn)榻饘俟杌飳?中的斷裂A，柵電極的電阻可能顯著地增加。結(jié)果，可能減小MOS晶體管的運(yùn)行速度。
發(fā)明概述本發(fā)明的實(shí)施例提供半導(dǎo)體器件及制造半導(dǎo)體器件的方法，半導(dǎo)體器件包括在半導(dǎo)體襯底中限定有源區(qū)的多個(gè)隔離區(qū)。在有源區(qū)上提供包括多晶硅層上的金屬硅化物的柵電極，以及電連接到柵電極的導(dǎo)電層。在金屬硅化物層中導(dǎo)電層至少橋接一個(gè)間隙。導(dǎo)電層可以是由鋁、鎢、鈦、鉭和/或銅形成的導(dǎo)電線條圖形。導(dǎo)電層可能減小柵電極的電阻?？梢栽谟性磪^(qū)和柵電極之間提供柵絕緣圖形。
半導(dǎo)體器件還可以包括半導(dǎo)體襯底上的層間介質(zhì)。層間介質(zhì)可以具有一個(gè)凹槽，其中形成導(dǎo)電線條圖形。層間介質(zhì)可以包括一個(gè)或更多附加的凹槽，凹槽中形成栓塞線，以將半導(dǎo)體器件中的源/漏區(qū)與相鄰的半導(dǎo)體器件的源/漏區(qū)電連接。
在本發(fā)明的再一實(shí)施例中，半導(dǎo)體器件可以包括半導(dǎo)體襯底上的平整的層間介質(zhì)。在半導(dǎo)體襯底上平整的層間介質(zhì)的頂面和柵電極的頂面可以基本上在同一高度。半導(dǎo)體器件還可以包括在具有第二柵電極的半導(dǎo)體襯底中的第二有源區(qū)，第一柵電極上包括多晶硅層。在這些器件中的導(dǎo)電層可以由導(dǎo)電線條圖形電連接?xùn)烹姌O和第二柵電極。
根據(jù)本發(fā)明的再一實(shí)施例，提供包括襯底和柵極線的半導(dǎo)體器件。柵極線包括在半導(dǎo)體襯底上順序地層疊的柵絕緣圖形和柵電極。在柵極線的側(cè)壁上形成的隔片，以及在柵極線上形成的導(dǎo)電線條圖形。導(dǎo)電線條圖形平行于柵極線和電連接到柵電極。
在這些半導(dǎo)體器件中，柵電極可以包括摻雜的多晶硅層以及還可以選擇性地包括在摻雜的多晶硅層上的金屬硅化物層。半導(dǎo)體器件還可以包括在半導(dǎo)體襯底、柵極線和隔片上的層間介質(zhì)，層間介質(zhì)包括露出柵極線頂面的凹槽。導(dǎo)電線條圖形可以布置在該凹槽中。另外，半導(dǎo)體器件還可以包括在半導(dǎo)體襯底、柵極線和隔片上形成的層間介質(zhì)，層間介質(zhì)被平整直到柵極線的頂面。導(dǎo)電線條圖形的長(zhǎng)度至少可以與柵極線的長(zhǎng)度一樣長(zhǎng)。導(dǎo)電線條圖形可以由金屬制成。
根據(jù)本發(fā)明的又一實(shí)施例，提供包括在半導(dǎo)體襯底上的第一和第二柵極線的半導(dǎo)體器件。第一柵極線包括以指定順序?qū)盈B的第一柵絕緣圖形和第一柵電極，第二柵極線包括以指定順序?qū)盈B的第二柵絕緣圖形和第二柵電極?？梢栽诘谝缓偷诙艠O線上提供導(dǎo)電線條圖形，且可以具有平行于第一柵極線的第一部分和平行于第二柵極線的第二部分。導(dǎo)電線條圖形可以彼此電連接第一和第二柵電極。
在這些半導(dǎo)體器件中，第一和第二柵極線包括摻雜的多晶硅層，以及還可以包括摻雜的多晶硅層上的金屬硅化物層。器件還可以包括第一和第二柵極線的側(cè)壁上的隔片。導(dǎo)電線條圖形的第一部分可以具有至少與第一柵極線相同的長(zhǎng)度，以及導(dǎo)電線條圖形的第二部分可以具有至少與第二柵極線相同的長(zhǎng)度。
根據(jù)本發(fā)明的再一實(shí)施例，可以通過(guò)在半導(dǎo)體襯底上形成包括柵絕緣圖形和柵電極的柵極線制造半導(dǎo)體器件。在柵極線的側(cè)壁上形成隔片，以及在半導(dǎo)體襯底、隔片和柵極線上形成層間介質(zhì)。露出柵極線的頂面，以及在露出的柵極線上形成導(dǎo)電線條圖形，以平行于柵極線。
柵電極至少可以包括摻雜的多晶硅層。柵電極還可以包括摻雜多晶硅層上的金屬硅化物層?？梢酝ㄟ^(guò)構(gòu)圖層間介質(zhì)露出柵極線的頂面，以形成露出柵極線的頂面的凹槽。可以通過(guò)在半導(dǎo)體襯底的表面上形成導(dǎo)電層形成導(dǎo)電線條圖形，以填充凹槽和平整化導(dǎo)電層直到層間介質(zhì)的頂面，以在凹槽中形成導(dǎo)電線條圖形。另外，可以通過(guò)平整化層間介質(zhì)露出柵極線的頂面直到柵極線的頂面露出。然后可以通過(guò)在半導(dǎo)體襯底和露出的柵極線的表面上形成導(dǎo)電層形成這種實(shí)施例中的導(dǎo)電線條圖形，構(gòu)圖導(dǎo)電層，以在柵極線上形成導(dǎo)電線條圖形。
根據(jù)本發(fā)明的又一實(shí)施例，可以通過(guò)在半導(dǎo)體襯底上形成第一柵極線和與第一柵極線隔開的第二柵極線制造半導(dǎo)體器件。第一柵極線包括以指定順序?qū)盈B的第一柵極線絕緣圖形和第一柵電極，第二柵極線包括以指定順序?qū)盈B的第二柵極線絕緣圖形和第二柵電極。在第一和第二柵極線的側(cè)壁上形成隔片。在包括隔片的半導(dǎo)體襯底的表面上形成層間介質(zhì)。露出第一和第二柵極線的頂面。在露出的第一和第二柵極線上形成導(dǎo)電線條圖形。導(dǎo)電線條圖形具有平行于第一柵極線的部分和平行于第二柵極線的部分且彼此電連接第一和第二柵電極。


圖1是具有多晶硅硅化物柵電極(polycide gate electrode)的常規(guī)MOS晶體管的頂視圖。
圖2是沿圖2的線I-I′的剖面圖。
圖3是根據(jù)本發(fā)明的實(shí)施例具有柵電極的半導(dǎo)體器件的頂視圖。
圖4是圖3的器件沿圖3的線II-II′的剖面圖。
圖5是圖3的器件沿圖3的線III-III′的剖面圖。
圖6和7是在不同的制造階段期間圖3的器件沿圖3的線III-III′的剖面圖。
圖8是根據(jù)本發(fā)明的再一實(shí)施例的半導(dǎo)體器件的透視圖。
圖9和10是圖8的器件的剖面圖。
圖11是根據(jù)本發(fā)明的再一實(shí)施例的半導(dǎo)體器件的頂視圖。
圖12是圖11的器件沿圖11的線IV-IV′的剖面圖。
圖13是圖11的器件沿圖11的線V-V′的剖面圖。
圖14是根據(jù)本發(fā)明的再一實(shí)施例的另一種的導(dǎo)電線條圖形的頂視圖。
圖15A和16A是在不同的制造階段期間圖11的器件沿圖11的線IV-IV′的剖面圖。
圖15B和16B是在不同的制造階段期間圖11的器件沿圖11的線V-V的剖面圖。
圖17是根據(jù)本發(fā)明的再一實(shí)施例的半導(dǎo)體器件的剖面圖。
圖18和19是在不同的制造階段期間圖17的器件的剖面圖。
具體實(shí)施例方式
現(xiàn)在參考附圖更完全地描述本發(fā)明，其中示出了本發(fā)明的實(shí)施例。但是本發(fā)明可以以多種不同的方式體現(xiàn)，而不應(yīng)該理解為限于在此闡述的實(shí)施例。相反，提供這些實(shí)施例以便本公開是徹底的和完全的，并將本發(fā)明的范圍完全傳遞給所述領(lǐng)域的技術(shù)人員。在圖中，為了清楚，可以放大層和區(qū)域的厚度。應(yīng)當(dāng)理解當(dāng)一個(gè)層和/或元件指在另一層和/或元件“上”時(shí)，它可以直接在另一層、元件或襯底上，或也可能存在插入層和/或元件。相反，當(dāng)層/元件稱為“直接在另一層/元件上”時(shí)，不存在插入層或元件。同樣，當(dāng)元件描述為在兩個(gè)其他層/元件“之間”時(shí)，它可能是兩個(gè)其他元件之間唯一的元件或也可能存在附加元件。相同的參考標(biāo)記指相同的元件。
現(xiàn)在參考圖3，4和5描述根據(jù)本發(fā)明的某些實(shí)施例的示例性半導(dǎo)體器件。圖4是沿圖3的線II-II′的剖面圖，圖5是沿圖3的線III-III′的剖面圖。
參考圖3，4和5，在半導(dǎo)體襯底10的預(yù)定區(qū)域上提供器件隔離層102，以限定至少一個(gè)有源區(qū)103。例如，器件隔離層102可以是溝道隔離層。柵極線108跨越有源區(qū)103。柵極線108包括在半導(dǎo)體襯底10上以指定順序?qū)盈B的柵絕緣圖形104和柵電極107。例如，柵絕緣圖形104可以由熱氧化物制成，例如，柵電極107可以由摻雜多晶硅105制成。另外，柵電極107可以由摻雜的多晶硅105和金屬硅化物106組成的多晶硅-硅化物組成。金屬硅化物106例如可以是硅化鎢、硅化鈷、硅化鎳和/或硅化鈦。
在柵極線108的側(cè)壁上提供隔片110。隔片110例如可以由二氧化硅、氮化硅和/或氮氧化硅制成。在鄰近柵極線108的相對(duì)側(cè)的半導(dǎo)體襯底10中提供雜質(zhì)擴(kuò)散層111。雜質(zhì)擴(kuò)散層111對(duì)應(yīng)于MOS晶體管的源/漏區(qū)。雜質(zhì)擴(kuò)散層111可以包括輕摻雜的雜質(zhì)擴(kuò)散層109a和重?fù)诫s的雜質(zhì)擴(kuò)散層109b。
在器件隔離層102、有源區(qū)103、柵極線108和隔片110上順序地層疊刻蝕停止層114和層間介質(zhì)115?？涛g停止層114可以由相對(duì)于層間絕緣材料115具有刻蝕選擇性的絕緣體形成。例如，如果層間介質(zhì)115由二氧化硅構(gòu)成，那么刻蝕停止層114可以由氮化硅形成。也可以省去刻蝕停止層114。
層間介質(zhì)115和刻蝕停止層114中的凹槽117露出柵極線108的頂面。在凹槽117中布置導(dǎo)電線條圖形120a。導(dǎo)電線條圖形120a平行于柵極線108和電連接到柵電極107。導(dǎo)電線條圖形120a至少可以是與柵極線108同樣的長(zhǎng)度，且可以由金屬如鋁(Al)、鎢(W)、鈦(Ti)、鉭(Ta)和/或銅(Cu)形成。如果導(dǎo)電線條圖形120a由W、Al或Cu構(gòu)成，那么起阻擋層作用的導(dǎo)電金屬氮化物層也可以保形地層疊在具有鎢(或鋁或銅)層的凹槽117中?？梢允∪?dǎo)電金屬氮化物層。盡管在圖3中導(dǎo)電線條圖形120a具有與柵極線108同樣的寬度“W”，但是導(dǎo)電線條圖形可以比柵極線108更寬。
在圖3，4和5所描繪的半導(dǎo)體器件中，因?yàn)閷?dǎo)電線條圖形120a電連接到柵電極107的頂面且由此可以起減小柵電極107的電阻的作用，所以即使在金屬硅化物層106產(chǎn)生斷裂，由于導(dǎo)電線條圖形120a，也可以減小或防止斷裂可能另外引起的柵電極107的電阻增加。如果柵電極107僅由摻雜的多晶硅層105構(gòu)成，那么導(dǎo)電線條圖形120a電連接到摻雜多晶硅層105，也可以起減小柵電極107的電阻的作用。當(dāng)柵電極107的電阻減小時(shí)，由于導(dǎo)電線條圖形120a，可以增強(qiáng)MOS晶體管的運(yùn)行速度。
如圖3和5所示，可以在導(dǎo)電線條圖形120a的相對(duì)側(cè)提供栓塞線120b。栓塞線120b提供在栓塞凹槽118中，栓塞凹槽118貫穿層間介質(zhì)115和刻蝕-停止層114，以露出雜質(zhì)擴(kuò)散層111的預(yù)定區(qū)域。栓塞線120b電連接相鄰的雜質(zhì)擴(kuò)散層111，且可以平行于導(dǎo)電線條圖形120a。可以在柵極線108的兩側(cè)或僅一側(cè)提供栓塞線，或可以省去。栓塞線120b例如可以由與導(dǎo)電線條圖形120a一樣的相同材料構(gòu)成。
現(xiàn)在參考圖6和7描述根據(jù)本發(fā)明的某些實(shí)施例形成半導(dǎo)體器件的方法。
如圖6所示，在半導(dǎo)體襯底101中形成器件隔離層102，以限定至少一個(gè)有源區(qū)。器件隔離層102可以是溝槽隔離層。在有源區(qū)上且跨越有源區(qū)形成柵極線108。柵極線108包括以指定的順序在半導(dǎo)體襯底101中的有源區(qū)上層疊的柵絕緣圖形104和柵電極107。柵絕緣圖形104例如可以由熱氧化物構(gòu)成，且柵電極107可以是摻雜的多晶硅105。另外，柵電極107可以由多晶硅硅化物制成，多晶硅硅化物由以指定的順序?qū)盈B的摻雜多晶硅105和金屬硅化物106組成。金屬硅化物106例如可以是硅化鎢、硅化鈦、硅化鈷和/或硅化鎳。使用柵極線108和器件隔離層102作為掩模，可以以低劑量注入雜質(zhì)，以在與柵極線108的相對(duì)側(cè)相鄰的有源區(qū)中形成輕摻雜雜質(zhì)擴(kuò)散層109a。然后可以在包括輕摻雜雜質(zhì)擴(kuò)散層109a的半導(dǎo)體襯底101的表面上形成隔片層。接著，如圖6所示，可以各向異性地刻蝕隔片層，以在柵極線108的側(cè)壁上形成隔片110。使用柵極線108、隔片110以及器件隔離層102作為掩模?？梢宰⑷腚s質(zhì)，以形成與每個(gè)輕摻雜雜質(zhì)擴(kuò)散層109a相鄰的高摻雜雜質(zhì)擴(kuò)散層109b。輕和重?fù)诫s雜質(zhì)擴(kuò)散層109a和109b構(gòu)成輕摻雜漏區(qū)或“LDD”型雜質(zhì)擴(kuò)散層111。隔片110例如可以由氧化硅、氮化硅和/或氮氧化硅構(gòu)成。
然后可以在包括雜質(zhì)擴(kuò)散層111的半導(dǎo)體襯底101的表面上順序地形成刻蝕停止層114和層間介質(zhì)115?？涛g停止層114可以是相對(duì)于層間介質(zhì)115具有刻蝕選擇率的絕緣層。例如，如果層間介質(zhì)115由氧化硅構(gòu)成，那么刻蝕停止層114可以由氮化硅制成。也可以省去刻蝕停止層114。
連續(xù)地構(gòu)圖層間介質(zhì)115和刻蝕停止層114，以形成露出柵極線108的頂面的凹槽117和形成露出至少兩個(gè)雜質(zhì)擴(kuò)散層111的預(yù)定區(qū)域的栓塞凹槽118。凹槽117一般將平行于柵極線108，且至少具有與柵極線108相同的長(zhǎng)度，盡管該情況不需要這些。如圖6說(shuō)明，凹槽117可以具有與柵極線108相同的寬度，以致凹槽117露出柵極線108的頂面和部分隔片110，以便保證工藝余量。在凹槽117和栓塞凹槽118的形成過(guò)程中，刻蝕停止層114可以起防止柵極線108的頂面和雜質(zhì)擴(kuò)散層111的表面被刻蝕工序損壞。
如圖7所示，在半導(dǎo)體襯底101上形成導(dǎo)電層120。導(dǎo)電層120填充凹槽117和栓塞凹槽118。導(dǎo)電層可以由如鋁、鎢、鈦、鉭和/或銅金屬形成。導(dǎo)電層120還可以包括由金屬氮化物構(gòu)成的阻擋層，在金屬氮化物層上的金屬層。
然后可以平整導(dǎo)電層120直到層間介質(zhì)115的頂面，以在凹槽117中形成導(dǎo)電線條圖形120a，和在栓塞凹槽118中形成栓塞線，如圖5所示。
現(xiàn)在參考圖8描述根據(jù)本發(fā)明的再一實(shí)施例的半導(dǎo)體器件。由于該器件與如上參考圖3-7所述的半導(dǎo)體器件的某些方面類似，因此下面使用的相同標(biāo)記指相同的元件。
如圖8所示，在半導(dǎo)體襯底101的預(yù)定區(qū)域上提供隔離層102，以限定半導(dǎo)體襯底101中的至少一個(gè)有源區(qū)。柵極線108跨越有源區(qū)3。柵極線108包括以指定順序?qū)盈B在半導(dǎo)體襯底上的柵絕緣圖形104和柵電極107。柵電極107可以由摻雜的多晶硅105和/或多晶硅硅化物制成。多晶硅硅化物可以由以指定的順序?qū)盈B的摻雜多晶硅105和金屬硅化物106組成。
在柵極線108的側(cè)壁上提供隔片110。在與柵極線108的相對(duì)側(cè)鄰近的半導(dǎo)體襯底中提供雜質(zhì)擴(kuò)散層111。在半導(dǎo)體襯底101、柵極線108、隔片110和器件隔離層102上提供平整的層間介質(zhì)115a。平整的層間介質(zhì)115a可以是被平整直到露出柵極線108的頂面的層。在露出的柵極線上提供導(dǎo)電線條圖形120a。導(dǎo)電線條圖形120a可以平行于柵極線108和電連接到柵電極107。在某些實(shí)施例中，導(dǎo)電線條圖形120a由金屬構(gòu)成。如果在金屬硅化物層106中形成斷裂，那么由于導(dǎo)電線條圖形120a，可能減小或消除柵電極的電阻增加的趨勢(shì)。
現(xiàn)在參考圖9和10描述根據(jù)本發(fā)明的再一實(shí)施例形成半導(dǎo)體器件的方法。
參考圖9和10，可以以如上參考圖6所述的方式形成柵極線108、隔片110以及雜質(zhì)擴(kuò)散層111。可以在包括柵極線108、隔片110和雜質(zhì)擴(kuò)散層111的半導(dǎo)體襯底101的表面上形成層間介質(zhì)115。層間介質(zhì)115例如可以是氧化硅。
然后可以平整層間介質(zhì)115，直到柵極線108的頂面露出，以形成平整的層間介質(zhì)115a。然后在包括露出的柵極線108的半導(dǎo)體襯底101的表面上形成導(dǎo)電層120。構(gòu)圖導(dǎo)電層120，以形成圖8中所示的導(dǎo)電線條圖形120a。
可以使用對(duì)應(yīng)于圖3-7中描繪的半導(dǎo)體器件所述的相應(yīng)元件的上述材料形成圖8-10中描繪的半導(dǎo)體器件的各個(gè)層。
現(xiàn)在參考圖11，12和13描述根據(jù)本發(fā)明的附加實(shí)施例的半導(dǎo)體器件。圖12是沿圖11的線IV-IV′的剖面圖和圖13是沿圖11的線V-V′的剖面圖。
參考圖11，12和13，在半導(dǎo)體襯底201的預(yù)定區(qū)域上形成器件隔離層202，以限定至少一個(gè)第一有源區(qū)203a和至少一個(gè)第二有源區(qū)203b。
在第一有源區(qū)203a上和跨越第一有源區(qū)203a形成第一柵極線208a，在第二有源區(qū)203b上和跨越第二有源區(qū)203b形成第二柵極線208b。第一和第二柵極線208a和208b彼此隔開和可以共線布置。第一柵極線208a包括以指定順序?qū)盈B的第一柵絕緣圖形204a和第一柵電極207a。第二柵極線208b包括以指定順序?qū)盈B的第二絕緣圖形204b和第二柵電極207b。第一和第二柵絕緣圖形204a和204b例如可以由熱氧化物構(gòu)成。第一電極207a可以包括第一摻雜的多晶硅205a和/或由以指定順序?qū)盈B的第一摻雜多晶硅層205a和第一金屬硅化物層206a組成的第一多晶硅硅化物。第二柵電極207b可以包括第二摻雜的多晶硅層205b和/或由第二摻雜的多晶硅層205b和第二金屬硅化物206b組成的第二多晶硅硅化物。第一和第二摻雜的多晶硅層205a和205b可以摻雜有相同或不同的導(dǎo)電雜質(zhì)。第一和第二金屬硅化物206a和206b例如可以由硅化鎢、硅化鈦、硅化鈷、硅化鎳和/或硅化鈦形成。
在與第一柵極線208a的相對(duì)側(cè)相鄰的半導(dǎo)體襯底201中形成第一雜質(zhì)擴(kuò)散層211a。在與第二柵極線208b的相對(duì)側(cè)相鄰的半導(dǎo)體襯底201中形成第二雜質(zhì)擴(kuò)散層211b。第一和第二雜質(zhì)擴(kuò)散層211a和211b可以摻雜有相同或不同的導(dǎo)電雜質(zhì)。在第一和第二柵極線208a和208b的側(cè)壁上提供隔片210。隔片210例如可以由氧化硅、氮化硅和/或氮氧化硅構(gòu)成。
然后可以在包括第一和第二柵極線208a和208b的半導(dǎo)體襯底201的表面上順序地層疊刻蝕停止層214和層間介質(zhì)215。刻蝕停止層214可以由相對(duì)于層間介質(zhì)215具有刻蝕選擇率的絕緣材料形成。例如，如果層間介質(zhì)215由氧化硅形成，那么刻蝕停止層214可以由氮化硅制成。可以省去刻蝕停止層214。
如圖13中很好的示出了，可以在層間介質(zhì)215和刻蝕停止層214中形成凹槽217，以露出第一和第二柵極線208a和208b的頂面。在凹槽217中形成導(dǎo)電線條圖形220a。導(dǎo)電線條圖形220a包括平行于第一柵極線208a的部分、平行于第二柵極線208b的部分和連接部分。平行于第一柵極線208a的導(dǎo)電線條圖形220a部分至少可以是與第一柵極線208a有相同的長(zhǎng)度，并且平行于第二柵極線208b的導(dǎo)電線條圖形220a部分至少可以是與第二柵極線208b有相同的長(zhǎng)度。導(dǎo)電線條圖形220a彼此電連接第一和第二柵電極207a和207b。導(dǎo)電線條圖形220a可以由如鋁、鎢、鈦、鉭和/或銅金屬形成。導(dǎo)電線條圖形220a還可以包括插入第一和第二柵電極207a和207b以及導(dǎo)電線條圖形220a的金屬層之間的金屬氮化物阻擋層。
第一柵極線208a和第一雜質(zhì)擴(kuò)散層211a構(gòu)成第一MOS晶體管，第二柵極線208b和第二雜質(zhì)擴(kuò)散層211b構(gòu)成第二MOS晶體管。第一MOS晶體管可以是NMOS晶體管或PMOS晶體管。同樣，第二MOS晶體管可以是NMOS晶體管或PMOS晶體管。
在如上所述的半導(dǎo)體器件中，導(dǎo)電線條圖形220a可以減小第一和第二柵電極207a和207b的電阻和電連接第一和第二柵電極207a和207b。因而，如果在第一和第二金屬硅化物層206a和206b的一個(gè)或兩個(gè)中形成斷裂，那么可以減小一個(gè)(多個(gè))裂縫對(duì)第一和/或第二柵電極207a和207b的電阻的影響。而且，即使省去第一和第二金屬硅化物層206a和206b，導(dǎo)電線條圖形220a也可以減小第一和第二柵電極207a和207b的電阻。導(dǎo)電線條圖形220a起電連接第一和第二柵電極207a和207b的互連的作用。這種布置與使用其上布置有栓塞的接觸栓塞的一般互聯(lián)結(jié)構(gòu)相比可以減小互連電阻。因此，當(dāng)在金屬硅化物層中形成斷裂時(shí)，根據(jù)本發(fā)明的某些實(shí)施例的半導(dǎo)體器件可以減小、最小化或防止柵電極的電阻增加。而且，第一和第二柵電極207a和207b彼此直接連接可以利于提供高速半導(dǎo)體器件。
圖14示出了根據(jù)本發(fā)明的附加實(shí)施例的半導(dǎo)體器件，其中在不同的線上布置第一和第二柵極線208a和208b。
如圖14所示，形成第一和第二柵極線208a和208b，以跨越彼此隔開的各個(gè)第一和第二有源區(qū)203a和203b。從頂示圖看，第一和第二柵極線208a和208b彼此隔開和彼此垂直。在第一和第二柵極線208a和208b上形成導(dǎo)電線條圖形220a。根據(jù)第一和第二柵極線208a和208b的位置，導(dǎo)電線條圖形220a的連接部分“B”可以垂直地彎曲。
圖15A和16A示出了沿圖11的線IV-IV′的剖面圖和圖15B和16B示出了沿圖11的線V-V′的剖面圖。
參考圖15A和16A，在半導(dǎo)體襯底201的預(yù)定區(qū)域上形成器件隔離層202，以限定至少一個(gè)第一有源區(qū)和至少一個(gè)第二有源區(qū)。第一柵極線208a形成在第一有源區(qū)上和跨越第一有源區(qū)，第二柵極線208b形成在第二有源區(qū)上和跨越第二有源區(qū)。第一和第二柵極線208a和208b彼此隔開。第一柵極線208a包括以指定順序?qū)盈B在半導(dǎo)體襯底201上的第一柵絕緣圖形204a和第一柵電極207a。第二柵極線208b包括以指定順序?qū)盈B在半導(dǎo)體襯底201上的第二絕緣圖形204b和第二柵電極207b。
第一和第二柵絕緣圖形204a和204b例如可以由熱氧化物形成。第一柵電極207a可以包括第一摻雜的多晶硅層205a或第一多晶硅硅化物。第一多晶硅硅化物可以包括以指定順序?qū)盈B的第一摻雜多晶硅層205a和金屬硅化物206a。第二柵電極207b可以包括第二摻雜的多晶硅層205b和/或第二多晶硅硅化物。第二柵電極207b可以包括第二摻雜多晶硅層205b和/或第二金屬硅化物206b。第一和第二摻雜的多晶硅層205a和205b可以摻雜有相同或不同的導(dǎo)電雜質(zhì)。第一和第二金屬硅化物206a和206b例如可以由硅化鎢、硅化鈦、硅化鈷、硅化鎳和/或硅化鈦形成。
將雜質(zhì)分別注入與第一柵極線208a的相對(duì)側(cè)相鄰的半導(dǎo)體襯底201和與第二柵極線208b的相對(duì)側(cè)相鄰的半導(dǎo)體襯底201，以形成第一雜質(zhì)擴(kuò)散層211a和第二雜質(zhì)擴(kuò)散層211b?？梢孕纬傻谝缓偷诙s質(zhì)擴(kuò)散層211a和211b，以具有LDD結(jié)構(gòu)。第一和第二雜質(zhì)擴(kuò)散層211a和211b可以包括相同的或不同的導(dǎo)電雜質(zhì)，且可以同時(shí)形成或順序地形成?？梢栽诘谝缓偷诙艠O線208a和208b的側(cè)壁上形成隔片210。隔片210例如可以由氧化硅、氮化硅和/或氮氧化硅構(gòu)成。
在包括隔片210的半導(dǎo)體襯底201的表面上順序地形成刻蝕停止層214和層間介質(zhì)215?？涛g停止層214可以由相對(duì)于層間介質(zhì)215具有刻蝕選擇率的絕緣材料形成。例如，如果層間介質(zhì)215由氧化硅構(gòu)成，那么刻蝕停止層214可以由氮化硅制成?？梢允∪タ涛g停止層214。
連續(xù)地構(gòu)圖層間介質(zhì)215和刻蝕停止層214，以形成露出第一和第二柵極線208a和208b的頂面的凹槽217?？涛g停止層214防止形成凹槽217時(shí)第一和第二柵極線208a的頂面被損壞。此外，刻蝕停止層可以有助于防止第一和第二柵電極207a和207b之間的層間介質(zhì)215過(guò)腐蝕。
參考圖16A和16B，在半導(dǎo)體襯底201的表面上形成導(dǎo)電層220，以填充凹槽217。導(dǎo)電層220可以由如鋁、鎢、鈦、鉭和/或銅金屬形成。在某些情況下，導(dǎo)電層220可以包括金屬氮化物阻擋層。然后可以平整導(dǎo)電層220直到層間介質(zhì)215的頂面，以形成圖12和13中所示的導(dǎo)電線條圖形220a。
圖17中示出了根據(jù)本發(fā)明的再一實(shí)施例的半導(dǎo)體器件的剖面圖。
如圖17所示，半導(dǎo)體器件可以包括器件隔離層202、第一和第二柵極線208a和208b、隔片210、第一和第二雜質(zhì)擴(kuò)散層211a和211b。器件的這些部分參考圖11，12和13的先前描述。
在半導(dǎo)體襯底201、器件隔離層202、第一和第二柵極線208a和208b、隔片210和第一和第二雜質(zhì)擴(kuò)散層211a和211b上形成平整的層間介質(zhì)215a。平整的層間介質(zhì)215a是被平整直到露出第一和第二柵極線208a和208b的頂面的層。在露出的第一和第二柵極線208a和208b上布置導(dǎo)電線條圖形220a。導(dǎo)電線條圖形220a具有平行于第一柵極線208a的部分、平行于第二柵極線208b的部分。平行于導(dǎo)電線條圖形220a的第一柵極線208a部分可以具有至少與第一柵極線相同的長(zhǎng)度。平行于導(dǎo)電線條圖形220a的第二柵極線208b的部分可以具有至少與第二柵極線208b相同的長(zhǎng)度。
可以形成導(dǎo)電線條圖形220a，以覆蓋第一和第二柵極線208a和208b的頂面的整個(gè)長(zhǎng)度。導(dǎo)電線條圖形220a電連接第一和第二柵電極207a和207b。因此，導(dǎo)電線條圖形220a可以減小第一和第二柵電極207a和207b的電阻和用作第一和第二柵電極207a和207b的互聯(lián)。結(jié)果，如果在金屬硅化物層中形成斷裂時(shí)，可以減小、最小化和/或防止柵電極的電阻增加。此外，間隔電極207a和207b彼此直接連接，這可以利于提供高速半導(dǎo)體器件。
現(xiàn)在參考圖18和19描述根據(jù)本發(fā)明的再一實(shí)施例形成半導(dǎo)體器件的方法。
如圖18和19所示，用和圖15A和15B的論述中同樣的上述方法形成第一和第二柵極線208a和208b、隔片210以及第一和第二雜質(zhì)擴(kuò)散層。然后可以在包括第一和第二柵極線208a和208b以及隔片210的半導(dǎo)體襯底201的表面上形成刻蝕停止層214和層間介質(zhì)215。
平整層間介質(zhì)215，直到露出第一和第二柵極線208a和208b的頂面，以形成平整的層間介質(zhì)215a。然后在包括露出的第一和第二柵極線208a的半導(dǎo)體襯底的表面上形成導(dǎo)電層220。導(dǎo)電層可以由金屬形成。構(gòu)圖導(dǎo)電層220，以形成圖17中所示的導(dǎo)電線條圖形220a。
在第三和第四實(shí)施例中，相應(yīng)元件可以由相同的材料制成。
盡管參考其優(yōu)選實(shí)施例已經(jīng)具體展示和描述了本發(fā)明，但是本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)明白在不脫離由下述權(quán)利要求及其等效的權(quán)利所限定的本發(fā)明的精神和范圍的情況下，可以在形式上和細(xì)節(jié)進(jìn)行改變。
權(quán)利要求
1.一種半導(dǎo)體器件，包括半導(dǎo)體襯底；在半導(dǎo)體襯底中限定有源區(qū)的多個(gè)隔離區(qū)；有源區(qū)上的柵電極，其中柵電極包括多晶硅層上的金屬硅化物層；以及在柵電極上且電連接到柵電極的導(dǎo)電層；其中在金屬硅化物層中導(dǎo)電層至少橋接的一個(gè)間隙。
2.如權(quán)利要求1的半導(dǎo)體器件，其中導(dǎo)電層直接在金屬硅化物層上。
3.如權(quán)利要求1的半導(dǎo)體器件，還包括有源區(qū)和柵電極之間的柵絕緣圖形。
4.如權(quán)利要求1的半導(dǎo)體器件，其中導(dǎo)電層是導(dǎo)電線條圖形。
5.如權(quán)利要求4的半導(dǎo)體器件，其中導(dǎo)電線條圖形由鋁、鎢、鈦、鉭或銅的至少一種形成。
6.如權(quán)利要求4的半導(dǎo)體器件，還包括半導(dǎo)體襯底上的層間介質(zhì)，并且其中導(dǎo)電線條圖形布置在層間介質(zhì)中的凹槽中。
7.如權(quán)利要求6的半導(dǎo)體器件，其中層間介質(zhì)包括第二凹槽，以及其中該器件還包括使半導(dǎo)體器件中的源/漏區(qū)與相鄰的半導(dǎo)體器件的源/漏區(qū)電連接的栓塞線。
8.如權(quán)利要求1的半導(dǎo)體器件，還包括半導(dǎo)體襯底上的平整的層間介質(zhì)，其中在半導(dǎo)體襯底上平整的層間介質(zhì)的頂面和柵電極的頂面基本上在同一高度。
9.如權(quán)利要求1的半導(dǎo)體器件，還包括半導(dǎo)體襯底中的第二有源區(qū)，其上具有第二柵電極，其中第二柵電極包括多晶硅層上的金屬硅化物層，其中導(dǎo)電層是電連接?xùn)烹姌O和第二柵電極的導(dǎo)電線條圖形。
10.如權(quán)利要求9的半導(dǎo)體器件，其中導(dǎo)電線條圖形直接在柵電極和第二柵電極上。
11.如權(quán)利要求1的半導(dǎo)體器件，其中導(dǎo)電層減小柵電極的電阻。
12.一種半導(dǎo)體器件，包括半導(dǎo)體襯底；包括在半導(dǎo)體襯底上順序地層疊的柵絕緣圖形和柵電極的柵極線；在柵極線的側(cè)壁上形成的隔片；以及布置在柵極線上的導(dǎo)電線條圖形，以及其中導(dǎo)電線條圖形平行于柵極線并且電連接到柵電極。
13.如權(quán)利要求12的半導(dǎo)體器件，其中柵電極包括摻雜的多晶硅層。
14.如權(quán)利要求13的半導(dǎo)體器件，還包括金屬硅化物層，其中金屬硅化物層在摻雜的多晶硅層上。
15.如權(quán)利要求14的半導(dǎo)體器件，還包括半導(dǎo)體襯底上的層間介質(zhì)，層間介質(zhì)包括露出柵極線的頂面的凹槽，以及其中在凹槽中提供導(dǎo)電線條圖形。
16.如權(quán)利要求15的半導(dǎo)體器件，還包括在半導(dǎo)體襯底和層間介質(zhì)之間的刻蝕停止層，其中刻蝕停止層相對(duì)于層間介質(zhì)具有刻蝕選擇率。
17.如權(quán)利要求12的半導(dǎo)體器件，還包括在半導(dǎo)體襯底上形成的層間介質(zhì)，層間介質(zhì)被平整到柵極線的頂面。
18.如權(quán)利要求12的半導(dǎo)體器件，其中導(dǎo)電線條圖形至少具有與柵極線相同的長(zhǎng)度。
19.如權(quán)利要求12的半導(dǎo)體器件，其中導(dǎo)電線條圖形由金屬構(gòu)成。
20.如權(quán)利要求14的半導(dǎo)體器件，其中在金屬硅化物層中導(dǎo)電層至少橋接一個(gè)間隙。
21.如權(quán)利要求12的半導(dǎo)體器件，其中導(dǎo)電層減小柵電極的電阻。
22.一種半導(dǎo)體器件，包括半導(dǎo)體襯底；在半導(dǎo)體襯底上且彼此隔開的第一柵極線和第二柵極線，第一柵極線包括在第一柵絕緣圖形上層疊的第一柵電極，第二柵極線包括在第二柵絕緣圖形上層疊的第二柵電極；以及第一和第二柵極線上的導(dǎo)電線條圖形，其中導(dǎo)電線條圖形具有平行于第一柵極線的第一部分和平行于第二柵極線的第二部分，以及其中導(dǎo)電線條圖形將第一和第二柵電極彼此電連接。
23.如權(quán)利要求22的半導(dǎo)體器件，其中第一和第二柵極線包括摻雜的多晶硅層。
24.如權(quán)利要求23的半導(dǎo)體器件，其中第一和第二柵極線還包括摻雜的多晶硅層上的金屬硅化物層。
25.如權(quán)利要求22的半導(dǎo)體器件，還包括布置在第一和第二柵極線的側(cè)壁上的隔片和覆蓋包括露出第一和第二柵極線的頂面的凹槽的半導(dǎo)體襯底的層間介質(zhì)；以及其中導(dǎo)電線條圖形布置在層間介質(zhì)中的凹槽中。
26.如權(quán)利要求25的半導(dǎo)體器件，還包括在半導(dǎo)體襯底和層間介質(zhì)之間的刻蝕停止層，其中刻蝕停止層相對(duì)于層間介質(zhì)具有刻蝕選擇率。
27.如權(quán)利要求22的半導(dǎo)體器件，還包括半導(dǎo)體襯底上的層間介質(zhì)，層間介質(zhì)被平整到第一和第二柵極線的高度。
28.如權(quán)利要求22的半導(dǎo)體器件，其中導(dǎo)電線條圖形的第一部分至少是與第一柵極線相同的長(zhǎng)度，以及導(dǎo)電線條圖形的第二部分至少是與第二柵極線相同的長(zhǎng)度。
29.如權(quán)利要求22的半導(dǎo)體器件，其中導(dǎo)電線條圖形由金屬構(gòu)成。
30.如權(quán)利要求24的半導(dǎo)體器件，其中在金屬硅化物層中導(dǎo)電層至少橋接一個(gè)間隙。
31.如權(quán)利要求22的半導(dǎo)體器件，其中導(dǎo)電層減小柵電極的電阻。
32.一種形成半導(dǎo)體器件的方法，包括在半導(dǎo)體襯底上形成包括至少一個(gè)柵絕緣圖形和柵電極的柵極線；在柵極線的側(cè)壁上形成的隔片；在半導(dǎo)體襯底、隔片和柵極線上形成層間介質(zhì)；露出柵極線的頂面；以及在露出的柵極線上形成平行于柵極線的導(dǎo)電線條圖形。
33.如權(quán)利要求32的方法，其中柵電極至少包括摻雜的多晶硅層。
34.如權(quán)利要求33的方法，其中柵電極還包括金屬硅化物層，以及其中金屬硅化物層形成在摻雜的多晶硅層上。
35.如權(quán)利要求32的方法，其中露出柵極線的頂面包括構(gòu)圖層間介質(zhì)以形成露出柵極線的頂面的凹槽，以及其中形成導(dǎo)電線條圖形包括在半導(dǎo)體襯底的整個(gè)表面上形成導(dǎo)電層以填充凹槽，然后平整化導(dǎo)電層直到層間介質(zhì)的頂面，以在凹槽中形成導(dǎo)電線條圖形。
36.如權(quán)利要求35的方法，其中該方法還包括在形成層間介質(zhì)之前，在包括隔片的半導(dǎo)體襯底的整個(gè)表面上形成刻蝕停止層，其中刻蝕停止層相對(duì)于層間介質(zhì)具有刻蝕選擇率；在構(gòu)圖層間介質(zhì)之后，構(gòu)圖柵極線上的刻蝕停止層以露出柵極線的頂面。
37.如權(quán)利要求32的方法，其中露出柵極線的頂面包括平整化層間介質(zhì)直到柵極線的頂面露出，以及其中形成導(dǎo)電線條圖形包括在半導(dǎo)體襯底上和露出的柵極線上形成導(dǎo)電層，然后構(gòu)圖導(dǎo)電層以在柵極線上形成導(dǎo)電線條圖形。
38.如權(quán)利要求32的方法，其中導(dǎo)電線條圖形由金屬構(gòu)成。
39.一種形成半導(dǎo)體器件的方法，包括在半導(dǎo)體襯底上形成第一柵極線和與第一柵極線隔開的第二柵極線，第一柵極線包括在第一柵絕緣圖形上層疊的第一柵電極，并且第二柵極線包括在第二柵絕緣圖形上層疊的第二柵電極；在第一和第二柵極線的側(cè)壁上形成的隔片；在半導(dǎo)體襯底和隔片上形成層間介質(zhì)；露出第一柵極線的頂面和第二柵極線的頂面；以及在第一和第二柵極線露出的頂面上形成導(dǎo)電線條圖形，其中導(dǎo)電線條圖形電連接第一和第二柵電極。
40.如權(quán)利要求39的方法，其中第一和第二柵電極每個(gè)至少包括摻雜的多晶硅層。
41.如權(quán)利要求40的方法，其中第一和第二柵電極每個(gè)還包括在摻雜多晶硅層上的金屬硅化物層。
42.如權(quán)利要求39的方法，其中露出柵極線的頂面和形成導(dǎo)電線條圖形包括構(gòu)圖層間介質(zhì)以形成露出第一和第二柵極線的頂面的凹槽；在半導(dǎo)體襯底的表面上形成導(dǎo)電層以填充凹槽；以及平整化導(dǎo)電層直到層間介質(zhì)的頂面，以在凹槽中形成導(dǎo)電線條圖形。
43.如權(quán)利要求42的方法，其中該方法還包括在形成層間介質(zhì)之前，在包括隔片的半導(dǎo)體襯底的整個(gè)表面上形成刻蝕停止層，其中刻蝕停止層相對(duì)于層間介質(zhì)具有刻蝕選擇率；以及在構(gòu)圖層間介質(zhì)之后構(gòu)圖刻蝕停止層，以露出柵極線的頂面。
44.如權(quán)利要求39的方法，其中露出柵極線的頂面包括平整化層間介質(zhì)直到第一和第二柵極線的頂面露出，以及其中形成導(dǎo)電線條圖形包括在半導(dǎo)體襯底上和露出的第一和第二柵極線上形成導(dǎo)電層，然后構(gòu)圖導(dǎo)電層以在第一和第二柵極線的頂面上形成導(dǎo)電線條圖形。
45.如權(quán)利要求39的方法，其中導(dǎo)電線條圖形由金屬構(gòu)成。
全文摘要
提供包括半導(dǎo)體襯底和柵極線的半導(dǎo)體器件。柵極線在半導(dǎo)體襯底上并且包括以指定順序?qū)盈B在半導(dǎo)體襯底上的柵絕緣圖形和柵電極。在柵極線的側(cè)壁上形成的隔片；在柵極線上形成導(dǎo)電線條圖形。導(dǎo)電線條圖形平行于柵極線和電連接到柵電極。
文檔編號(hào)H01L23/522GK1531109SQ20041000749
公開日2004年9月22日 申請(qǐng)日期2004年3月5日 優(yōu)先權(quán)日2003年3月7日
發(fā)明者柳圭浩, 鄭舜文, 金成奉, 林勛, 趙源錫 申請(qǐng)人:三星電子株式會(huì)社