專利名稱：集成的多芯片芯片級(jí)封裝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總體上涉及一種集成的、節(jié)省空間的多級(jí)半導(dǎo)體芯片級(jí)封裝，并且更為特別的，涉及一種使用最小數(shù)量的用于板級(jí)互聯(lián)的焊球陣列的大容量存儲(chǔ)器半導(dǎo)體封裝。
背景技術(shù)：
為了好的電性能和節(jié)約空間，現(xiàn)在在許多高密度雙列直插存儲(chǔ)器模塊(DIMM)中使用芯片級(jí)封裝(CSP)，因?yàn)榉庋b尺寸通常不超過裸芯片尺寸的20％。相比諸如引線框型薄型小尺寸封裝(TSOP)或球柵陣列(BGA)封裝的其它的半導(dǎo)體封裝類型，CSP封裝在大小上實(shí)質(zhì)上更小，這樣可以在DIMM模塊上放置大量的存儲(chǔ)器封裝來達(dá)成更大的存儲(chǔ)容量。
當(dāng)通常的半導(dǎo)體封裝的單片電路布置占據(jù)在DIMM模塊中使用的印刷線路板(PWB)上的所有可用空間時(shí)，增加存儲(chǔ)器密度的一般方法是通過使用垂直堆疊的封裝，比如在于2002年6月11日授權(quán)的U.S.專利No.6,404,662中描述的那些，其中表示出用于Rambus存儲(chǔ)器封裝的堆疊的存儲(chǔ)器封裝。在于2001年5月29日授權(quán)的U.S.專利No.6,239,496中公開了一種非常薄的多芯片封裝組件。在于2002年9月24日授權(quán)的U.S.專利No.6,455,928中描述了一種多個(gè)可堆疊微球柵陣列(FBGA)組件。在這種可堆疊組件中，通常通過以如圖1所示的方式將一個(gè)封裝放置在另一個(gè)的頂部來垂直堆疊相同的FBGA封裝。
在圖1的組件中示出的堆疊的封裝10-1和10-2包括許多(例如，兩個(gè))一個(gè)位于另一個(gè)上面的集成電路(IC)芯片1。通過芯片附著粘合劑5將每一堆疊的封裝10-1和10-2的IC芯片1接合到襯底3。每一襯底3位于襯底金屬化電路7上，并且每一金屬化電路7由沿著封裝的外部周界的導(dǎo)電焊球9的陣列支撐。與上面的IC芯片封裝10-1相關(guān)聯(lián)的焊球9在通過下一級(jí)襯底3連接在一起的相應(yīng)電焊盤處和與下面的IC芯片封裝10-2相關(guān)聯(lián)的焊球9電氣連接。這樣，可以明白攜帶各自的IC芯片1的上一級(jí)和下一級(jí)封裝10-1和10-2由焊球9彼此隔開。金連接線11從每一IC芯片1上的面朝下的輸入/輸出焊盤13突出，以便通過形成在上一級(jí)和下一級(jí)封裝10-1和10-2的襯底3中的開口附著到襯底金屬化電路7。金連接線11由合適的保護(hù)性密封劑15圍繞。
因此，圖1的堆疊的封裝組件的高度和單獨(dú)的IC芯片封裝10-1和10-2的組合高度相等。另外，通過在每一單獨(dú)的封裝10-1和10-2上為了封裝到封裝的電氣互聯(lián)使用焊球9的陣列，通常在厚度上大于半導(dǎo)體芯片1和它的支撐襯底的焊球高度，將使得在垂直堆疊中的上面的和下面的IC芯片封裝10-1和10-2之間形成間隙16，除非在相鄰的堆疊的封裝之間使用空間填充材料。不使用這種空間填充材料的話，堆疊的封裝10-1和10-2會(huì)具有弱結(jié)構(gòu)整體性，因?yàn)閮H僅互聯(lián)了沿著組件的外部周界的焊球9而在焊球陣列之間懸臂或者甚至部分懸掛薄的、易損壞的IC芯片。
如圖1所示的周界焊球互聯(lián)的另一個(gè)不足是必須增大封裝的總尺寸來容納位于沿著周界處的相對(duì)大的焊球。但是，圖1的堆疊的封裝組件的尺寸大于具有直接位于IC芯片下的焊球陣列的相當(dāng)?shù)膯我恍酒珻SP封裝10-1或10-2。這個(gè)尺寸的增加減小了堆疊的封裝組件作為小型芯片級(jí)封裝的有效性。因此，需要一種堆疊的封裝組件，其相比具有直接附加到IC芯片下的焊球的組件的單一芯片封裝不增加平面區(qū)域(在x-y維度)。就是說，需要具有一種多級(jí)堆疊的封裝組件，其僅些微增加由相當(dāng)?shù)膯我恍酒庋b占據(jù)的區(qū)域。堆疊的封裝組件必須還具有用于處理，裝配的強(qiáng)結(jié)構(gòu)整體性和長時(shí)間的可靠性。
在這個(gè)相同考慮中，在便攜式電子設(shè)備中的應(yīng)用繼續(xù)需要IC芯片封裝更薄，更輕，并且在結(jié)構(gòu)上更堅(jiān)固。因此，需要提供用于DRAM存儲(chǔ)器和其它應(yīng)用的改進(jìn)的結(jié)構(gòu)堅(jiān)固、低型面、高密度、堆疊的CSP封裝。相比通常的可堆疊CSP組件，改進(jìn)的封裝應(yīng)該具有更低的總型面(高度)以及更好的堅(jiān)固性和硬度，其中通常的可堆疊CSP組件具有處在如圖1所示的單獨(dú)的垂直堆疊的單一芯片封裝之間的周界焊球互聯(lián)。為了靈活性的最大化，在裝配之前，單一芯片封裝應(yīng)該具有單獨(dú)的用作用于單片電路板組件的獨(dú)立式單一芯片封裝的選擇。或者，當(dāng)需要時(shí)，應(yīng)該可以將獨(dú)立式單一芯片封裝裝配在一起來形成垂直集成的多級(jí)芯片級(jí)封裝，該多級(jí)芯片級(jí)封裝具有和在封裝前的單一芯片封裝本質(zhì)上相同的覆蓋區(qū)。另外，當(dāng)使用單獨(dú)的封裝的各自附著的焊球陣列將它們堆疊在一起時(shí)，集成的封裝組件的總高度應(yīng)該小于單獨(dú)的封裝的和。

發(fā)明內(nèi)容
總體而言，通過將兩個(gè)或多個(gè)單一芯片CSP子組件一個(gè)堆疊在另一個(gè)上面來裝配垂直集成的多芯片CSP封裝。之后以密封劑材料密封組件周界，這樣完成的堆疊的封裝組件具有單一CSP封裝的外觀，其中單一CSP封裝具有用于板級(jí)裝配到印刷線路板(PWB)的互聯(lián)焊球的相同陣列。通過使用現(xiàn)有的芯片附著粘合材料將上一級(jí)和下一級(jí)CSP封裝子組件接合在一起。在一個(gè)具有兩芯片封裝堆疊的實(shí)施例中，上一級(jí)和下一級(jí)封裝子組件都是單一芯片存儲(chǔ)器球柵陣列(mBGA)，也就是，其特點(diǎn)為以正面向下的組態(tài)結(jié)合中心焊盤并且適于用在DRAM存儲(chǔ)器模塊中的CSP封裝。
更為特別的，將實(shí)質(zhì)上相同的上面的和下面的獨(dú)立式CSP封裝子組件一個(gè)堆疊在另一個(gè)上面來形成節(jié)省空間的集成的兩封裝堆疊的組件。上面的和下面的獨(dú)立式封裝子組件中的每一個(gè)都包括接合到薄襯底的單一的集成電路芯片。位于芯片下的輸入/輸出焊盤通過金線的方式和在襯底上的線接合焊盤電氣地連接。在襯底上的線接合焊盤由保護(hù)性密封劑密封。周界線接合焊盤位于襯底的頂部并且焊球接合焊盤位于襯底的底部。位于襯底的相對(duì)側(cè)的周界線接合焊盤和焊球接合焊盤通過襯底電氣的連接在一起。沿著襯底的底部在那里的焊球接合焊盤上附著焊球陣列。兩封裝堆疊的組件的上一級(jí)和下一級(jí)CSP封裝子組件彼此不同，其不同在于下一級(jí)子組件的襯底和下一級(jí)襯底上的周界線接合焊盤比上一級(jí)子組件的襯底和那上面的線接合焊盤略長。這種長度上的不同對(duì)于線接合機(jī)器執(zhí)行在上一級(jí)和下一級(jí)CSP封裝子組件的上面的和下面的線接合焊盤之間的垂直線接合是必要的。
將上一級(jí)CSP封裝子組件安裝在并且粘合地接合在下一級(jí)封裝子組件上，但是，沒有任何焊球位于它們之間。因此，集成的堆疊封裝形成有一個(gè)直接堆疊在另一個(gè)上的上面的和下面的CSP封裝子組件。通過在上面的和下面的CSP封裝子組件的襯底上的周界線接合焊盤之間附著金線來線接合堆疊的CSP封裝子組件。之后將密封劑應(yīng)用到整個(gè)堆疊的組件來封閉線，從而加強(qiáng)在上一級(jí)和下一級(jí)子組件之間的粘合接合。在完成的堆疊的組件中，僅沿著下一級(jí)CSP封裝子組件的襯底的底部附加單一陣列的焊球。
雖然優(yōu)選的堆疊的組件具有一對(duì)一個(gè)堆疊在另一個(gè)上的CSP封裝子組件，也可將任意合適數(shù)量(例如，四)的CSP封裝子組件以根據(jù)本發(fā)明的說明的其它方式在垂直堆疊中集成。因此，集成的封裝組件現(xiàn)在可以包括多個(gè)一個(gè)堆疊在其它上的相同的集成電路芯片，同時(shí)不占據(jù)PWB上的另外的空間，使得其理想地適于用在大容量DRAM存儲(chǔ)器模塊中。


圖1示出了具有周界焊球互聯(lián)的多個(gè)陣列的現(xiàn)有的堆疊CSP封裝組件；圖2示出了獨(dú)立式單一芯片CSP封裝子組件，其適于用作用于本發(fā)明的改進(jìn)的堆疊封裝組件的上一級(jí)子組件；圖3示出了獨(dú)立式單一芯片CSP封裝子組件，其適于用作用于本發(fā)明的改進(jìn)的堆疊封裝組件的下一級(jí)子組件；圖4示出了本發(fā)明的改進(jìn)的集成堆疊封裝組件，其在將焊球和圖2的上一級(jí)CSP封裝子組件附著之前在圖3的下一級(jí)CSP封裝子組件上安裝焊球；圖5示出了在圖4的集成堆疊封裝組件的上一級(jí)和下一級(jí)CSP封裝子組件之間的線接合互聯(lián)和密封，其中集成堆疊封裝組件具有沿著下一級(jí)封裝子組件的底部附著的單一陣列的焊球；圖6是圖5的集成堆疊封裝組件的透視的局部剖切視圖，其中封裝組件具有一對(duì)一個(gè)堆疊在另一個(gè)上面的單一芯片CSP封裝子組件；圖7A和7B示出了襯底帶和單一的襯底圖案的頂視圖，其中在那上面具有電路配線和用于構(gòu)成圖2和3的單一芯片CSP封裝子組件的周界接合焊盤；圖8示出了另一個(gè)用于用在本發(fā)明的堆疊封裝組件中的獨(dú)立式單一芯片CSP封裝子組件；圖9A和9B示出了在集成堆疊封裝組件的上一級(jí)和下一級(jí)CSP封裝子組件之間的線接合互聯(lián)和密封，其中每一CSP封裝子組件根據(jù)圖8的另外的組件制造；并且圖10示出了根據(jù)本發(fā)明的具有四個(gè)一個(gè)堆疊在其它上面的CSP封裝子組件的集成堆疊封裝組件。
具體實(shí)施例方式
在圖2的附圖中，示出了獨(dú)立型單一芯片CSP封裝20的橫截面。像將要在參考圖4時(shí)解釋的那樣，CSP封裝20也適于用作在改進(jìn)的、節(jié)省空間的可堆疊封裝組件中的上一級(jí)封裝子組件。將集成電路(IC)芯片22通過粘合的芯片附著材料層26的方式裝配到薄襯底24。粘合材料26可以是柔性材料，來減輕在襯底24和IC芯片22之間因?yàn)闊崤蛎洰a(chǎn)生的壓力。通過實(shí)例的方式，襯底24可以是靈活的聚酰亞胺，薄芯(thin-core)層壓的玻璃環(huán)氧樹脂印刷線路板(PWB)，或者液晶聚合物(LCP)膜。將位于IC芯片22的中心區(qū)域上的面朝下的IC輸入/輸出焊盤28通過金線32的方式線接合到襯底線接合焊盤30，其中金線延伸通過在襯底24中的開口以附著到焊盤30。線32由密封劑密封以便保護(hù)。
單一芯片封裝20的襯底24包括金屬化導(dǎo)體電路跡線36，其用于安排來自襯底線接合焊盤30的電信號(hào)到焊球接合焊盤38和周界線接合焊盤40的路徑。最后，沿著襯底24的底部在焊球接合焊盤38上附著焊球42的陣列。在圖2的單一芯片封裝20中，周界線接合焊盤40和焊球接合焊盤38位于襯底24的相對(duì)側(cè)并且通過電鍍通孔41的方式彼此互聯(lián)。
轉(zhuǎn)到圖8，示出了具有襯底24-1和沿著襯底24-1的底部的單一金屬化電路層46的單一芯片封裝20-1。在該例中，周界線接合焊盤48位于焊球線接合焊盤38的相同側(cè)。在周界線接合焊盤48上形成通過襯底24-1的開口49，通過這個(gè)開口可以接收金線(在圖9A和9B中示出)?？梢酝ㄟ^例如光刻或激光剝離的方式將開口49預(yù)先制造在襯底24-1中。
附圖的圖3示出了也適于用作在圖4的改進(jìn)的可堆疊封裝組件中的下一級(jí)封裝子組件的獨(dú)立式單一芯片CSP封裝50的橫截面。圖3的單一芯片下一級(jí)封裝50在結(jié)構(gòu)上和圖2所示的單一芯片上一級(jí)封裝20幾乎相同。除了襯底24-2的側(cè)面延伸部和下一級(jí)CSP封裝50的周界線接合焊盤40-1比上一級(jí)CSP封裝20的那些略長。這個(gè)襯底24-2和下一級(jí)CSP封裝50的線接合焊盤40-1的附加的邊緣延伸部是需要用于線接合機(jī)器執(zhí)行在圖5的堆疊的封裝組件中，沿著上一級(jí)和下一級(jí)封裝20和50的邊緣在上面的和下面的線接合焊盤40和40-1之間的垂直線接合。附加的長度可能根據(jù)選擇的線接合機(jī)器毛細(xì)管尖端(capillary tip)大小和線直徑而改變。估計(jì)下一級(jí)CSP封裝50的線接合焊盤40-1將僅比上一級(jí)CSP封裝20的線接合焊盤40長十分之幾微米(例如，0.1-0.2微米)。另外，可以制造圖2的單一芯片CSP封裝20和圖3的單一芯片CSP封裝50中的每一個(gè)使其具有襯底，其中該襯底具有以如圖8所示的方式沿著它的底部的單一的金屬化電路層46。
在獨(dú)立使用的過程中，圖2和3的單獨(dú)的CSP封裝20和50能夠彼此獨(dú)立工作并且可被以現(xiàn)有的單一電路表面安裝裝配處理通過它們各自的焊球42的陣列裝配到印刷線路板。但是，像剛剛描述的，圖2的上一級(jí)封裝20將相比圖3的下一級(jí)封裝50具有略小的周界接合區(qū)域，使得當(dāng)垂直堆疊上面的和下面的封裝子組件時(shí)，下面的封裝的周界接合焊盤向外突出以致提供足夠的空隙用于線接合機(jī)器執(zhí)行在上面的和下面的接合焊盤之間的向下線接合。
在圖4的附圖中，示出圖2的上一級(jí)CSP封裝子組件20安裝在圖3的下一級(jí)CSP封裝子組件50的頂部，但是在它們之間沒有附著占據(jù)空間的焊球。就是說，在如圖4所示的集成裝配之前，不需要將焊球42的陣列附著到圖2的上一級(jí)封裝20，但是如果封裝20要被用作獨(dú)立式的單一芯片封裝的話，這將會(huì)是需要的。應(yīng)用電子級(jí)粘合劑57來將上一級(jí)封裝子組件20直接接合到下一級(jí)封裝子組件50來形成集成的堆疊封裝組件55。接合粘合劑57可以是以如圖4所示的方式放置在橫過下一級(jí)封裝子組件50的IC芯片22的上表面或橫過上一級(jí)封裝子組件20的襯底24的下表面的粘合材料的薄片。另外，并且由圖5的堆疊封裝組件55-1最好的示出的，可以將多滴粘合劑59分配到下一級(jí)封裝子組件50的IC芯片22的上面。通過使用預(yù)先確定的溫度和壓力應(yīng)用粘合劑57或59的合適的層壓和處理來以一個(gè)在另一個(gè)上的有效的堆疊格式來層壓兩個(gè)相鄰的CSP封裝子組件20和50。
層壓之后，通過使用合適的連接在微電子級(jí)金線60，或類似的方式來線接合圖5的堆疊的封裝組件55-1，其中金線連接在上一級(jí)封裝20的暴露的周界線接合焊盤40和下一級(jí)封裝50的暴露的周界線接合焊盤40-1之間。堆疊的封裝55-1可能還通過線接合焊盤40和40-1通過使用其它互聯(lián)方式比如，帶狀導(dǎo)線，卷帶式自動(dòng)接合，帶狀接合，焊帶，或者導(dǎo)電聚合體垂直互聯(lián)。在完成線接合之后，應(yīng)用密封材料62來密閉線60并且保護(hù)在集成的封裝組件55-1的上面的和下面的封裝子組件20和50之間的層壓。
圖6的附圖示出了在通過鋸切，激光切割或者穿孔的方式從帶分隔(singulate)堆疊的封裝組件55-1之后的密封62，其中穿孔是以將要在參考圖7A時(shí)更為詳細(xì)的討論的方式?？梢酝ㄟ^使用將液體密封劑分配通過上一級(jí)襯底24的帶中的空穴開口或者通過使用合適的壓模加工的傳遞模型法完成密封。沿著堆疊的封裝組件55-1的下一級(jí)封裝50的襯底24的底部附著導(dǎo)體焊球64的單一陣列。
圖6還示出了沿著堆疊的組件55-1的上一級(jí)和下一級(jí)CSP封裝子組件20和50的襯底24的外部邊緣在周界線接合焊盤40和40-1之間的微電子級(jí)金線60的線接合?？赡軐⒍询B的封裝組件55-1的密封僅限于相對(duì)的邊緣周界，其中線接合焊盤40和40-1以及線互聯(lián)60位于那里(如圖6所示)，或者密封可能還包括上一級(jí)子組件20的暴露的芯片表面，這樣密封62覆蓋組件55-1的頂部的所有四個(gè)側(cè)面。通過前述的優(yōu)點(diǎn)，現(xiàn)在可能實(shí)現(xiàn)具有一對(duì)相同的堆疊的IC芯片1的增大容量的集成組件55-1，而且不會(huì)增加僅由單一的一個(gè)CSP封裝在印刷線路板上正常占據(jù)的空間。
可以使用隔開的(也就是，單獨(dú)的)封裝用于制造圖6的堆疊組件55-1的整個(gè)集成過程。但是，在大規(guī)模生產(chǎn)中，這個(gè)過程還可以以襯底帶格式執(zhí)行，這種格式通常用在制造單一芯片CSP封裝中。在帶格式中，由框架定位物(framing fixture)支撐的襯底材料帶用來在一批處理中裝配多個(gè)集成電路。根據(jù)它的大小，帶可能包括10到50個(gè)單獨(dú)封裝的陣列。在襯底帶的每一襯底中形成多個(gè)電路72和開口75(如圖7A所示)。開口75的寬度反過來影響襯底的寬度。例如，對(duì)于用作上一級(jí)封裝子組件的襯底帶，可以預(yù)先切割開口75使得其比在用作下一級(jí)封裝子組件的帶中預(yù)先切割的開口略大。
圖7A的附圖示出了包括多個(gè)相同的單一芯片襯底72的襯底帶70。在圖7B中示出了對(duì)于每一單獨(dú)的襯底72的電路路徑安排配線的示意圖，其中線接合焊盤30位于中心開口74的附近并且焊球接合焊盤38和周界線接合焊盤40由單獨(dú)的導(dǎo)電金屬跡線36連接。
圖7b的襯底72上的電路是用于變更來自集成電路的信號(hào)輸入/輸出的路徑安排并且用于使形成的接合焊盤用于線接合附著和用于焊球附著。在制造過程中，以在上面參考圖2和3時(shí)描述的方式將單獨(dú)的集成電路芯片附著到并且線接合到圖7A的襯底帶70。當(dāng)執(zhí)行堆疊裝配時(shí)，將意在為頂部子組件的帶使用合適的粘合材料疊放(superimpose)或?qū)訅涸谙旅娴膸稀Ｊ褂煤线m的溫度和壓力擠壓和處理層壓的帶。
像在早先參考圖8時(shí)公開的那樣，每一上一級(jí)和下一級(jí)CSP封裝(例如，20-1)的襯底24-1可能包括沿著底部接受線接合的單一的金屬化電路層46。在這個(gè)另外的情形中，并且現(xiàn)在參考圖9A和9B的附圖，形成集成的堆疊CSP封裝組件80，其中一對(duì)獨(dú)立式CSP封裝20-1的上一級(jí)和下一級(jí)襯底24-1都包括單一的金屬化電路層46和各自的周界線接合焊盤48和48-1，其中焊盤具有可線接合的金屬涂層(finish)比如鎳和金。通常電鍍鎳/金涂層但是也可以通過化學(xué)鍍層方法沉積。像在參考圖8時(shí)公開的，通過蝕刻或者激光剝離移去襯底材料，例如，在預(yù)先制造襯底帶來創(chuàng)建通過襯底24-1的開口，從而允許微電子級(jí)金線82的線接合和位于沿著開口49的底部的暴露的周界接合焊盤48和48-1接觸的過程中。
盡管圖4和圖9A的集成的堆疊封裝組件55和58示出了一對(duì)以一個(gè)垂直堆疊在另一個(gè)上面的方式布置的CSP封裝子組件，應(yīng)該理解可以將任意合適數(shù)量的CSP封裝堆疊在一起來達(dá)成本發(fā)明的大容量，節(jié)省空間的優(yōu)點(diǎn)。例如，圖10的附圖示出了具有以層疊方式一個(gè)堆疊在其它上面的總共四個(gè)獨(dú)立式CSP封裝20-1，20-2，20-3和20-4的多級(jí)芯片級(jí)封裝組件90。僅需要將單一陣列的焊球92接合到最下面的CSP封裝20-4的底部來最小化封裝90的垂直高度。另外，就像當(dāng)參考圖2和3時(shí)首次描述的那樣，使得堆疊封裝的襯底24-1，24-2，24-3，24-4的周界漸次的更長，從而可以在應(yīng)用密封劑94完成封裝90之前通過線接合機(jī)器完成在逐次更長的周界線接合焊盤之間的線接合。
上面描述的集成的堆疊CSP封裝55，80和90的特點(diǎn)都在于相對(duì)小的大小。就是說，每一堆疊的封裝將具有從外部看單一封裝的外觀以及小于將兩個(gè)單獨(dú)的封裝以其它方式一個(gè)堆疊在另一個(gè)上面并且在它們之間放置有焊球互聯(lián)的高度。本發(fā)明的堆疊的封裝組件是理想地適于用在大存儲(chǔ)器容量DRAM存儲(chǔ)器模塊中的。在這個(gè)情形中，組件的上一級(jí)和下一級(jí)封裝優(yōu)選的是單一芯片存儲(chǔ)器球柵陣列(mBGA)，該陣列具有以如圖2和3所示的面朝下組態(tài)接合的中心焊盤。
權(quán)利要求
1.一種集成的芯片級(jí)封裝組件，包括一個(gè)放置在另一上的至少第一和第二芯片級(jí)封裝，其中所述第一和第二芯片級(jí)封裝中的第一個(gè)包括集成電路芯片；襯底，所述集成電路芯片接合到該襯底上，所述襯底具有頂側(cè)和底側(cè)以及向外突出并且超出集成電路芯片的延伸部；多個(gè)位于襯底的底側(cè)的焊球接合焊盤；多個(gè)位于襯底延伸部上的周界線接合焊盤；位于所述襯底上并且在所述集成電路芯片和所述多個(gè)周界線接合焊盤之間互聯(lián)的導(dǎo)電信號(hào)跡線；以及附著到所述多個(gè)在所述襯底底側(cè)的焊球接合焊盤中的相應(yīng)焊球接合焊盤的一個(gè)焊球互聯(lián)陣列，通過其所述第一芯片級(jí)封裝可以附著到印刷線路板。
2.如權(quán)利要求1所述的集成的芯片級(jí)封裝組件，還包括安裝在所述集成電路芯片上的面朝下的信號(hào)輸入/輸出焊盤以及多個(gè)安裝在襯底的底側(cè)的襯底線接合焊盤，其中該焊盤通過所述導(dǎo)電信號(hào)跡線和所述多個(gè)焊球接合焊盤及周界線接合焊盤電氣互聯(lián)，所述輸出/輸出焊盤和所述多個(gè)襯底線接合焊盤電氣連接。
3.如權(quán)利要求1所述的集成的芯片級(jí)封裝組件，其中所述多個(gè)周界線接合焊盤位于襯底的頂側(cè)使得其處于襯底的其上設(shè)置有所述多個(gè)焊球接合焊盤的相對(duì)側(cè)。
4.如權(quán)利要求1所述的集成的芯片級(jí)封裝組件，其中所述多個(gè)周界線接合焊盤位于襯底的底側(cè)使得其和所述多個(gè)焊球接合焊盤一樣處于襯底的相同側(cè)。
5.如權(quán)利要求1所述的集成的芯片級(jí)封裝組件，其中所述多個(gè)周界線接合焊盤、所述多個(gè)焊球接合焊盤、以及所述導(dǎo)電信號(hào)跡線中的每一個(gè)位于襯底的單一側(cè)上，所述單一側(cè)是襯底的底側(cè)。
6.如權(quán)利要求1所述的集成的芯片級(jí)封裝組件，其中所述第一和第二芯片級(jí)封裝中的第二個(gè)包括集成電路芯片；襯底，所述集成電路芯片接合到該襯底上，所述襯底具有頂側(cè)和底側(cè)以及向外突出并且超出集成電路芯片的延伸部；多個(gè)位于襯底的底側(cè)的焊球接合焊盤；多個(gè)位于襯底延伸部上的周界線接合焊盤；以及位于所述襯底上并且在所述集成電路芯片和所述多個(gè)焊球接合焊盤和周界線接合焊盤中的每一個(gè)之間互聯(lián)的導(dǎo)電信號(hào)跡線，所述第二芯片級(jí)封裝放置于所述第一芯片級(jí)封裝上，并且不將焊球互聯(lián)附著到在所述第二芯片級(jí)封裝的襯底的底側(cè)上的所述多個(gè)焊球接合焊盤，使得以垂直堆疊并且不存在位于它們之間的焊球互聯(lián)的方式布置所述第一和第二芯片級(jí)封裝。
7.如權(quán)利要求6所述的集成的芯片級(jí)封裝組件，其中所述第二芯片級(jí)封裝直接粘合地接合到所述第一芯片級(jí)封裝，并且在它們之間不存在焊球互聯(lián)。
8.如權(quán)利要求7所述的集成的芯片級(jí)封裝組件，其中所述第二芯片級(jí)封裝通過粘合材料層的方式直接粘合地接合到所述第一芯片級(jí)封裝，其中粘合材料層位于所述第二芯片級(jí)封裝的襯底和所述第一芯片級(jí)封裝的集成電路芯片之間。
9.如權(quán)利要求7所述的集成的芯片級(jí)封裝組件，其中所述第二芯片級(jí)封裝通過粘合劑滴的方式直接粘合地接合到所述第一芯片級(jí)封裝，其中粘合劑滴位于所述第二芯片級(jí)封裝的襯底和所述第一芯片級(jí)封裝的集成電路芯片之間。
10.如權(quán)利要求6所述的集成的芯片級(jí)封裝組件，其中所述第二芯片級(jí)封裝的襯底比所述第一芯片級(jí)封裝的襯底短。
11.如權(quán)利要求10所述的集成的芯片級(jí)封裝組件，還包括在位于所述第二芯片級(jí)封裝的襯底延伸部上的多個(gè)周界線接合焊盤和位于所述第一芯片級(jí)封裝的襯底延伸部上的多個(gè)周界線接合焊盤之間連接的導(dǎo)電體。
12.如權(quán)利要求11所述的集成的芯片級(jí)封裝組件，還包括圍繞由所述第一和第二芯片級(jí)封裝形成的垂直堆疊并且密封所述導(dǎo)電體的密封劑，其中所述導(dǎo)電體在位于所述第一和第二芯片級(jí)封裝的襯底延伸部上的各自的多個(gè)周界線接合焊盤之間連接。
13.如權(quán)利要求11所述的集成的芯片級(jí)封裝組件，其中在位于所述第一和第二芯片級(jí)封裝的各自的多個(gè)周界線接合焊盤之間連接的所述導(dǎo)電體是微電子級(jí)金線。
14.如權(quán)利要求11所述的集成的芯片級(jí)封裝組件，其中所述導(dǎo)電體和所述第一和第二芯片級(jí)封裝的各自的多個(gè)周界線接合焊盤通過孔連接，其中孔形成在其上設(shè)置有所述多個(gè)周界線接合焊盤的所述第一和第二芯片級(jí)封裝的襯底延伸部上。
15.一種集成級(jí)封裝組件，包括以一個(gè)垂直堆疊在另一個(gè)上的方式布置的多個(gè)芯片級(jí)封裝子組件，所述多個(gè)芯片級(jí)封裝子組件的每一個(gè)具有安裝在襯底上的集成電路芯片，從而在垂直堆疊中的所述芯片級(jí)封裝子組件的上面一個(gè)的襯底直接安裝在所述芯片級(jí)封裝子組件的相鄰的下面一個(gè)的集成電路芯片的頂部，每一襯底具有多個(gè)周界線接合焊盤以及多個(gè)連接在所述多個(gè)周界線接合焊盤和安裝在所述襯底上的集成電路芯片之間的導(dǎo)電信號(hào)跡線；多個(gè)焊球接合焊盤，位于芯片級(jí)封裝子組件的所述垂直堆疊的最下面一個(gè)的襯底上，以及焊球互聯(lián)陣列，附著到所述最下面的芯片級(jí)封裝子組件的相應(yīng)的所述多個(gè)焊球接合焊盤，通過其所述垂直堆疊可以附著到印刷線路板。
16.如權(quán)利要求15所述的集成的芯片級(jí)封裝組件，其中所述多個(gè)芯片級(jí)封裝子組件的每一個(gè)的襯底具有向外突出并且超出安裝在所述襯底上的集成電路芯片的延伸部，每一襯底的多個(gè)線接合焊盤位于該襯底的延伸部上，并且在垂直堆疊中的所述芯片級(jí)封裝子組件的上面一個(gè)的襯底延伸部比所述芯片級(jí)封裝子組件的相鄰的下面的一個(gè)的襯底延伸部短。
17.如權(quán)利要求16所述的集成的芯片級(jí)封裝組件，進(jìn)一步包括在位于垂直堆疊中的所述芯片級(jí)封裝子組件的上面一個(gè)的襯底延伸部上的多個(gè)周界線接合焊盤和位于所述芯片級(jí)封裝子組件的相鄰的下面的一個(gè)的襯底延伸部上的多個(gè)周界線接合焊盤之間連接的導(dǎo)電體。
18.如權(quán)利要求17所述的集成的芯片級(jí)封裝組件，進(jìn)一步包括圍繞圍由所述芯片級(jí)封裝子組件形成的垂直堆疊并且至少密封導(dǎo)電體的密封劑，其中導(dǎo)電體在位于所述多個(gè)芯片級(jí)封裝子組件的襯底延伸部上的各自的多個(gè)周界線接合焊盤之間連接。
全文摘要
一種集成的芯片級(jí)封裝(CSP)(55)，其布置在垂直堆疊中并且包括兩個(gè)或多個(gè)單一芯片封裝子組件，該子組件具有直接疊放在下一級(jí)CSP子組件(50)上的上一級(jí)CSP子組件(20)。在垂直堆疊中的最下面的CSP子組件(50)包括焊球(64)的陣列以和印刷線路板互聯(lián)。通過使用從位于上一級(jí)襯底延伸部(24)上的周界線接合焊盤(40)到位于下一級(jí)襯底延伸部(24)上的匹配的周界線接合焊盤(40－1)的線接合實(shí)現(xiàn)在上一級(jí)和下一級(jí)封裝子組件(20，50)之間的垂直電氣連接，其中下一級(jí)襯底延伸部(24)在長度上比上一級(jí)襯底延伸部要長。通過使用薄粘合材料將堆疊的子組件(20，50)接合在一起，并且以密封劑密封周界線接合以便保護(hù)。裝配的垂直堆疊具有單一的CSP的外觀但是在高度上比兩個(gè)單獨(dú)的封裝要小，其中單獨(dú)封裝以位于它們之間的焊球互聯(lián)堆疊在一起。
文檔編號(hào)H01L25/065GK1652334SQ200410002598
公開日2005年8月10日 申請(qǐng)日期2004年2月2日 優(yōu)先權(quán)日2004年2月2日
發(fā)明者葛維滬, 孔言, 許勝漳 申請(qǐng)人:金士頓科技公司