芯片的封裝結(jié)構(gòu)的制作方法
【專利摘要】本實(shí)用新型提供了一種芯片的封裝結(jié)構(gòu)，包括：承載盤、芯片、多個(gè)第一導(dǎo)電塊和塑封料；所述承載盤的正面具有多個(gè)凸起焊盤；所述芯片具有一有源面，所述第一導(dǎo)電塊的一端與所述有源面電連接，所述第一導(dǎo)電塊的另一端與所述凸起焊盤電連接；所述塑封料包圍所述芯片并填滿所述承載盤和所述芯片之間的空間。在本實(shí)用新型提供的芯片的封裝結(jié)構(gòu)中，通過刻蝕在承載盤的正面形成凸起焊盤，在凸起焊盤與芯片的有源面實(shí)現(xiàn)電連接的同時(shí)，增大了塑封料在芯片與承載盤之間的流通通道，使得塑封料能夠填滿芯片與承載盤之間的空間，因此塑封之前不必進(jìn)行底部填充工藝，降低了封裝成本。
【專利說明】芯片的封裝結(jié)構(gòu)
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及芯片封裝【技術(shù)領(lǐng)域】，特別涉及一種芯片的封裝結(jié)構(gòu)。
【背景技術(shù)】
[0002]隨著科學(xué)技術(shù)的發(fā)展，各種芯片封裝技術(shù)不斷涌現(xiàn)，隨之出現(xiàn)了各種封裝形式的芯片。在各種封裝形式的芯片中，雙側(cè)引腳扁平封裝(dual flat packagee,簡稱DFP)和四側(cè)無引腳扁平封裝(quad flat non-leaded package,簡稱QFN)特別是裝載方式采用倒裝的QFN/DFN芯片，即倒裝QFN/DFN芯片由于具有厚度薄、集成度高及散熱性能好等優(yōu)點(diǎn)，近年來得到廣泛的應(yīng)用。倒裝QFN/DFN芯片在進(jìn)行封裝時(shí)芯片的正面朝下面對承載盤，所述芯片的正面與所述承載盤實(shí)現(xiàn)電連接，。其中，芯片的正面即芯片的有源面，所述有源面上排布有各種器件，所述承載盤可以為引線框架上的大面積中間焊盤，也可以為印刷電路板。
[0003]請參考圖1，其為現(xiàn)有技術(shù)的倒裝QFN/DFN芯片的封裝結(jié)構(gòu)示意圖。如圖1所示，現(xiàn)有技術(shù)中倒裝QFN/DFN芯片的封裝結(jié)構(gòu)10包括承載盤11、芯片12、多個(gè)導(dǎo)電塊13、塑封料14和引腳15，其中，為了保證QFN/DFN芯片具有良好的散熱性能，所述承載盤11的面積一般比較大，所述引腳15位于所述承載盤11的邊緣，所述引腳15的厚度與所述承載盤11的厚度相同，芯片12具有一有源面，所述有源面具有電極用于各個(gè)器件的電性引出，所述電極上設(shè)置有焊墊(圖中未示出)，所述焊墊的位置根據(jù)有源面的電極位置進(jìn)行設(shè)置，一般呈陣列排列，每個(gè)焊墊分別通過導(dǎo)電塊13與所述承載盤11或引腳15電連接。
[0004]可見，整個(gè)承載盤11的厚度都是相同的，所述導(dǎo)電塊13的厚度等于所述芯片12與承載盤11的間距。通常的，所述導(dǎo)電塊13采用的材料為金屬銅，所述導(dǎo)電塊13的厚度一般在45 μ m左右。
[0005]由于芯片的厚度很薄，而且塑封料14在承載盤11和所述芯片12之間的流動空間只有導(dǎo)電塊13之間的空隙，塑封料14無法在所述承載盤11和所述芯片12之間正常流通并填滿所述承載盤11與所述芯片12之間的空間，導(dǎo)致芯片容易損壞。為了解決這一問題，目前采用的方法是在進(jìn)行塑封工藝之前，通過底部填充工藝在芯片12與承載盤11之間填滿填充膠16，所述填充膠16的顆粒非常小同時(shí)具有良好的流動性，因此能夠保證填充質(zhì)量，解決細(xì)間距的封裝結(jié)構(gòu)存在的問題。如圖1所示，所述承載盤11和所述芯片12之間填充有填充膠16，包圍芯片12的其他區(qū)域填充有塑封料14。
[0006]目前，各種芯片包括倒裝QFN/DFN芯片的厚度都越來越薄，為了保證封裝質(zhì)量塑封之前必須要在所述承載盤11和所述芯片12之間進(jìn)行底部填充。但是，底部填充工藝會增加了芯片封裝的成本和封裝工藝的復(fù)雜程度。
[0007]基此，如何改善現(xiàn)有技術(shù)中芯片封裝時(shí)由于芯片與承載盤的間距太小使得塑封料無法填滿芯片與承載盤之間的空間導(dǎo)致器件容易損壞的問題已經(jīng)成為本領(lǐng)域技術(shù)人員亟需解決的技術(shù)問題。
實(shí)用新型內(nèi)容[0008]本實(shí)用新型的目的在于提供一種芯片的封裝結(jié)構(gòu)，以解決現(xiàn)有的芯片封裝過程中由于芯片與承載盤的間距小使得塑封料無法填滿芯片與承載盤之間的空間導(dǎo)致器件容易損壞的問題。
[0009]為解決上述技術(shù)問題，本實(shí)用新型提供一種芯片的封裝結(jié)構(gòu)，所述芯片的封裝結(jié)構(gòu)包括:承載盤、芯片、多個(gè)第一導(dǎo)電塊和塑封料；
[0010]所述承載盤的正面設(shè)置有多個(gè)凸起焊盤；
[0011]所述芯片具有一有源面，所述第一導(dǎo)電塊的一端與所述有源面電連接，所述第一導(dǎo)電塊的另一端與所述凸起焊盤電連接；
[0012]所述塑封料包圍所述芯片并填滿所述承載盤和所述芯片之間的空間。
[0013]優(yōu)選的，在所述的芯片的封裝結(jié)構(gòu)中，所述凸起焊盤的厚度范圍在20μπι到250 μ m之間。
[0014]優(yōu)選的，在所述的芯片的封裝結(jié)構(gòu)中，所述塑封料為環(huán)氧樹脂。
[0015]優(yōu)選的，在所述的芯片的封裝結(jié)構(gòu)中，還包括:若干個(gè)引腳；
[0016]所述引腳設(shè)置于所述承載盤的邊緣，所述引腳的表面設(shè)置有引腳焊盤，所述引腳焊盤的表面與所述凸起焊盤的表面位于同一水平面。
[0017]優(yōu)選的，在所述的芯片的封裝結(jié)構(gòu)中，還包括:多個(gè)第二導(dǎo)電塊；
[0018]所述第二導(dǎo)電塊的一端與所述有源面電連接，所述第二導(dǎo)電塊的另一端與所述承載盤的凸起焊盤電連接。
[0019]優(yōu)選的，在所述的芯片的封裝結(jié)構(gòu)中，所述第一導(dǎo)電塊和第二導(dǎo)電塊采用的材料均為金屬銅，所述第一導(dǎo)電塊和第二導(dǎo)電塊的厚度均在45 μ m到60 μ m之間。
[0020]在本實(shí)用新型提供的芯片的封裝結(jié)構(gòu)中，通過刻蝕在承載盤的正面形成凸起焊盤，在所述凸起焊盤與所述芯片實(shí)現(xiàn)電連接的同時(shí)，增大了塑封料在所述芯片與所述承載盤之間的流通通道，使得所述塑封料能夠填滿所述芯片與所述承載盤之間的空間，因此塑封工藝之前不必進(jìn)行底部填充工藝，從而減少了芯片的封裝工序，有效地降低了封裝成本。
【專利附圖】

【附圖說明】
[0021]圖1是現(xiàn)有技術(shù)的倒裝QFN/DFN芯片的封裝結(jié)構(gòu)示意圖；
[0022]圖2是本實(shí)用新型實(shí)施例的芯片的封裝結(jié)構(gòu)的制造方法的工藝流程圖；
[0023]圖3a至圖3e是本實(shí)用新型實(shí)施例的芯片的封裝結(jié)構(gòu)的制造方法中各步驟的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0024]以下結(jié)合附圖和具體實(shí)施例對本實(shí)用新型提出的芯片的封裝結(jié)構(gòu)作進(jìn)一步詳細(xì)說明。根據(jù)下面說明和權(quán)利要求書，本實(shí)用新型的優(yōu)點(diǎn)和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準(zhǔn)的比例，僅用以方便、明晰地輔助說明本實(shí)用新型實(shí)施例的目的。
[0025]請參考圖3e，其為本實(shí)用新型實(shí)施例的芯片的封裝結(jié)構(gòu)在塑封工藝之后的結(jié)構(gòu)示意圖。如圖3e所示，所述芯片的封裝結(jié)構(gòu)20包括:承載盤21、芯片22、多個(gè)第一導(dǎo)電塊23和塑封料24 ;所述承載盤21的正面設(shè)置有多個(gè)凸起焊盤26 ;所述芯片22具有一有源面27，所述第一導(dǎo)電塊23的一端與所述有源面27電連接，所述第一導(dǎo)電塊23的另一端與所述凸起焊盤26電連接；所述塑封料24包圍所述芯片22并填滿所述承載盤21和所述芯片22之間的空間。
[0026]具體的，所述承載盤21厚度均勻，其整體厚度一般在100 μ m到300 μ m之間。所述承載盤21的正面設(shè)置有多個(gè)凸起焊盤26，所述凸起焊盤26的厚度范圍一般在20 μ m到250 μ m之間。所述凸起焊盤26之間形成了一定的空隙，所述空隙的大小主要與所述凸起焊盤26的厚度有關(guān)。所述凸起焊盤26的厚度越厚，空隙越大；反之，空隙越小。
[0027]所述第一導(dǎo)電塊23的一端與所述所述芯片22的有源面27電連接，所述第一導(dǎo)電塊23的另一端與所述承載盤21的凸起焊盤26電連接，所述芯片22與承載盤21通過多個(gè)第一導(dǎo)電塊23實(shí)現(xiàn)電連接之后，所述塑封料24在所述芯片22與承載盤21之間的流動空間包括第一導(dǎo)電塊23之間的空隙和凸起焊盤26之間的空隙。
[0028]可見，所述芯片的封裝結(jié)構(gòu)20中塑封料的流動空間不僅包括第一導(dǎo)電塊23之間的空隙，還包括凸起焊盤26之間的空隙。而現(xiàn)有的倒裝QFN/DFN芯片的封裝結(jié)構(gòu)10中只有導(dǎo)電塊13之間的空隙是塑封料的流動空間，因此，在所述芯片的封裝結(jié)構(gòu)20中塑封料的流動空間比現(xiàn)有的倒裝QFN/DFN芯片的封裝結(jié)構(gòu)10的要大。
[0029]本實(shí)用新型實(shí)施例中，所述塑封料24為環(huán)氧樹脂，所述芯片22的周圍以及所述承載盤21和所述芯片22之間的空間填充的塑封料24都是環(huán)氧樹脂。
[0030]請繼續(xù)參考圖3e，如圖3e所示，所述芯片的封裝結(jié)構(gòu)20還包括:若干個(gè)引腳25，所述引腳25位于所述承載盤21的邊緣，所述引腳25的表面設(shè)置有引腳焊盤(圖中未示出)，所述引腳焊盤的表面與所述凸起焊盤26的表面位于同一水平面，每個(gè)引腳25通過所述第二導(dǎo)電塊29與所述有源面27上的一個(gè)焊墊電連接。
[0031 ] 其中，所述第一導(dǎo)電塊23和第二導(dǎo)電塊29的厚度均在45 μ m到60 μ m之間。所述第一導(dǎo)電塊23和第二導(dǎo)電塊29均可以采用任何導(dǎo)電材料，比如金、銀、銅等導(dǎo)電金屬。優(yōu)選的，所述第一導(dǎo)電塊23和第二導(dǎo)電塊29采用的材料均為金屬銅。
[0032]其中，所述凸起焊盤26和引腳25的數(shù)量及其位置都是根據(jù)芯片22上的器件數(shù)量及其位置進(jìn)行設(shè)置的。
[0033]相應(yīng)的，本實(shí)施例還提供了一種芯片的封裝結(jié)構(gòu)的制造方法。請參考圖2，并結(jié)圖3a至圖3e，所述芯片的封裝結(jié)構(gòu)的制造方法包括以下步驟:
[0034]SlO:提供一承載盤21 ；
[0035]Sll:刻蝕所述承載盤21在所述承載盤21的正面形成若干個(gè)凸起焊盤26 ；
[0036]S12:提供一芯片22，所述芯片22具有一有源面27 ；
[0037]S13:提供多個(gè)第一導(dǎo)電塊23 ；
[0038]S14:利用所述第一導(dǎo)電塊23實(shí)現(xiàn)所述有源面27與所述凸起焊盤26的電連接；
[0039]S15:提供塑封料24 ；
[0040]S16:進(jìn)行塑封工藝，使所述塑封料24包圍所述芯片22并填滿所述芯片22與所述承載盤21之間的空間。
[0041]具體的，首先，提供一厚度均勻的承載盤21和若干個(gè)引腳25。所述承載盤21和引腳25都可以采用現(xiàn)有的材料，其中，所述承載盤21可以是引線框架上的大面積中間焊盤，也可以是印刷電路板。如圖3a所示，所述承載盤21和引腳25的厚度相等，一般都在100 μ m到300μπι之間。所述若干個(gè)引腳25設(shè)置于所述承載盤21的邊緣，所述引腳21的表面設(shè)置有引腳焊盤(圖中未示出)。
[0042]接著，對所述承載盤21進(jìn)行刻蝕在所述承載盤21的正面形成若干個(gè)凸起焊盤26。如圖3b所示，所述承載盤21進(jìn)行刻蝕之后，所述承載盤21的表面上形成了若干個(gè)凸起焊盤26，所述凸起焊盤26的表面仍與所述引腳25的表面即所述引腳焊盤的表面位于同一水平面，形成凸起焊盤26之后，所述承載盤21的厚度是不均勻的，形成有凸起焊盤26的位置比較厚，未形成凸起焊盤26的位置比較薄，所述凸起焊盤26的厚度范圍一般在20 μ m到250 μ m之間。
[0043]然后，提供一芯片22。所述芯片22具有一有源面27。如圖3c所示，所述有源面27上設(shè)置有若干個(gè)焊墊(圖中未示出)，所述焊墊的位置分別與所述凸起焊盤26和所述引
腳焊盤的位置一一對應(yīng)。
[0044]之后，在所述焊墊和凸起焊盤26之間和所述焊墊和引腳焊盤之間分別設(shè)置多個(gè)第一導(dǎo)電塊23和多個(gè)第二導(dǎo)電塊29，并分別利用第一導(dǎo)電塊23和第二導(dǎo)電塊29實(shí)現(xiàn)所述焊墊與所述凸起焊盤26和引腳焊盤的電連接。在此過程中，所述第一導(dǎo)電塊23和第二導(dǎo)電塊29是同時(shí)設(shè)置、同時(shí)連接的。
[0045]如圖3d所示，多個(gè)第一導(dǎo)電塊23設(shè)置于所述有源面27的焊墊和凸起焊盤26之間，所述第一導(dǎo)電塊23的一端均與所述有源面27的一個(gè)焊墊電連接，所述第一導(dǎo)電塊的另一端均與一個(gè)凸起焊盤電連接；多個(gè)第二導(dǎo)電塊29設(shè)置于焊墊和引腳25之間，所述第二導(dǎo)電塊29的一端與所述有源面27的一個(gè)焊墊電連接，所述第二導(dǎo)電塊29的另一端與所述引腳25的引腳焊盤電連接。
[0046]其中，所述第一導(dǎo)電塊23和第二導(dǎo)電塊29的厚度均在45 μ m到60 μ m之間。所述第一導(dǎo)電塊23和第二導(dǎo)電塊29均可以采用任何導(dǎo)電材料，比如金、銀、銅等導(dǎo)電金屬。優(yōu)選的，所述第一導(dǎo)電塊23和第二導(dǎo)電塊29均為金屬銅。
[0047]請繼續(xù)參考圖3d，如圖3d所示，由于凸起焊盤26之間具有空隙，塑封料24在所述芯片22與承載盤21之間的流動空間除了第一導(dǎo)電塊23之間的空隙之外，還包括凸起焊盤26之間的空隙。所述流動空間的大小與凸起焊盤26的厚度和第一導(dǎo)電塊23的厚度有關(guān)，凸起焊盤26和第一導(dǎo)電塊23的厚度越厚，所述流動空間越大；反之，所述流動空間越小。
[0048]接著，提供塑封料24。本實(shí)施例中，所述塑封料24采用環(huán)氧樹脂。
[0049]最后，執(zhí)行塑封工藝，使所述塑封料24包圍所述芯片22并填滿所述芯片22與所述承載盤21之間的空間。如圖3e所示，在所述芯片22的周圍及所述芯片22與所述承載盤21之間注入塑封料24后包封成型，所述環(huán)氧樹脂固化成型后包圍整個(gè)芯片22并填滿所述承載盤21和所述芯片22之間的空間。
[0050]至此，形成了所述芯片的封裝結(jié)構(gòu)20。所述芯片的封裝結(jié)構(gòu)20中，由于形成凸起焊盤26時(shí)承載盤21被刻蝕增加了芯片22與承載盤21之間的活動空間，從而增大了塑封料24在芯片22與承載盤21之間的流通通道，因此進(jìn)行塑封工藝時(shí)塑封料24能夠填滿芯片22與承載盤21之間的空間?？梢姡撞刻畛涔に嚥辉偈切酒诜庋b過程中必須的工藝步驟，不進(jìn)行底部填充工藝同樣能夠保證芯片的封裝效果。
[0051]考慮到成本，一般直接采用環(huán)氧樹脂對所述芯片22及所述承載盤21和所述芯片22之間的空間的進(jìn)行塑封，塑封之前不再使用填充膠對所述承載盤21和所述芯片22之間的空間進(jìn)行填充。
[0052]綜上，在本實(shí)用新型實(shí)施例提供的芯片的封裝結(jié)構(gòu)中，在進(jìn)行封裝之前通過刻蝕在承載盤的正面形成與芯片的焊墊相對應(yīng)的凸起焊盤，承載盤通過所述凸起焊盤與所述芯片的焊墊實(shí)現(xiàn)電連接的同時(shí)，由于承載盤的部分區(qū)域被刻蝕增大了塑封料在芯片與承載盤之間的流通通道，使得塑封料能夠填滿芯片與承載盤之間的空間，因此塑封工藝之前不必進(jìn)行底部填充工藝，從而減少了芯片的封裝工序，有效地降低了封裝成本。
[0053]上述描述僅是對本實(shí)用新型較佳實(shí)施例的描述，并非對本實(shí)用新型范圍的任何限定，本實(shí)用新型領(lǐng)域的普通技術(shù)人員根據(jù)上述揭示內(nèi)容做的任何變更、修飾，均屬于權(quán)利要求書的保護(hù)范圍。
【權(quán)利要求】
1.一種芯片的封裝結(jié)構(gòu)，其特征在于，包括:承載盤、芯片、多個(gè)第一導(dǎo)電塊和塑封料；所述承載盤的正面設(shè)置有多個(gè)凸起焊盤；所述芯片具有一有源面，所述第一導(dǎo)電塊的一端與所述有源面電連接，所述第一導(dǎo)電塊的另一端與所述凸起焊盤電連接；所述塑封料包圍所述芯片并填滿所述承載盤和所述芯片之間的空間。
2.如權(quán)利要求1所述的芯片的封裝結(jié)構(gòu)，所述凸起焊盤的厚度范圍在20μ m到250 μ m之間。
3.如權(quán)利要求1所述的芯片的封裝結(jié)構(gòu)，其特征在于，所述塑封料為環(huán)氧樹脂。
4.如權(quán)利要求1所述的芯片的封裝結(jié)構(gòu)，其特征在于，還包括:若干個(gè)引腳；所述引腳設(shè)置于所述承載盤的邊緣，所述引腳的表面設(shè)置有引腳焊盤，所述引腳焊盤的表面與所述凸起焊盤的表面位于同一水平面。
5.如權(quán)利要求4所述的芯片的封裝結(jié)構(gòu)，其特征在于，還包括:多個(gè)第二導(dǎo)電塊；所述第二導(dǎo)電塊的一端與所述有源面電連接，所述第二導(dǎo)電塊的另一端與所述引腳焊盤電連接。
6.如權(quán)利要求5所述的芯片的封裝結(jié)構(gòu)，其特征在于，所述第一導(dǎo)電塊和第二導(dǎo)電塊采用的材料均為金屬銅，所述第一導(dǎo)電塊和第二導(dǎo)電塊的厚度均在45 μ m到60 μ m之間。
【文檔編號】H01L23/31GK203536409SQ201320686293
【公開日】2014年4月9日 申請日期:2013年10月31日 優(yōu)先權(quán)日:2013年10月31日
【發(fā)明者】譚小春 申請人:矽力杰半導(dǎo)體技術(shù)(杭州)有限公司