專利名稱：：用于分子存儲器和邏輯器件的定制電極的制作方法
技術領域：
：本發(fā)明通常涉及納米級計算和存儲器電路，更具體地涉及用于器件應用的連線和接觸的形成，特別地涉及使用在這種器件中的電極的制造。術語“納米級”反映了水平或垂直尺寸或電極之間的電通路是以納米測量的。
背景技術：
：隨著集成電路器件的特征尺寸逐漸減小，設計特性良好的器件變得越來越困難。同時制造也變得越來越困難和昂貴。此外，在器件內被訪問或使用的電子數目減少，其產生了在電特性中的增加的統(tǒng)計波動。在限度上，器件操作取決于單個電子，因此傳統(tǒng)的器件概念必須改變。分子電子儀器具有增大或甚至用電子元件代替?zhèn)鹘y(tǒng)器件的潛能，可以通過外部施加的電壓來改變，并具有從微米級尺寸擴展到納米級尺寸、同時在器件概念上幾乎沒有改變的潛能。分子開關元件可以通過下述技術方案形成；參見例如，C.P.Collier等人，“ElectronicallyConfigurableMolecular-BasedLogicGates”Science，Vol.285，pp.391-394(1999年7月16日)(“CollierI”)和C.P.Collier等人，“A[2]Catenane-BasedSolidStateElectronicallyReconfigurableSwitch”，Science，Vol.289，pp.1172-1175(2000年8月18日)(“CollierII”)。自組裝開關元件可以集成在半導體集成電路的頂部，使得其可以由下面襯底中的傳統(tǒng)半導體電子儀器驅動。為了尋址開關元件，使用互連或連線。對于納米級電子電路，有必要用為其構想的功能創(chuàng)造新的材料，并創(chuàng)造新的工藝來制造它們。具有特殊功能的納米級分子可以用作納米級計算和存儲器應用的基本元件。盡管可以采用自組裝技術同時可以使用基于氧化還原反應的分子，諸如分子滑環(huán)(rotaxanes)、分子偽滑環(huán)(pseudo-rotaxanes)和分子環(huán)鏈(catenanes)，也可以替換使用其他用于組裝器件的技術和其他分子系統(tǒng)。這種其他技術的示例包括適合微米尺寸范圍中的特征尺寸、以及納米尺寸范圍中的特征尺寸的光刻技術。其他分子系統(tǒng)的一個示例包括電場誘導帶隙改變，諸如在2001年3月29日提交的申請序列號No.09/823,195中公開和要求保護的，其通過參考在此合并。盡管先有參考文件利用了術語“帶隙”，該術語更精確地用于半導體。關于分子的相應術語為“HOMO-LUMO能隙”(最高占據分子軌道-最低未占據分子軌道)，該術語將被通篇使用。用在電場誘導HOMO-LUMO能隙改變方法中的分子示例包括下列分子，表現(xiàn)在(1)分子構象改變或異構化；(2)通過化學鍵改變的延伸共軛(extendedconjugation)的改變來改變HOMO-LUMO能隙；或(3)分子折疊(folding)或伸縮(stretching)。通過化學鍵改變的延伸共軛的改變來改變HOMO-LUMO能隙可以以下述方式實現(xiàn)(a)改變伴有增加或降低HOMO-LUMO定位的電荷分離或復合；或(b)通過電荷分離或復合以及π鍵斷裂或形成的延伸共軛的改變。分子電子器件對于未來的電子和計算器件是有希望的。這種分子電子器件的示例包括但不限于，交叉連線、納米孔表面和尖端可尋址電路，其形成開關、二極管、電阻器、轉換器、晶體管和其他有源部件。例如，交叉連線開關可以包括兩個連線，或兩個電極，例如，在兩個電極之間具有分子開關類。例如，通過Langmuir-Blodgett(LB)技術或在特定位置上的自組裝單層(SAM)可以形成薄單或多分子層。需要諸如下表面的粗糙度和親水性的良好受控特性以允許最優(yōu)的LB膜形成。分子電子儀器領域中的先有工作利用了金電極(Reed等人，Science，Vol.278，pp.252-254(1997)；Chen等人，Science，Vol.286，pp.1550-1551(1999))、鋁電極(CollierI，supra)，和多晶硅電極(CollierII，supra)。金具有低熔點、低體積彈性模量和高擴散率，使其相對于外部應力更不穩(wěn)定，并且不適合于標準的CMOS工藝，盡管其具有無氧化物和貴金屬的化學穩(wěn)定性的優(yōu)點。鋁形成作為對電子輸運的自然屏障的很差可控的自然氧化物。多晶硅是和半導體特性相關的半導體，使其比金屬的電導率更低，且具有對輸運的氧化物屏障。已經制造出多晶硅電極分子器件并示出以顯示開關(Collier等人，supra)。鉑難于保持在穩(wěn)定形態(tài)。在Pt淀積之后和下一個工藝步驟之前的時間間隔期間，將在表面上形成一“環(huán)境”膜(碳等)。這是當有源分子層可以為20厚數量級時的特殊結果，作為參考，該厚度和自然氧化硅是相同數量級的。采用剛淀積(just-deposited)的膜(可能是“最清潔”的方式)是困難且不實際的。即使是“剛淀積”的覆蓋膜也需要時間來移動到下一步工藝，該工藝不是在超高真空(UHV)中。直到形成構圖后的接觸的另外裝置準備好可實現(xiàn)，目前最可能使用的技術是光刻。遮光板避免了光刻工藝，但是在尺寸上受到限制(對于大的微米量級尺寸，且稀疏分布)。甚至于納米印刷將表面暴露在潛在上與有機有源層的使用不相容的有機化學成分中。因此，用來制造合并分子的電極的最實際的方式是以經濟有效、省時、形狀靈活的方式用靈活的幾何形狀構圖電極，然后在后續(xù)工藝之前將有機物從表面上清洗出去。因此，需要一種用于制備鉑以及其他導電電極的方法，該方法避免了如果不是全部，也是絕大多數的前述問題，來用于使用分子膜形成分子電子器件。此外，即使不采用光刻步驟，使表面制作為所用的期望的器件規(guī)格將會更有優(yōu)勢。
發(fā)明內容根據此處公開的實施例，提供了一種方法，用于定制導電層的表面以便提供一光滑表面，該光滑表面可以和支撐該導電層的下方襯底的表面一樣光滑?！皩щ妼印币馕吨ň哂行∮?375微歐姆厘米的電阻率的材料的層，其中該材料能夠形成在環(huán)境條件下穩(wěn)定的固態(tài)氧化物。該方法包括(a)在襯底上淀積導電層；以及(b)在等離子體中定制導電層的上表面的至少一部分，以便至少使導電層的上表面光滑，由此表面粗糙度基本上和襯底的表面粗糙度相同。術語“定制的(tailored)”和“定制(tailoring)”指包括表面優(yōu)先的制備工藝過程，還包括下列任一工藝過程(a)主動地光滑(activelysmoothing)，(b)主動地氧化，其產生適合于Langmuir-Blodgett膜的非常親水的表面，(c)主動地移除氧化物而不再次粗糙化，以及(d)主動地鈍化。“主動地(actively)”意指執(zhí)行一個操作或開始一系列預定步驟以實現(xiàn)特定所需結果。根據另一實施例，提供一種制造分子電子器件的方法，該器件至少包括一底部電極和在其上的一分子開關膜。該方法包括(a)提供一個襯底；(b)在襯底上形成底部電極，底部電極包括一種定制的導電材料；以及(c)至少在底部電極上形成分子膜，其中通過下列步驟形成該底部電極(b1)清洗將要淀積底部電極的襯底的部分；(b2)預濺射該部分；以及(b3)至少在該部分上淀積導電層。在另一個實施例中，在淀積了導電層之后，定制導電層的上表面的特性。在再一個實施例中，提供了具有光滑表面的導電層，其中導電層實質上復制了下方襯底的光滑表面。在一些實施例中，在底部電極上方形成接觸或頂部電極，其可以相對于底部電極以非零度角取向，諸如交叉器件，例如開關。對于孔、點、尖端尋址(tipaddressing)等，可以有一個電極或替換地可以制作簡單接觸(briefcontact)，諸如用一個點。在最后步驟(淀積導電層或定制步驟)之后，在表面上形成了分子或分子的膜。根據又一實施例，提供一種用于在襯底上形成一導電層的方法，該襯底具有第一表面粗糙度，該導電層具有第二表面粗糙度，其中該第二粗糙度大致和第一表面粗糙度相等。該方法包括上述列舉的步驟(b1)到(b3)，任選采用定制步驟。有利地，導電電極特性包括受控的氧化物形成(在特定環(huán)境下)、高熔點、高體積彈性模量、低擴散、某種程度的穩(wěn)定性(其取決于表面制備)。光滑的淀積膜表面適合于Langmuir-Blodgett分子膜淀積。金屬本性為分子提供了高導電率連接。可以為器件堆添加阻擋層，即，在導電層上的Al2O3。此處公開和要求保護的實施例，盡管包括導電層的淀積，并不被解釋為僅僅限于淀積，而是任選地包括通過等離子體曝光的導電表面的定制。這種導電表面的定制到目前為止還是未知的。實質上，將物理結構和化學特征結合以制造獨特地適用于分子膜應用的膜，可以通過多種不同的形式，包括但不限于，Langmuir-Blodgett(LB)、自組裝單層(SAM)、旋轉涂敷等。將表面進一步定制以包括氧化物或不包括氧化物，同時保持低表面粗糙度，其還改變了潤濕(wetting)特性等。圖1a-1d為用于制造分子器件的工藝過程的一個實施例的頂視平面圖(所描述的實施例是交叉線器件，但是這里的實施例不限于此)；圖2是沿圖1d中的線2-2的橫截面圖(側視圖)；以及圖3是描述工藝過程的流程圖。具體實施例方式定義如這里所使用的，應用于“結”的術語“自對準(self-aligned)”意指在兩個電極中的部分重疊的每處創(chuàng)建在兩個電極之間形成開關和/或其他電連接的結，該兩個電極中的任一個可以被涂敷或功能化。術語“器件”意指開關、二極管、電阻器、轉換器、晶體管或其他形成具有兩個或多個電極的電子元件。這里使用的術語“自組裝”指由于系統(tǒng)部件的一致性而自然采用某些規(guī)則圖案的系統(tǒng)；該系統(tǒng)通過采用該配置至少實現(xiàn)其能量局部最小化。術語“單獨可配置”意指一個器件通過諸如氧化或還原的不可逆過程而可以僅一次改變其狀態(tài)；例如，這種器件可以作為可編程只讀存儲器(PROM)的基礎。術語“可再配置”意指一個器件通過諸如氧化或還原的可逆過程可多次改變其狀態(tài)；換句話說，該器件可以被多次打開和關閉，諸如隨機存取存儲器(RAM)中的存儲器位。應用于分子的術語“雙穩(wěn)(bi-stable)”意指具有兩個相對低能態(tài)的分子。該分子可以不可逆地從一個狀態(tài)切換到另一個狀態(tài)(單獨可配置)，或可逆地從一個狀態(tài)切換到另一個狀態(tài)(可再配置)。“微米級尺寸”指其尺寸范圍從1微米到幾微米的尺寸?！皝單⒚准壋叽纭敝钙浞秶鷱?微米到0.05微米的尺寸。“納米級尺寸”指其范圍從0.1納米到50納米(0.05微米)的尺寸。“微米級連線”指具有1到10微米或更大尺寸的寬度或直徑的棒狀或帶狀導體或半導體，其高度范圍可以從幾十納米到幾微米，長度可達幾微米或更長?！凹{米級連線”指具有1到50納米的寬度或直徑的棒狀或帶狀導體或半導體，其高度范圍可以從0.3到100納米，長度可達幾微米或更長。分子器件圖1a-1d描述了用于制造分子器件10的一個實施例。如圖1a所示，提供一個襯底12。接著，在襯底12的上表面的一部分上形成一個底部電極14，如圖1b所示。在襯底12的表面上形成分子開關膜16，覆蓋底部電極14。最后，在分子膜16上施加頂部電極18，該頂部電極和底部電極14一般成直角。完成的分子器件10如圖2所示。諸如圖2中所示的分子器件10的形成的進一步細節(jié)可在上述美國專利6,458,621中獲得。簡而言之，襯底12包括選自由半導體、絕緣塑料、聚合物、結晶陶瓷和非晶陶瓷組成的組的一種材料。優(yōu)選地，襯底12包括形成在其上的涂層12a，諸如形成在半導體晶片上的絕緣層，諸如Si上的SiO2。底部電極14包括選自由鉑、鎢、鋁、多晶硅、單晶硅、非晶硅和導電聚合物組成的組的一種材料。分子膜16通常包括能夠在存在外加電場的情況下切換/改變的材料。一個示例包括基于氧化/還原機制的分子材料，諸如分子滑環(huán)、分子偽滑環(huán)和分子環(huán)鏈。分子膜16的另一個示例包括體現(xiàn)電場誘導HOMO-LUMO(最高占據分子軌道-最低未占據分子軌道)能隙變化、并選自由(1)分子構象改變或異構化；(2)通過化學鍵改變的延伸共軛的改變來改變HOMO-LUMO能隙；和(3)分子折疊或伸縮組成的組的分子材料，其中通過化學鍵改變的延伸共軛的改變來改變HOMO-LUMO能隙可以選自由(2a)伴有增加或降低電子定位的電荷分離或復合；和(2b)通過電荷分離或復合以及π鍵斷裂或形成的延伸共軛的改變組成的組。如上所述，主要關于開關進行討論的這種開關膜16，可以用在多種器件中，包括但不限于二極管、電阻器、轉換器、晶體管等。頂部電極18選自和底部電極14相同的材料列表中，且可以為相同或不同的，為了防止誤解的說明通常有，但不總是粘附層(例如Ti)。這種粘附層可以說明某些開關動作，即，其可以是涉及在開關中的Pt和Ti之間的差異，于是電極的選擇可以很好地定制其效果。此外，頂部電極可以甚至不是堆的一部分，而是可移動的尖端可尋址方案的一部分。頂部接觸18的具體示例還包括圓形電極和覆蓋有一電極的分子膜16上的納米孔。該納米孔用于限制頂部接觸的范圍。本實施例此處的實施例涉及導電電極的改進的制造，例如，用在分子電子器件10中的鉑(Pt)電極，特別是底部電極14。該材料構造作為如圖2所示的器件堆10中的較低的電極14。鉑電極14用2-station[2]分子滑環(huán)分子膜和二十烷酸(eicosanoicacid)膜16進行測試。這些分子器件10顯示了二極管行為和開關行為。但是，盡管下列描述具體涉及鉑電極，該電極可以包括形成在環(huán)境條件下(例如，標準溫度和壓強-STP)穩(wěn)定的固體氧化物膜的任意導電材料。有利地，導電電極特性包括低或受控的氧化物形成(或者可能被鈍化)、高熔點、高體積彈性模量和低擴散。此外，形成底部電極14的導電材料具有小于1375微歐姆厘米的電阻率，且包括元素周期表第1B-7B和8列中的任一元素。示例包括鉑、鎢、銀、鋁、銅、鎳、鉻、鉬、鈦和鉭。當然，優(yōu)選為鉑，因為其適合于CMOS型后端工藝和封裝，即，氧化/氮化膜和高溫步驟。采用先有技術步驟的鉑較低電極14的淀積產生了具有8到10光滑度的金屬層(涂層12a的光滑度通常為約4)。應當注意，使用典型的粘附層的先有淀積技術增加了粗糙度。除非附著得到了小心的控制，以任一有用厚度淀積的Pt僅僅從表面抬升，特別是在諸如SAM或LB淀積的液體條件下。先有淀積技術未提及定制表面；只是淀積了Pt。這里，該表面為其光滑度、親水性和阻擋層進行了定制。下列關于在涂層的襯底12、12a上的底部電極14的形成的描述，僅僅意圖作為示例。圖3描述了對于這里公開的工藝過程的流程圖。提供了襯底12(步驟30)。在先有技術方法中，在襯底上形成底部電極14(步驟32)。接著，在底部電極上形成分子膜16(步驟34)。根據這里公開的實施例，形成用于淀積的一圖案(如果有)(步驟36a)，并清洗襯底12的暴露部分，如果需要的話(步驟36b)，這些部分被預濺射(步驟36c)，在這些部分上淀積Pt底部電極14(步驟36d)，完成該圖案(步驟36e)，如果必要的話，如果有剩余材料，則將其去除(步驟36f)，清洗/定制Pt電極14的上表面的特性(步驟36g)。在上表面特性定制之后，在Pt電極14上淀積分子膜16?，F(xiàn)在描述該工藝過程的細節(jié)。襯底12包括<100>半等級(SEMI-grade)原始硅晶片(或者，可以使用超光滑襯底，諸如劈開的云母)。如果使用硅晶片，則將其如在半導體領域中的傳統(tǒng)方式進行清洗，諸如RCA清洗的用于預擴散的清洗。接著，在硅晶片12上生長一層致密或緊密結合的熱氧化物12a(或在非硅晶片上淀積)。如果淀積了非熱氧化物，則很可能需要致密化。如果使用了非硅襯底，諸如云母，則可以不需要氧化物，這是由于襯底可能不導電。眾所周知，緊密結合的熱氧化物生長的很緊密，因此避免了會增加工藝時間的單獨的致密化步驟。需要將如本領域公知的氧化物或其他合適材料施加在硅上以便提供一個絕緣襯底12a，由此使后續(xù)的鉑層與硅12電隔離。否則，將會產生半導體上的金屬，并且器件特性將被耦合到襯底，這都是比絕緣體上的金屬更不期望發(fā)生的。直接接觸還可能產生金屬-硅混合。如果使用了絕緣非硅晶體12，諸如云母，則絕緣層12a是多余的，可以將其清除，如上所述。熱氧化物12a生長為約2000的優(yōu)選厚度。該層可以比2000更厚，但是不能厚到使得晶片12上或膜顯影(develop)中有過度的應力。另一方面，熱氧化物12a的厚度應該大于1000，以用于電隔離?？梢杂玫?，SixNy，這里x＝1-3，y＝1-4(化學計量的SixNy是Si3N4)代替二氧化硅生長，但這并非優(yōu)選，這是由于缺乏可以用SiO2獲得的化學計量控制。如果需要，形成一個抗蝕層，并將其構圖用于剝離(lift-off)(步驟36a)?？梢允褂帽绢I域通常采用的任意抗蝕材料。該圖案為一個或多個底部電極14陣列。從將要淀積鉑以形成底部電極的區(qū)域中將抗蝕層去除。去除抗蝕層也是按照傳統(tǒng)工藝。金屬的干法蝕刻會產生一些較銳利的輪廓，其在試圖使分子覆蓋為30數量級的情況下并不一定需要。實際上，可以實現(xiàn)蝕刻(濕法/干法/研磨等)技術，盡管其可能包括用于制造所需輪廓的多個步驟。另一種產生要用鉑填充的圖案的方法是公知的遮模(shadow-masking)工藝。一旦暴露了用于Pt淀積的區(qū)域，這些開口區(qū)域被清洗(清除浮渣)，諸如用氧等離子體(步驟36b)。用于清除浮渣的特定參數取決于使用的特定等離子體系統(tǒng)；對于RIE系統(tǒng)1700，條件為100mTorr，100Watts，進行兩分鐘，使用正向功率控制。時間范圍可以從1到5分鐘，但是在5分鐘之后不會看見進一步顯著的改進。由更高的功率產生的更多的濺射是不需要的。使用范圍從50到200mTorr的壓強和等于100Watt的功率。接著，執(zhí)行暴露區(qū)域的預濺射(步驟36c)。在6.5sccm的Ar、0.9mTorr的SFIDC磁控管濺射系統(tǒng)中執(zhí)行5分鐘的氬(Ar)的預濺射。該預濺射進一步清洗表面(上述O2等離子體去除有機物)，并去除環(huán)境污染物。沒有該預濺射步驟，后續(xù)的Pt層14強迫剝離，而過多的濺射增加了襯底涂層12a的表面粗糙度。預濺射步驟的優(yōu)點在于不需要如在本領域中傳統(tǒng)實踐中的“粘附”層，或附著層，該粘附層為了淀積鉑層14并將其維持在襯底12或涂層12a的表面上。這避免了需要的額外的步驟，并避免了需要由這些層的淀積產生的潛在增加的表面粗糙度，例如Ti、Cr、Ta這些傳統(tǒng)上用于將鉑層附著在表面上的層。然而，為提供充足的粘附而不犧牲光滑度進行了實驗。此外，對于浸入液體中的膜，當干燥時層將要剝離的現(xiàn)象并非總是很明顯的。對于LB涂敷和SAM淀積，Pt膜必須很好地被附著。一些看上去無需這里公開的工藝而充分附著的淀積的Pt膜，當襯底浸入液體中時，其會象百葉窗一樣卷起。在優(yōu)選實施例中，使用例如DC磁電管濺射系統(tǒng)在各處覆蓋淀積鉑層14(步驟36d)。作為運行參數的一個示例，用于清洗和重配置系統(tǒng)的本樣本值為陰極6.7A，6.7V；束15mA，348V；加速器1.3mA，150.5V；中和器(neutralizer)5.61A；發(fā)射16.8mA以淀積約1000厚的Pt層。Pt層14可以比1000更薄或更厚，但是必須足夠厚以提供良好的導電，但也不能過于厚使得提供大的步驟用于分子開關膜16以覆蓋。通過“良好”的導電意指鉑層14可以通過探針傳遞期望的電流。Pt層14的厚度范圍在50到5000。對于1000的厚度，從該系統(tǒng)中在表面上沒有觀察到鉑的塊/凹凸不平。通過剝離技術實現(xiàn)了所需的沒有銳利邊緣的輪廓。用更薄的淀積實現(xiàn)了極好的線剝離，而無需不當的實驗。盡管優(yōu)選剝離，可以替換地執(zhí)行遮模和蝕刻。在優(yōu)選實施例中，Pt層14的形成通過執(zhí)行剝離來完成，以將抗蝕層(以及覆蓋該抗蝕層的金屬)從不需要的區(qū)域中去除(步驟36e)?？梢允褂弥T如N-甲基-吡咯烷酮的傳統(tǒng)的溶劑，之后用水沖洗。再次，可以使用在半導體領域中公知技術的組合，盡管并非優(yōu)選。如果沒有進行預構圖，則在該步驟，將再次使用本領域公知技術掩模并蝕刻覆蓋層鉑?？梢蕴鎿Q地通過蒸鍍來淀積鉑，諸如電子束(e-beam)蒸鍍，同樣覆蓋地淀積。清洗剩下的Pt底部導體區(qū)域14，其再次為依賴系統(tǒng)的(步驟36f)。如果在前面步驟中剩余有抗蝕層，該步驟用于去除任意殘余材料。這種殘余材料的去除可以如下面將要描述的清洗/定制步驟一樣被約束?；蛘撸Q于殘余材料的質量和數量，去除步驟可以更加主動，使用等離子體蝕刻、濕法或干法蝕刻等的各種組合。在優(yōu)選實施例中，省略的步驟36f，使用O2等離子體進行清洗、重新排列并光滑剩余Pt層14的表面(步驟36g)。這種O2清洗/定制的示例在RIE系統(tǒng)1700中執(zhí)行；條件為80sccmO2，100mTorr，100Watts，進行5分鐘，在具有2.0×10-5Torr的基準壓力的HIVAC的正向功率控制下操作?；谠恿︼@微鏡圖像，可以看出表面在物理上有所差別。可以看出氧等離子體足以導致表面的某些物理轟擊。在具有更高壓強的更低功率下，沒有觀察到表面的重新排列。本質上，在相對低的壓強和高功率下(室內無過多氣體，物理轟擊)，有一種濺射成分隨種類的質量而增加。另一方面，在相對高的壓強和低功率下(大量氣體；較少加速)，則通常會發(fā)生化學反應。在適中的壓強和功率條件下，獲得期望的重新排列。采用前述工藝過程，該步驟是依賴于機器的，且運行參數從一臺機器到另一臺機器發(fā)生變化。然而，基于這里的教導，對于特定機器的這種運行參數的確定并非不適當的。在氧等離子體中執(zhí)行定制步驟，以重新排列鉑層并光滑鉑層的上表面。該步驟改變了Pt層的親水性以為其提供更好的親水性，還提供一阻擋層(由于表面上PtO2的存在)。這是很重要的，由于當氧化物存在且看起來是獲得所需的均勻Langmuir-Blodgett膜的關鍵時，Pt表面是非常親水的。在前文中所述的氧等離子體提供了親水的Pt表面。氧等離子體和后續(xù)的氬等離子體的使用可以交替地使用；該組合提供了較差的親水性，較疏水的Pt表面。或者替換地，可以單獨使用氬等離子體，其也提供疏水表面。最后，可以使用氧、氫等離子體的順序，以提供具有還原的(reduced)氧的光滑表面，其為鈍化的。前述Pt淀積步驟產生小于8RMS的表面粗糙度，還可以小到4RMS，其大約和襯底涂層12a的一致。Pt淀積步驟還在這一點上產生一個氧化的表面和一個親水表面。無需贊同任何特殊原理，獲得光滑鉑表面的原因是基于下列(1)在鉑淀積之前，該工藝過程以光滑表面開始，在其上具有光滑的氧化物(或是劈開的絕緣體，諸如云母)；(2)沒有粘附層用于Pt層的附著(粘附層，諸如Ti、Cr、Ta，增加了表面粗糙度)；和(3)在Pt淀積之后，O2等離子體去除任何殘留的聚合物、重新排列并光滑表面，而不使其凹陷，由此定制了Pt上表面。可以理解，即使當沒有開始聚合物(抗蝕層)接觸時，O2等離子體也重新排列并光滑。氧化的層可以在同一RIE機器中、在氬等離子體中去除，或者是緊跟著去除，或者是在以后的某個時間去除。用40mTorr、Ar(80sccm)和15W正向功率的條件去除氧化的層，保持重新排列的表面的光滑度，并產生與“剛淀積(as-deposited)”鉑同樣浸濕的表面，只存在痕量氧化物。示例實驗的步驟覆蓋和光刻改進Pt膜濺射淀積在具有100nm二氧化硅層的Si晶片上。典型的Pt厚度為100nm。在RIE模塊1700系統(tǒng)中進行等離子體處理。通過具有控制的XPS和Auger，在10分鐘的制備中，用接觸角和橢圓對稱測量分析新淀積的Pt膜和暴露給各種等離子體處理的膜。對于接觸角測量，將2μL的18MΩ·cm水滴從注射器中注入到樣品表面上。用數碼相機記錄靜態(tài)水滴的圖像，并分析其以產生固著(sessile)接觸角，取至少三次讀數的平均值。用具有532nm波長和58度入射角的激光實現(xiàn)橢圓對稱測量。使用一個簡單模型來導出光學常數n和k。鉑以無限厚度近似。報告的值表示來自不同位置的三個讀數的平均值。在輕敲模式(tappingmode)中的周圍環(huán)境下用商用原子力顯微鏡監(jiān)測Pt膜的表面形態(tài)。在超過1μm2面積上計算表面粗糙度。在具有單色AlKα1486.6eVX射線源的表面科學儀器(SurfaceScienceInstrument)分光計或PHI量子(Quantum)2000分光計上獲得XPS光譜。兩個儀器中的出射角分別設置為35°和45°。所有光電發(fā)射峰位置被校正到在284.8eV鍵合能處的機會性C1s。在具有CMA分析儀、20KeV、10nA束能量和45度傾斜的PHI670掃描Auger微探針上進行Auger分析。結果和討論A.光學常數先前的橢圓對稱研究已經顯示出Pt薄膜的光學常數嚴重依賴于膜淀積條件。在該研究中，采用不同等離子體處理的膜的光學常數，折射率(n)和消光系數(k)用單層模型從單波長橢圓對稱中得出。采用不同的等離子體處理的膜基于其在532nm下測量的光學常數分為兩類具有n～2.5和k～4.2的較大值類和具有n～1.8和k～3.4的較小值類。用氬等離子體處理的膜和在氧氣之后用氬氣處理的膜其行為類似于剛淀積的膜。它們均展現(xiàn)出較大的光學常數。相反，只暴露在氧等離子體的鉑膜的測量導致光學參數屬于較小值類。在等離子體處理之前有意地引入光化學物質的膜和上述相比沒有顯示出變化。盡管經過幾個小時n和k值只有輕微的減小，接觸角測量呈現(xiàn)出較大的變化。橢圓對稱似乎對發(fā)生的變化并不敏感。B.接觸角測量水接觸角是表面親水性的直接測量。Pt薄膜的固著水接觸角和光學常數并行地記錄。在環(huán)境條件下，接觸角在前三個小時內明顯增大，之后變化緩慢。作為催化材料，多種化學物種可以在鉑表面吸附。由于表面吸附CO、碳氫化合物和其他有機化合物，表面自由能降低，觀察到較高的水接觸角。通過其他研究人員進行的接觸角研究還證實具有親水性質，該性質在暴露在實驗室氣氛中的若干分鐘內向疏水性轉移。疏水性定義為接觸角大于30度。鉑膜還可以基于水接觸角的時間依賴性分成兩類。較高接觸角組中的樣本包括剛淀積的新膜和用氬等離子體處理的膜。展現(xiàn)出在較低接觸角組中的值的樣本是用氧等離子體處理的膜(且沒有后續(xù)的氬等離子體)。這和橢圓對稱測量是一致的。兩種測量都展現(xiàn)出氧等離子體處理改變了某些鉑薄膜性質，而氬等離子體處理可以恢復新淀積的Pt膜的某些性質。氧等離子體處理的表面最初比新淀積的或氬等離子體處理的表面更具親水性，但是接觸角增加的速率對于這兩類是類似的。為了理解氧等離子體處理為什么且如何能如此顯著地改變表面特性，利用x射線光電子光譜來檢驗鉑薄膜的表面化學成分。C.X射線光電子光譜(XPS)和Auger電子光譜(Auger)掃描了四個鉑薄膜的測量和Pt4f區(qū)域光譜。四個膜為(1)新剛淀積的薄膜，(2)單獨用氬等離子體處理的膜(5分鐘，在100W和100mTorr下；“AR1”)，(3)只用氧等離子體處理的膜(5分鐘，在100W和100mTorr下；“OX1”)，(4)用氧氣等離子體處理(5分鐘，在100W和100mTorr下)，之后用氬等離子體處理(5分鐘，在100W和100mTorr下)的膜。在所有樣本上只觀測到了Pt、C和O。碳和氧的存在是不可避免的，因為碳氫化合物和具有C-O官能團的物種的表面吸附。新剛淀積的薄膜、用氬等離子體處理的薄膜以及用氧等離子體加上氬氣等離子體處理的薄膜上C、O和Pt的峰位和強度幾乎相等。然而，在單獨用氧等離子體處理的膜中觀察到了在532eV下的O1s峰值強度的顯著增加。此外，一組新的Pt4f峰出現(xiàn)該樣本上在更高結合能處。該新的峰，74.7eV處的Pt4f7/2和78.0eV處的Pt4f5/2是鉑氧化物形成的確鑿證據。該結果還與對于前述報告的由在氧氣氣體存在下的反應性濺射制備的PtO2薄膜的XPS結果一致。結合所有從光學常數測量、接觸角測量、XPS和Auger研究得出的信息種類，很明顯氧等離子體處理在Pt薄膜表面形成一個氧化物層，并顯著改變了表面特性。為了理解在氧化物生成和氧等離子體條件之間的關系，研究了用稍微侵蝕的氧等離子體處理(5分鐘，在100W和100mTorr下)，即OX1，和不太侵蝕的等離子體(2分鐘，在50W和50mTorr下)，即OX2處理的鉑薄膜的高分辨率光譜。所有適合的成分的相對原子濃度在表1中列出，在用每個元素的敏感因子修正了絕對峰值區(qū)域之后。表1.不同化學態(tài)下的適合峰值的相對原子濃度(％)OX1＝O2等離子體5分鐘，100W100mTorr；OX2＝O2等離子體2分鐘，50W50mTorr；AR2＝Ar等離子體1分鐘，15W40mTorr。用氧等離子體處理的膜的XPS采樣深度(通常小于50)之內，Pt的大部分，56％到61％處于PtO2化學態(tài)，如3和3’所示。O和Pt的原子比率接近2∶1，只要Pt0(如1和1’所示)被排除在這些樣本之外。Pt的小部分，16％到17％實驗地分配作為PtO或Pt(OH)2化學態(tài)，如2和2’所示。更加侵蝕的氧等離子體只產生比不太侵蝕的氧等離子體稍微多的氧化物，這是基于在氧化物化學態(tài)中的Pt相對于金屬態(tài)中的Pt的比率。使用簡單的襯底覆蓋層模型進行由高分辨率XPS光譜中對鉑氧化物的厚度的估計并且用侵蝕和不太侵蝕氧等離子體處理的Pt膜中的氧化物厚度分別計算出為2.4nm和2.7nm。隨后的Auger數據相對于該厚度是不同的。XPS示出了在用AR2氬等離子體進行進一步處理之后，在金屬化學態(tài)(Pt0)中存在大約98％的Pt。所述的氬等離子體條件是最小的可能功率和流量以產生在RIE儀器中的穩(wěn)定等離子體。存在低于XPS檢測限度之下的量的鉑氧化物。在這些樣本上檢測到的元素中，氧原子濃度下降到低于6％，這可以主要歸咎于具有C-O官能團的表面吸附的物種。從各種吸收的物種中，在這些金屬鉑膜表面中還檢測到高百分比的C。Auger電子光譜產生了所示的類似元素，但是關于氧化物厚度有所不同。在每個樣本的表面上檢測到的元素主要是鉑加上碳和氧。通過蝕刻產品的元素分析，尋找在蝕刻過程中氧從樣本中變?yōu)椴豢蓹z測的點，得出結論為氧化物(PtO、PtO2、Pt(OH)2)在厚度(對于用OX1處理的樣本)、實際深度、全部寬度、半最大值(FWHM)上小于5。剛淀積的和OX1+AR2處理的樣本的氧含量最小，其氧化物厚度小于2。離子槍蝕刻速率實驗性地確定為5.2/分鐘(由AFM測量的Pt(O)中的實際深度)。在Pt(氧化物)蝕刻速率和SiO2校準(calibration)材料之間的計算出的轉換因子與對于其他重金屬的一致。樣本的測量(survey)掃描以檢測作為能量函數的電子數目的一階導數曲線呈現(xiàn)出。通過交替采集周期和濺射周期而獲得深度曲線。在采集周期中，所選的元素峰值強度被收集。濺射周期使用2keV的Ar+源、在5mm×5mm的面積上設立光柵從樣本表面去除材料。為了消除焊口壁(craterwall)效應，在濺射區(qū)域中心處的更小區(qū)域中采集數據。對于進行OX1處理的樣本，由于化學態(tài)的鉑峰位置的輕微偏移允許金屬的Pt(氧化物)和Pt(金屬)分量使用線性最小二乘(LLS)曲線配套程序來分離。不對Pt(氧化物)痕跡的化學計量進行對相對敏感因子的修正，因此在報告的原子組分中可能存在錯誤。PtO2峰值支配OX1光譜在Pt的～61％呈現(xiàn)為PtO2。剩余的Pt存在于兩個或三個不同的態(tài)中，以及在初始XPS數據中這些態(tài)被分成Pt0(金屬)和PtO/Pt(OH)2。由于PtO2和PtO的強峰，PtO和Pt(OH)2化學態(tài)可以不被精確的分離。使用OX1+AR2處理的樣本作為參考用于光譜減法，并假設該樣本代表了在清洗之后并在暴露在空氣中之后的表面，用OX1+AR2處理的樣本的參考光譜被看作具有痕量的PtO/Pt(OH)2的主要Pt0。從單獨用OX1處理的樣本中定標(scaling)和減去用OX1+AR2處理的樣本的光譜產生了在兩個樣本之間的化學差異，即，氧等離子體的效果。在該減少的光譜中，主峰值和PtO2的存在相關，但最小態(tài)也存在。曲線配套光譜顯示出PtO2和兩個和PtO和Pt(OH)2相關的附加化學態(tài)。該數據顯示出在該兩個化學態(tài)之間大約2eV的差異，其通過可獲得的文獻得以證實。配合峰的狹窄導致了對于這兩個化學態(tài)的精確比率的某種模糊，但是其都存在于用OX1進行處理的樣本中。PtO2∶PtO∶Pt(OH)2的比率為PtO2∶87.4％PtO∶～5.1％Pt(OH)2∶～7.5％因此，光譜減少更清晰地顯示出單獨用OX1處理和用OX1+AR2處理的樣本之間的差異。這些差異包括對于鉑PtO2(主要的)、以及更少量的PtO和Pt(OH)2的三個額外化學態(tài)的存在。D.原子力顯微鏡(AFM)鉑薄膜的等離子體處理還改變了形態(tài)。進行了研究以便獲得盡可能光滑的表面形態(tài)。表面粗糙度通過AFM進行監(jiān)測，該數據連同其他表面特性列于表2。在該實驗室中使用的濺射淀積條件產生了具有在1μm2面積上的5.4的RMS粗糙度的鉑薄膜。表2.用不同等離子體條件處理的鉑薄膜的表面特性O2或Ar等離子體100W100mTorr，除非特殊規(guī)定。w水容易浸濕表面產生通常小于10度的接觸角，因此難于獲得精確的讀數。氬氣等離子體曝光，特別是，“高”功率等離子體會使鉑表面粗糙。對于用氬氣等離子體在100W和100mTorr下處理5分鐘的表面，觀察到了8.1的RMS粗糙度。在高功率等離子體條件下的重氬原子可以轟擊Pt薄膜并使表面粗糙。氧等離子體曝光不會使表面粗糙，反而使表面光滑，正如對于用氧等離子體在100W和100mTorr下處理5分鐘的表面，所記錄的在1μm2的面積上3.4的粗糙度所暗示的。對一系列較低功率/較短持續(xù)時間氬等離子體評估其使粗糙化效果最小的能力。通過使用最小的氬等離子體，在15W和40mTorr下處理1分鐘，幾乎不出現(xiàn)鉑薄膜表面粗糙度(1μm2中3.8的RMS粗糙度)，而去除了氧化物且表面特性顯著改變。結論鉑薄膜的特性受等離子體處理條件的強烈影響。氬處理的Pt薄膜，在關于水接觸角和橢圓對稱測量的光學特性方面，其行為類似于剛淀積的未處理膜。氧等離子體處理產生表面化學特性的顯著改變。XPS和Auger研究證實了在對膜用氧氣處理后，甚至在最溫和的等離子體條件下，鉑的氧化物、PtO2、PtO和Pt(OH)的形成。表面特性的改變歸咎于在膜表面上這種氧化物層的形成。用氬等離子體的進一步處理減少了氧化物層；然而，侵蝕的氬等離子體使表面粗糙。為了最小化表面粗糙度，開發(fā)出在氧氣等離子體處理之后用最小的氬等離子體配方，以產生清潔的、金屬的Pt薄膜，其具有在1μm2的面積上小于4的粗糙度。最初的實驗指示出氫氣等離子體也可以去除氧化物，并可以提供某些鈍化優(yōu)點。工業(yè)應用在分子電子器件中制造具有相對光滑表面和定制的機械、物理和化學特性的鉑層的方法期待用于納米級計算和存儲器電路中。權利要求1.一種方法，用于定制形成在襯底(12)上的導電層(14)的至少部分上表面，該襯底具有第一表面粗糙度，以提供給所述上表面第二表面粗糙度，所述方法包括在所述襯底(12)上淀積(36d)所述導電層(14)；以及在等離子體中定制(36g)所述導電層(14)的至少部分所述上表面，以至少光滑所述導電層(14)的所述上表面，由此所述第二表面粗糙度基本上和所述第一表面粗糙度相等。2.一種可靠地制造分子電子器件(10)的方法，該器件至少包括權利要求1的所述底部電極(14)和其上的分子開關膜(16)，所述方法包括提供(30)所述襯底(12)；在所述襯底(12)上形成(32)所述底部電極(14)，所述底部電極(14)包括一層定制的導電材料；以及在至少所述底部電極(14)上形成(34)所述分子膜(16)，其中所述底部電極(14)由下列工藝過程形成，包括清洗(36b)其中將淀積所述底部電極(14)的所述襯底(12)的部分；預濺射(36c)所述部分；以及在至少所述部分上淀積(36d)所述導電層(14)。3.權利要求2的方法，其中所述分子器件(10)包括用兩個或多個電極(14、18)形成的一電氣元件。4.權利要求3的方法，還包括在所述分子膜(16)上和所述底部層(14)上形成一頂部接觸(18)，以形成一開關(10)。5.權利要求1的在具有第一表面粗糙度的襯底(12)上形成所述導電層(14)的方法，所述導電層(14)具有第二表面粗糙度，其中所述第二表面粗糙度基本上和所述第一表面粗糙度相等，所述方法包括清洗(36b)其中將淀積所述底部電極(14)的所述襯底(12)的部分；預濺射(36c)所述部分；以及在至少所述部分上淀積(36d)所述導電層(14)。6.權利要求2或5的方法，還包括在淀積所述導電層(14)的上表面之后，定制(36g)其特性。7.權利要求1或6的方法，其中在等離子體中進行所述定制(36g)，以另外完成下列步驟中的至少一個(a)重新排列所述導電層(14)，(b)改變所述導電層(14)的所述上表面的親水性，和(c)提供一個阻擋層，由于在所述導電層(14)的所述上表面上存在一個氧化物膜。8.權利要求7的方法，其中所述定制(36g)包括下列步驟中至少一個或是(1)清洗并氧化至一個預定級別，或是(2)主動地光滑，主動地氧化，主動地去除所述氧化物而不再次粗糙化，以及主動地鈍化。9.權利要求1、2或5的方法，其中所述導電層(14)包括選自元素周期表第1B-7B和8列中的一種材料。10.權利要求9的方法，其中所述導電材料選自由鉑、鎢、銀、鋁、鈀、銅、鎳、鉻、鉬、鈦和鉭組成的組。11.權利要求10的方法，其中所述導電材料基本上由鉑組成。12.權利要求1或5的方法，其中所述第二表面粗糙度小于8RMS。13.權利要求2或5的方法，其中用氧等離子體進行所述清洗(36b)以去除有機污染物；在條件下進行所述預濺射(36c)，以進一步清洗所述表面并去除環(huán)境污染物；以及所述導電層(14)的所述淀積(36d)進行至50到5,000的厚度。14.權利要求1、2或5的方法，其中在至少所述部分上淀積或形成所述導電層(14)，而無需在淀積所述導電層(14)之前形成任何粘附層。15.權利要求1或5的所述導電層(14)，其中所述第二表面粗糙度小于8RMS。16.權利要求1或5的形成在襯底(12)上的所述導電層(14)，其中所述第二表面粗糙度基本上和所述第一表面粗糙度相等。全文摘要提供一種用于制造分子電子器件(10)的方法，所述分子電子器件至少包括一底部電極(14)和在底部電極(14)上的分子開關膜(16)。該方法包括通過下列工藝步驟形成該底部電極(14)，包括清洗(36b)其中將淀積所述底部電極(14)的所述襯底(12)的部分；預濺射(36c)所述部分；在至少所述部分上淀積(36d)所述導電層(14)；以及清洗(36g)該導電層(14)的上表面。有利地，該導電電極(14)特性包括低且受控的氧化物形成(或可能被鈍化)、高熔點、高體積彈性模量和低擴散。光滑的淀積膜表面與Langmuir－Blodgett分子膜淀積相一致。定制表面還可用于SAM淀積。金屬本性提供給分子高電導率連接?？梢詾槠骷迅郊幼钃鯇?，即，在導電層(14)上的Al文檔編號H01L29/02GK1534731SQ20041000121公開日2004年10月6日申請日期2004年1月2日優(yōu)先權日2003年4月2日發(fā)明者P·A·貝克,D·奧爾伯格,D·斯圖爾特,Z·李,,PA貝克,級申請人:惠普開發(fā)有限公司