專利名稱：介電層的自行平坦化方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種介電層的自行平坦化方法(self-planarizationprocess)，且特別是有關(guān)于一種能夠增進平坦化效率的介電層的自行平坦化方法，并可將其應(yīng)用于自行平坦化內(nèi)金屬介電層的制造方法。
背景技術(shù)：
隨著半導(dǎo)體元件的尺寸持續(xù)地縮減，半導(dǎo)體工藝的難度也愈來愈高。舉例來說，微影工藝的曝光工藝常因晶圓表面不平整而導(dǎo)致曝光形成的影像發(fā)生偏差。因此，目前在形成內(nèi)層介電層(inter-layerdielectric，ILD)或內(nèi)金屬介電層(inter-metal dielectric，IMD)之后，大多會采用化學(xué)機械研磨(chemical mechanical polishing，CMP)工藝來進行內(nèi)層介電層或內(nèi)金屬介電層的平坦化。
化學(xué)機械研磨工藝是利用類似“磨刀”這種機械式研磨的原理，并配合適當(dāng)?shù)幕瘜W(xué)助劑(reagent)將晶圓表面高低起伏不一樣的輪廓一并加以“磨平”的平坦化技術(shù)。由于化學(xué)機械研磨工藝具有獨特的非等向性去除性質(zhì)，所以它除了可用于前述晶圓表面介電層的平坦化之外，亦可應(yīng)用于垂直及水平金屬內(nèi)連線(interconnects)的鑲嵌結(jié)構(gòu)的工藝或制作元件淺溝渠隔離結(jié)構(gòu)等工藝中。
而公知在進行介電層的平坦化工藝之前，通常會在基底上形成一高密度等離子(high density plasma，簡稱HDP)氧化層。之后，再進行化學(xué)機械研磨工藝回磨氧化層至適當(dāng)厚度，以達(dá)成平坦化的目的。然而，當(dāng)基底表面已經(jīng)形成有圖案密度差異極大的圖案時，因圖案密度高的區(qū)域移除速率會較快，所以容易造成圖案密度高的區(qū)域中的氧化層被過度移除而對元件內(nèi)部均勻度形成阻礙。
因此，公知的解決方法通常是在高密度等離子氧化層上再形成一層厚厚的四乙氧基硅烷(tetraethylorthosilicate，TEOS)氧化層，以改善高密度等離子氧化層被過度移除的情形。然而，這種方法因為必須增加一層比高密度等離子氧化層厚得多的四乙氧基硅烷氧化層，而使得工藝時間與成本增加，甚至因為含有高密度等離子氧化層與四乙氧基硅烷氧化層的內(nèi)層介電層的厚度過大，而對后續(xù)如內(nèi)連線工藝中的蝕刻工藝以及接觸窗工藝有不良影響。

發(fā)明內(nèi)容
本發(fā)明的目的就是在提供一種介電層的自行平坦化方法，以自行具備終止點功用(endpoint function)、降低制造時間與成本，同時增加平坦化效率(planarization efficiency)，并且提供較寬的工藝窗(processwindow)。
本發(fā)明的再一目的是提供一種自行平坦化內(nèi)金屬介電層(self-planarization IMD)的制造方法，以使內(nèi)金屬介電層自行具備終止點功用且不增加其厚度，同時增加平坦化效率，并且提供較寬的工藝窗。
本發(fā)明提出一種介電層的自行平坦化方法，包括提供一基底，此一基底具有不同的圖案密度，且基底上已形成有一第一介電層。之后，于第一介電層上形成一第二介電層。接著，進行一化學(xué)機械研磨工藝，以平坦化第一介電層，其中第一介電層對第二介電層之研磨選擇比約在20～500之間。
依照本發(fā)明的較佳實施例所述的介電層的自行平坦化方法，上述的第二介電層的材質(zhì)包括富含硅氧化物(silicon rich oxide，SRO)、氮氧化硅(SiON)或氮化硅(SiN)等，且第二介電層的折射率大于1.46。再者，前述化學(xué)機械研磨工藝還可包括采用含氧化鈰(cerium oxide，CeO2)的研磨劑。
本發(fā)明再提出一種自行平坦化內(nèi)金屬介電層的制造方法，該方法包括提供一基底，于基底上形成有導(dǎo)體圖案。然后，于基底上形成一內(nèi)金屬介電層覆蓋導(dǎo)體圖案。接著，于內(nèi)金屬介電層上形成一介電層。隨后，進行一化學(xué)機械研磨工藝，以平坦化內(nèi)金屬介電層，其中內(nèi)金屬介電層對介電層的研磨選擇比約在20～500之間。
依照本發(fā)明的較佳實施例所述的自行平坦化內(nèi)金屬介電層的制造方法，上述的介電層具有一折射率大于1.46，且其材質(zhì)可包括富含硅氧化物、氮氧化硅或氮化硅等，且前述化學(xué)機械研磨工藝還可選用含氧化鈰的研磨劑。
本發(fā)明因進行化學(xué)機械研磨時可選擇采用含氧化鈰的研磨劑，故可使得第一介電層對第二介電層之間具有很大的研磨選擇比。因此，當(dāng)基底表面的高低起伏程度很大或是基底表面形成的圖案密度差異大時，會因為在基底表面起伏較低的區(qū)域或是在圖案密度較低的區(qū)域的第二介電層較難研除，使其于化學(xué)機械研磨期間具有保護第一介電層的功效。所以，在完成平坦化工藝的同時，即可得到表面平坦的最終介電層，故第一介電層可自行具備終止點功用，而增加平坦化效率、增進晶圓中均勻度。再者，本發(fā)明因為最后形成的整體介電層厚度比較薄，所以不但可改善前述對元件內(nèi)部均勻度形成阻礙的問題，還可避免因厚度過大而影響后續(xù)工藝的進行，進而提供較寬的工藝窗。


圖1A至圖1D是依照本發(fā)明的一較佳實施例的自行平坦化介電層的制造流程圖。
100基底100a圖案密度高的區(qū)域100b圖案密度低的區(qū)域102圖案104、106介電層104a自行平坦化介電層具體實施方式
圖1A至圖1D是依照本發(fā)明的一較佳實施例的自行平坦化介電層的制造流程圖。
請參照圖1A，提供一基底100，且于基底100上譬如形成有數(shù)個圖案102，如導(dǎo)體圖案或是其它半導(dǎo)體元件等，而且本實施例可適用于圖案密度差異大或是高低起伏較大的圖案；舉例來說，于本圖中所標(biāo)示的100a代表圖案密度高的區(qū)域，而100b則代表圖案密度低的區(qū)域。
之后，請參照圖1B，于基底100上形成一第一介電層104覆蓋前述圖案102，其中第一介電層104譬如是高密度等離子(high densityplasma，簡稱HDP)氧化層或是其它介電材質(zhì)層。另外，如依照第一介電層104所處的位置來分，則可包括位在半導(dǎo)體元件(視作圖案102)與其上層之導(dǎo)體層(未繪示)間的內(nèi)層介電層(inter-layer dielectric，ILD)或是位在導(dǎo)體圖案(視作圖案102)與其上層之導(dǎo)體層(未繪示)間的內(nèi)金屬介電層(inter-metal dielectric，IMD)。由于圖案密度高的區(qū)域100a的第一介電層104的高度會比圖案密度低的區(qū)域100b之第一介電層104的高度高，所以如果此時直接對第一介電層104進行平坦化工藝，則極易形成元件內(nèi)部均勻度的阻礙。
接著，請參照圖1C，于第一介電層104上形成一第二介電層106，其中第二介電層106具有一折射率例如大于1.46，且較佳是在約1.46～2.5之間。第二介電層106的材質(zhì)譬如是富含硅氧化物(siliconrich oxide，SRO)、氮氧化硅(SiON)或是氮化硅(SiN)等。此外，第二介電層106的厚度可小于第一介電層104的厚度，以節(jié)省工藝時間與成本，其中第二介電層的厚度譬如在500～10000埃之間。
然后，請參照圖1D，進行一化學(xué)機械研磨工藝(chemicalmechanical polishing，CMP)，以平坦化第一介電層104。同時，化學(xué)機械研磨工藝可選擇完全去除第二介電層106(如本圖所示)或是去除部分第二介電層106，其中第一介電層104對第二介電層106的研磨選擇比約在20～500之間。由于第一介電層104對第二介電層106之間具有很大的研磨選擇比，所以當(dāng)基底100表面形成的圖案102密度差異極大時，會因為在圖案密度低的區(qū)域100b的介電層104上的第二介電層106較難研除，使其于化學(xué)機械研磨期間具有保護介電層104的功效。所以，在完成平坦化工藝時，已可得到表面平坦的第一介電層104a。而且，于本實施例中，最終形成的自行平坦化介電層(self-planarization dielectric layer)104a的厚度不會太厚，所以不會對后續(xù)如內(nèi)連線工藝中的蝕刻工藝或接觸窗工藝造成不良影響，甚至可進一步提供較寬的工藝窗(process window)。此外，化學(xué)機械研磨工藝譬如包括采用含氧化鈰(cerium oxide，CeO2)的研磨劑，而此研磨劑中尚可包含一些氧化硅。
綜上所述，本發(fā)明的特點在于采用與需進行平坦化的介電層有很大研磨選擇比的介電層作為化學(xué)機械研磨時的犧牲層，所以當(dāng)基底表面形成的圖案密度差異大時，會因為需進行平坦化的介電層上的犧牲層較難研除，而在完成平坦化工藝的同時，已經(jīng)可以得到表面平坦的介電層，故需進行平坦化的介電層可自行具備終止點功用(endpointfunction)，進而增加平坦化效率(planarization efficiency)。再者，本發(fā)明因為最后形成整體介電層厚度比較薄，所以可避免對后續(xù)工藝產(chǎn)生不良的影響。
權(quán)利要求
1.一種介電層的自行平坦化方法，其特征是，包括提供一基底，該基底具有不同的圖案密度，且該基底上形成有一第一介電層；于該第一介電層上形成一第二介電層；以及進行一化學(xué)機械研磨工藝，以平坦化該第一介電層，其中該第一介電層對該第二介電層的研磨選擇比在20～500之間。
2.如權(quán)利要求1所述的介電層的自行平坦化方法，其特征是，該第二介電層具有一折射率大于1.46。
3.如權(quán)利要求2所述的介電層的自行平坦化方法，其特征是，該第二介電層的該折射率在1.46～2.5之間。
4.如權(quán)利要求1所述的介電層的自行平坦化方法，其特征是，該第二介電層的材質(zhì)包括富含硅氧化物。
5.如權(quán)利要求1所述的介電層的自行平坦化方法，其特征是，該第二介電層的材質(zhì)包括氮氧化硅。
6.如權(quán)利要求1所述的介電層的自行平坦化方法，其特征是，該第二介電層的材質(zhì)包括氮化硅。
7.如權(quán)利要求1所述的介電層的自行平坦化方法，其特征是，該第二介電層的厚度小于該第一介電層的厚度。
8.如權(quán)利要求1所述的介電層的自行平坦化方法，其特征是，該第二介電層的厚度在500～10000埃之間。
9.如權(quán)利要求1所述的介電層的自行平坦化方法，其特征是，該第一介電層包括高密度等離子氧化層。
10.如權(quán)利要求1所述的介電層的自行平坦化方法，其特征是，該化學(xué)機械研磨工藝包括采用包含氧化鈰的一研磨劑。
11.如權(quán)利要求1所述的介電層的自行平坦化方法，其特征是，該化學(xué)機械研磨工藝更包括完全去除該第二介電層與去除部分該第二介電層其中之一。
12.一種自行平坦化內(nèi)金屬介電層的制造方法，其特征是，該方法包括提供一基底，該基底上形成有多數(shù)個導(dǎo)體圖案；于該基底上形成一內(nèi)金屬介電層覆蓋該些導(dǎo)體圖案；于該內(nèi)金屬介電層上形成一介電層；以及以一含有氧化鈰的研磨劑進行一化學(xué)機械研磨工藝，以平坦化該內(nèi)金屬介電層，其中該內(nèi)金屬介電層對該介電層的研磨選擇比在20～500之間。
13.如權(quán)利要求12所述的自行平坦化內(nèi)金屬介電層的制造方法，其特征是，該介電層具有一折射率大于1.46。
14.如權(quán)利要求13所述的自行平坦化內(nèi)金屬介電層的制造方法，其特征是，該介電層的該折射率在1.46～2.5之間。
15.如權(quán)利要求12所述的自行平坦化內(nèi)金屬介電層的制造方法，其特征是，該介電層的材質(zhì)包括富含硅氧化物。
16.如權(quán)利要求12所述的自行平坦化內(nèi)金屬介電層的制造方法，其特征是，該介電層的材質(zhì)包括氮氧化硅。
17.如權(quán)利要求12所述的自行平坦化內(nèi)金屬介電層的制造方法，其特征是，該介電層的材質(zhì)包括氮化硅。
18.如權(quán)利要求12所述的自行平坦化內(nèi)金屬介電層的制造方法，其特征是，該介電層的厚度小于該內(nèi)金屬介電層的厚度。
19.如權(quán)利要求12所述的自行平坦化內(nèi)金屬介電層的制造方法，其特征是，該介電層的厚度在500～10000埃之間。
20.如權(quán)利要求12所述的自行平坦化內(nèi)金屬介電層的制造方法，其特征是，該內(nèi)金屬介電層包括高密度等離子氧化層。
21.如權(quán)利要求12所述的自行平坦化內(nèi)金屬介電層的制造方法，其特征是，該化學(xué)機械研磨工藝更包括完全去除該介電層與去除部分該介電層其中之一。
全文摘要
一種介電層的自行平坦化方法，是先提供形成有第一介電層的一基底，再于第一介電層上形成一第二介電層。之后，進行化學(xué)機械研磨工藝，以去除第二介電層并平坦化第一介電層，其中第一介電層對第二介電層的研磨選擇比約在20～500之間。因研磨時的第一介電層對第二介電層具有很大的研磨選擇比，故當(dāng)基底表面的高低起伏程度很大或是基底表面形成的圖案密度差異大時，會因為在基底表面起伏較低或在圖案密度較低的區(qū)域的第二介電層較難研除，而于研磨期間具有保護第一介電層的功效。
文檔編號H01L21/70GK1652308SQ20041000109
公開日2005年8月10日 申請日期2004年2月3日 優(yōu)先權(quán)日2004年2月3日
發(fā)明者洪永泰, 陳光釗 申請人:旺宏電子股份有限公司