專利名稱：具有氮化硅－氧化硅介電層的非揮發(fā)性記憶元件的制作方法
技術領域：
本發(fā)明是有關于一種非揮發(fā)性記憶元件及其制造方法，且特別是有關于一種具有氮化硅-氧化硅介電層的非揮發(fā)性記憶半導體元件及具有氮化硅頂介電層的非揮發(fā)記憶元件的制造方法。
背景技術：
非揮發(fā)性記憶體(non-volatile memory，NVM)是一種即使將供應給具有非揮發(fā)記憶體的元件的電源移除后，仍可以儲存程式化資料或訊息的半導體記憶元件。非揮發(fā)性記憶體的實例包括遮罩式唯讀記憶體(maskread-only memory，MROM)、可程式唯讀記憶體(programmable read-onlymemory，PROM)，可抹除可程式唯讀記憶體(erasable programmableread-only memory，EPROM)以及電性可抹除可程式唯讀記憶體(electrically-erasable programmable read-only memory，EEPROM)。一般來說，非揮發(fā)性記憶體可被程式化入一些資料、讀取與/或抹除，而程式化的資料在延長時間內，例如是十年，若未被抹除皆可被儲存。
非揮發(fā)性記憶體例如氮化硅唯讀記憶體(nitride read-only memory)是一種電性可抹除可程式唯讀記憶體，其利用氮化硅層作為電荷捕捉層以儲存資料。其他電荷捕捉材料亦可被用來形成非揮發(fā)性記憶元件。氮化硅唯讀記憶胞的一設計實例包括一個具有配置于閘極與源極/汲極的半導體材料之間的氧化硅-氮化硅-氧化硅層(oxide-nitride-oxide，ONO)的金氧半導場效應電晶體(MOSFET)。當元件在程式化時氧化硅-氮化硅-氧化硅層中的氮化硅層可以”捕捉(trap)”電荷(電子)。氮化硅材料具有電荷區(qū)域化(charge localization)的能力，以在沒有顯著地遍布于氮化硅層中的電荷橫向遷移情況下儲存電荷。氮化硅唯讀記憶體利用相對較厚的穿隧氧化層，一般會對抹除一個記憶胞所費的時間有負面的影響。氮化硅唯讀記憶體可與傳統(tǒng)的浮置閘極記憶胞作對比，其中浮置閘極是導電的，而電荷則橫向遍布于整個浮置閘極，且電荷遷移穿越了穿隧氧化層。另外，氮化硅唯讀記憶體可被已知的電壓應用技術重復地程式化、讀取、抹除與/或再程式化。
提供一種非揮發(fā)性記憶元件，重要的是提出一種具有比傳統(tǒng)非揮發(fā)性記憶體，例如某些氮化硅唯讀記憶體，更佳的電荷保留能力或減少電荷流失的非揮發(fā)性記憶半導體元件。另外，提供具有理想的抹除舊訊息或程式化新訊息的操作速度的非揮發(fā)記憶體也很重要。
本申請案與美國專利申請第11/197,668號有關，該案中請于2005年8月4日，標題為“具有氧化硅-氮化硅-氧化硅頂介電層的非揮發(fā)性記憶半導體元件”發(fā)明內容本發(fā)明提出一種非揮發(fā)性記憶胞，包括半導體基底、位于部分半導體基底中的源極區(qū)、位于部分半導體基底中的汲極區(qū)、位于部分半導體基底中的井區(qū)、位于半導體基底上的第一載子穿隧層、位于第一載子穿隧層上的電荷儲存層、位于電荷儲存層上的第二載子穿隧層以及位于第二載子穿隧層上的導體控制閘極。其中，源極區(qū)與汲極區(qū)之間具有一間隔，井區(qū)則至少圍繞部分源極區(qū)與汲極區(qū)。
本發(fā)明另提出一種非揮發(fā)性記憶胞，包括半導體基底、形成于部分半導體基底中的源極區(qū)、形成于部分半導體基底中且與源極區(qū)相鄰的汲極區(qū)、形成于部分半導體基底中且與源極區(qū)和汲極區(qū)相鄰的井區(qū)、形成于半導體基底上的電子穿隧層、形成于電子穿隧層上的電荷儲存層以及位于電荷儲存層上的p型摻雜多晶硅層。
本發(fā)明再提出一種非揮發(fā)性記憶胞的形成方法，適用于半導體基底上。其方法包括，先于部分半導體基底中形成源極區(qū)。然后，于部分半導體基底中形成汲極區(qū)，且汲極區(qū)與源極區(qū)之間具有一間隔。接著，于部分半導體基底中形成井區(qū)，井區(qū)至少圍繞部分源極區(qū)與汲極區(qū)。之后，于半導體基底上形成第一載子穿隧層。繼之，于第一載子穿隧層上形成電荷儲存層。而后，于電荷儲存層上形成第二載子穿隧層。隨后，于第二載子穿隧層上形成導體控制閘極。
為讓本發(fā)明的上述和其他目的、特征和優(yōu)點能更明顯易懂，下文特舉較佳實施例，并配合所附圖式，作詳細說明如下。


圖1為依照本發(fā)明的一實施例所繪示的具有單層電洞穿隧層的非揮發(fā)性記憶胞。
圖2為依照本發(fā)明的一實施例所繪示的具有雙層電洞穿隧層的非揮發(fā)性記憶胞。
圖3為依照本發(fā)明的一實施例所繪示的具有三層電洞穿隧層的非揮發(fā)性記憶胞。
圖4為依照本發(fā)明的一實施例的非揮發(fā)性記憶體的不同端點的符號命名。
圖5與圖6為依照本發(fā)明的一實施例所繪示的非揮發(fā)性記憶體的程式化操作。
圖7為依照本發(fā)明的一實施例所繪示的非揮發(fā)性記憶體的抹除操作。
圖8A為本發(fā)明的非揮發(fā)性記憶體于低電場時的能帶圖。
圖8B為本發(fā)明的非揮發(fā)性記憶體于高電場時的能帶圖。
100非揮發(fā)性記憶胞102半導體基底104源極區(qū)106汲極區(qū)108井區(qū) 110第一載子穿隧層112電荷儲存層114第二載子穿隧層114a、114c氧化硅層 114b氮化硅層116導體控制閘極具體實施方式
以下將以非揮發(fā)性記憶元件為例，對其電荷儲存能力的提高與電荷流失的降低作詳細的說明。
請參照圖1，非揮發(fā)性記憶胞100的一實施例包括半導體基底102、位于部分半導體基底102中的源極區(qū)104與位于部分半導體基底102中的汲極區(qū)106。源極區(qū)104與汲極區(qū)106之間具有一間隔。非揮發(fā)性記憶胞100還包括位于部分半導體基底102中的井區(qū)108，井區(qū)108至少圍繞部分源極區(qū)104與汲極區(qū)106。舉例來說，井區(qū)108至少圍繞源極區(qū)104與汲極區(qū)106之間的區(qū)域以及源極區(qū)104與汲極區(qū)106下方的區(qū)域。
更進一步來說，非揮發(fā)性記憶胞100包括形成于半導體基底102上的第一載子穿隧層110，且至少覆蓋部分部分源極區(qū)104與汲極區(qū)106之間的區(qū)域。電荷儲存層112形成于電子穿隧層110上，而第二載子穿隧層114則形成于電荷儲存層112上。導體控制閘極116形成于第二載子穿隧層114上。在圖1的實施例中，非揮發(fā)性記憶胞100是一種n型通道元件，其具有被p型區(qū)域的井區(qū)108環(huán)繞的n型或n+型區(qū)域的源極區(qū)104與汲極區(qū)106。電子穿隧層110于程式化操作期間提供電子穿隧，且其直接在至少部分源極區(qū)104與汲極區(qū)106之間的區(qū)域之上。第二載子穿隧層114包括至少一介電層，并于抹除操作期間提供電洞穿隧。在一實施例中，記憶元件可例如是沒有第二載子穿隧層114，但有p型摻雜多晶硅，也就是具有p型摻質的多晶硅，作為導體控制閘極116。
因此，半導體基底102可例如是p型基底，如p型硅基底，并可以自行提供p型井區(qū)108，還可以于預定形成源極/汲極區(qū)的區(qū)域摻雜或植入n型材料。在其他技術中，如溝渠形成技術，可以被用來提供任何井區(qū)108、源極區(qū)104與汲極區(qū)106，且井區(qū)108也可以利用摻雜/植入制程在非p型基底中提供p井。此外，也可以利用n型井搭配p型源極/汲極區(qū)，將非揮發(fā)性記憶胞100修飾成p型通道元件。
請參照圖1，電子穿隧層110例如是介電層，并至少于非揮發(fā)性記憶胞100執(zhí)行程式化操作時允許電子穿隧。舉例來說，第一載子穿隧層110例如是氧化硅層，其厚度例如是介于30至90埃之間。除了氧化硅，第一載子穿隧層110的材料還可例如是氧化鋁。在一些實施例中，厚度大于30埃的氧化硅層在非揮發(fā)性記憶胞100被程式化之后，可以預防電荷從電荷儲存層112直接穿隧而流失(即有意儲存于電荷儲存層112中的電荷)。換句話說，第一載子穿隧層110亦與當非揮發(fā)性記憶胞100在電荷保留/非程式化階段可阻礙電荷流失的絕緣層有相同的功能。
請繼續(xù)參照圖1，電荷儲存層112例如是氮化硅層，其厚度例如是介于50至150埃之間。除了氮化硅層(Si3N4)，電荷儲存層112的材料還可例如是氮氧化硅(SiOxNx)、氧化鋁(Al2O3)、氧化鉿(HfO2)或其他適合材料。換句話說，任何可以提供類似電荷捕捉特性的材料都可以作為電荷儲存層112或部分電荷儲存層112。在此實施例中，電荷儲存層112提供非揮發(fā)性記憶胞100的可程式化記憶儲存部分。因此，電荷儲存層112例如是在程式化操作后有效地捕捉或儲存電荷的材料層，而程式化操作需對導體控制閘極116或源極區(qū)104與汲極區(qū)106其中之一施加一程式化電壓，以將電荷引導或傳導入電荷儲存層112。
請參照圖1，第二載子穿隧層114例如是包括一層或多層介電層，以至少在抹除操作時提供電洞穿隧，而于抹除操作例如是包括電洞由導體控制閘極116穿隧至電荷儲存層112。在圖1的實施例中，第二載子穿隧層114包括單層氧化硅層，其厚度例如是介于15至25埃之間。在另一實施例中，如圖2所示，第二載子穿隧層114包括堆疊于氧化硅層114a上的氮化硅層114b。在又一實施例中，如圖3所示，第二載子穿隧層114包括氧化硅層114c、氮化硅層114b與氧化硅層114a的堆疊結構。上述實施例與其他電洞穿隧層的實施例，例如帶隙操縱(band-gap-engineered)穿隧介電層，例如是能對來自導體控制閘極116的電洞注入作有效的穿隧障礙，并避免或減少產生穿隧漏損(tunneling leakage)，即于預定電荷保留期間，如讀取操作、程式化操作或上述兩者皆是，產生電子流失。在一些實施例中，第二載子穿隧層114中的每一介電層的厚度例如是介于10至30埃之間。在圖3的實施例中，三層結構中的氧化硅層114c的厚度例如是介于15至25埃之間，氮化硅層114b的厚度例如是介于30至60埃之間，而氧化硅層114a的厚度例如是介于15至25埃之間。
在一些實施例中，第二載子穿隧層114至少包括氮化硅層或其他絕緣或介電材料層，且其具有低電洞障礙高度，例如是低于3電子伏特(eV)的一材料。在一實施例中，氮化硅具有相對較低的電洞障礙，約1.9電子伏特，因此其在相對較高的電場下，如對導體控制閘極116施加一大于0的電壓時，氮化硅層可成為讓電洞穿隧的穿透層”transparent”。第二載子穿隧層114的設計使其于抹除操作期間，對來自導體控制閘極116的電洞穿隧有穿隧介電質的功能。于記憶體程式化與電荷保留操作期間，可忽略薄的電洞穿隧層114層中的電荷捕捉。
導體控制閘極116例如是由未摻雜的多晶硅、摻雜多晶硅或金屬層形成。舉例來說，導體控制閘極116例如是輕度或重度n型摻雜多晶硅、輕度或重度p型摻雜多晶硅、鉑、氮化鉭或其他適合材料。在一些實施例中，p型摻雜多晶硅可以促進電洞的穿隧，并提供好的抹除特性。如上述實施例的說明，記憶元件例如是可以不具有第二載子穿隧層114，但具有p型摻雜多晶硅作為導體控制閘極116。
以下以非揮發(fā)性記憶胞100的示意圖，如圖2，說明非揮發(fā)性記憶胞100的一操作實施例。非揮發(fā)性記憶胞100的操作包括將訊息程式化入記憶胞、讀取已儲存于記憶胞的訊息以及在讀取或程式化新訊息之前抹除儲存于記憶胞的訊息。這些操作可以由對非揮發(fā)性記憶胞100中的不同端點施加適當的電壓達成。圖4為說明符號的命名的一實施例。請參照圖4，閘極電壓Vg施加于導體控制閘極116、源極電壓Vs施加于源極104、汲極電壓Vd施加于汲極106以及基底電壓Vsub施加于半導體基底102。
圖5與圖6為程式化操作的一實施例。在圖例中，非揮發(fā)性記憶胞100以電子注入法程式化，如通道熱電子(channel hot electron，CHE)注入。另外，還有許多其他程式化方法可以使用。對n型通道元件而言，可以利用通道熱電子注入、源極側注入(source-side injection，SSI)、通道起始第二電子(channel initiated secondary electron，CHISEL)注入以及其他適合方法。對p型通道元件而言，可以利用帶對帶穿隧感應熱電子(band-to-band tunneling hot electron，BBHE)注入、通道熱電洞起始熱電子注入、負富爾諾汗(negative Fowler-Nordheim，-FN)閘極注入電子以及其他適合方法。當具有至少一對源極/汲極區(qū)時，每一非揮發(fā)性記憶胞100可被2位元程式化，其中第一(左)位元位于電荷儲存層112中靠近源極104處，而第二(右)位元位于電荷儲存層112中靠近汲極106處。
請參照圖5，利用通道熱電子注入的右位元或汲極側位元的程式化操作，例如是需要對導體控制閘極116施加如+10伏特的閘極程式化電壓Vg、0伏特的程式化源極電壓Vs以及+5伏特的程式化汲極電壓Vd?；纂妷篤sub例如是0伏特。同樣的，請參照圖6，利用通道熱電子注入的左位元或源極側位元的程式化操作例如是需要對導體控制閘極116施加如+10伏特的閘極程式化電壓Vg、+5伏特的程式化源極電壓V、以及0伏特的程式化汲極電壓Vd?；纂妷篤sub例如是0伏特。圖5與圖6只不過是說明一個可能的實施例，而為了在電荷儲存層112中儲存資訊，可利用不同電壓的組合以分配電子在電荷儲存層112中的位置。
非揮發(fā)性記憶胞100可被數種讀取方法讀取。舉例來說，可對導體控制閘極116施加閘極讀取電壓，以及對源極104與汲極106其中之一施加源極/汲極讀取電壓而另一端則接地?；纂妷篤sub例如是0伏特。在一實施例中，閘極讀取電壓與源極/汲極讀取電壓皆例如介于1至2伏特之間。
圖7為抹除操作的一實施例。請參照圖7，抹除操作需要對導體控制閘極116施加閘極抹除電壓Vg，如+14伏特，以及對源極104與汲極106其中之一或兩者施加源極/汲極抹除電壓Vs/d，如0伏特?；纂妷篤sub例如是0伏特。如此圖示的電壓差會誘導電荷進入電荷儲存層112。在一實施例中，導體控制閘極116中的正直流電壓會使電洞從導體控制閘極116穿隧至電荷儲存層112。在一些實施例中，閘極抹除電壓Vg例如是介于+10至+18之間。此外，可以對源極104與汲極106其中之一或兩者皆施加源極/汲極抹除電壓Vs/d，例如是小于或等于0伏特。在一實施例中，使用來自閘極的電洞穿隧抹除可避免需要利用帶對帶熱電洞抹除(BTBHHE)，因此減少或消除熱電洞傳導損害。
圖8A為第二載子穿隧層114，例如圖中標示為氮化硅-氧化硅層的能帶圖。當電場低時，如一些實施例中的電荷保留狀態(tài)(Vg≈0)或讀取狀態(tài)(Vg≈+1-+2伏特)期間，電洞穿隧層114不會發(fā)生能帶偏差(bandoffset)。因此，可以抑制穿越電洞穿隧層114的穿隧，其可避免電荷從電荷儲存層112流失，如圖8A中標示為氮化硅層的區(qū)域。圖8B為電洞穿隧層114，例如圖中標示氮化硅-氧化硅層，的能帶圖。當施加于導體控制閘極116的閘極電壓Vg不為0伏特時，如14伏特，電場相對來說是高的。在高電場下，第二載子穿隧層114將會產生能帶偏差，因此會產生電洞從導體控制閘極116穿隧至電荷儲存層112，如圖8B中標示為氮化硅層的捕捉區(qū)。
本發(fā)明更包括于半導體基底上形成非揮發(fā)性記憶胞的方法。以圖1至圖3的記憶胞為一實施例，此方法包括于部分半導體基底102中形成源極區(qū)104、于部分半導體基底102中形成汲極區(qū)106，且汲極區(qū)106與源極區(qū)104之間具有一間隔，以及于部分半導體基底102中形成井區(qū)108，井區(qū)108至少圍繞部分源極區(qū)104與汲極區(qū)106。在一些實施例中，源極、汲極與井區(qū)皆為摻雜區(qū)，且可以摻雜、植入或擴散技術或上述技術的組合方式形成。
該方法還包括于半導體基底102上形成第一載子穿隧層110、于第一載子穿隧層110上形成第二載子儲存層112、于電荷儲存層112上形成第二載子穿隧層114以及于第二載子穿隧層114上形成導體控制閘極116。上述膜層例如是利用沉積技術形成。此外，如氮化硅或氧化硅等材料的形成例如是利用沉積法或結合硅沉積法與氮化或氧化法。另外，上述每一膜層的形狀、面積與位置例如是利用一次或一次以上的微影制程所定義，并利用罩幕來定義主動區(qū)，以及利用蝕刻制程移除不需要的區(qū)域。
在此實施例中，電子穿隧層110在程式化操作期間提供電子穿隧，且其例如是直接位于部分源極區(qū)104與汲極區(qū)106之間的區(qū)域之上。第二載子穿隧層114包括至少一介電層，并于抹除操作期間提供電洞穿隧。如上所述，第二載子穿隧層114例如是至少在讀取操作與程式化操作其中之一期間作為電子障礙層。在此實施例中形成的膜層，其結構配置、位置與材料皆例如與其對應于圖1至圖3的實施例中所述的相同，且在一些實施例中也例如是使用相仿的厚度。此外，以上述方法所形成的元件也可被先前所描述的程式化、讀取與抹除操作的方法所操作。
在一些實施例中，一個非揮發(fā)性記憶胞可以被應用于各種形式的記憶體中，包括NOR與NAND記憶體。非揮發(fā)性記憶胞110也可被運用于虛擬接地陣列(virtual ground array)結構。此外，電洞穿隧層114可包括氧化硅、氮化硅或其他材料的額外膜層。
雖然本發(fā)明的具有電洞穿隧層的非揮發(fā)性記憶半導體元件及其制造方法已以較佳實施例揭露如上，然其并非用以限定本發(fā)明，任何熟習此技藝者，在不脫離本發(fā)明的精神和范圍內，當可作些許的更動與潤飾，因此本發(fā)明的保護范圍當視后附的權利要求所界定者為準。
權利要求
1.一種非揮發(fā)性記憶胞，其特征在于其包括一半導體基底；一源極區(qū)，形成于部分該半導體基底中；一汲極區(qū)，形成于部分該半導體基底中，且與該源極區(qū)相鄰；一井區(qū)，形成于部分該半導體基底中，且與該源極區(qū)與該汲極區(qū)相鄰；一第一載子穿隧層，形成于該半導體基底上；一電荷儲存層，形成于該第一載子穿隧層上；一第二載子穿隧層，形成于該電荷儲存層上；以及一導體控制閘極，形成于該第二載子穿隧層上。
2.根據權利要求1所述的非揮發(fā)性記憶胞，其特征在于其中該第二載子穿隧層包括一電洞穿隧層，該電洞穿隧層至少在一抹除操作期間提供電洞穿隧。
3.根據權利要求1所述的非揮發(fā)性記憶胞，其特征在于其中該第二載子穿隧層至少在該非揮發(fā)性記憶胞的一讀取操作與一程式化操作其中之一期間具有電子阻礙效應(electron blocking effects)。
4.根據權利要求1所述的非揮發(fā)性記憶胞，其特征在于其中該第二載子穿隧層包括厚度介于15埃至25埃之間的一氧化硅層。
5.根據權利要求1所述的非揮發(fā)性記憶胞，其特征在于其中該第二載子穿隧層包括堆疊于一氧化硅層上的一氮化硅層。
6.根據權利要求5所述的非揮發(fā)性記憶胞，其特征在于其中該氮化硅層的厚度介于30埃至60埃之間，以及該氧化硅層的厚度介于15埃至25埃之間。
7.根據權利要求1所述的非揮發(fā)性記憶胞，其特征在于其中該第二載子穿隧層包括一第一氧化硅層、一氮化硅層與一第二氧化硅層，其中該第二氧化硅層位于該氮化硅層上，該氮化硅層位于該第一氧化硅層上。
8.根據權利要求1所述的非揮發(fā)性記憶胞，其特征在于其中該電荷儲存層的材料至少包括氮化硅、氮氧化硅、氧化鋁與氧化鉿其中之一。
9.根據權利要求1所述的非揮發(fā)性記憶胞，其特征在于其中該導體控制閘極的材料至少包括p型摻雜多晶硅、n型摻雜多晶硅與金屬其中之一。
10.根據權利要求1所述的非揮發(fā)性記憶胞，其特征在于其中該非揮發(fā)性記憶胞以來自該半導體基底的熱電子注入(hot electron injection)程式化，以及以來自該導體控制閘極的電洞注入(hole injection)抹除，而且對該導體控制閘極施加一正電壓時該非揮發(fā)性記憶胞會被抹除，以提供電洞由該導體控制閘極穿隧至該電荷儲存層。
11.根據權利要求1所述的非揮發(fā)性記憶胞，其特征在于其中該第一載子穿隧層包括至少在一程式化操作期間提供電子穿隧的一電子穿隧層。
12.根據權利要求1所述的非揮發(fā)性記憶胞，其特征在于其中該電荷儲存層至少儲存二分離可讀位元，該二分離可讀位元包括靠近該源極區(qū)的一第一位元與靠近該汲極區(qū)的一第二位元。
13.一種非揮發(fā)性記憶胞，其特征在于其包括一半導體基底；一源極區(qū)，形成于部分該半導體基底中；一汲極區(qū)，形成于部分該半導體基底中，且與該源極區(qū)相鄰；一井區(qū)，形成于部分該半導體基底中，且與該源極區(qū)及該汲極區(qū)相鄰；一電子穿隧層，形成于該半導體基底上；一電荷儲存層，形成于該電子穿隧層上；以及一p型摻雜多晶硅層，形成于該電荷儲存層上。
14.一種非揮發(fā)性記憶胞的形成方法，其特征在于其適用于一半導體基底上，該方法包括以下步驟于部分該半導體基底中形成一源極區(qū)；于部分該半導體基底中形成一汲極區(qū)，且該汲極區(qū)與該源極區(qū)之間具有一間隔；于部分該半導體基底中形成一井區(qū)，該井區(qū)至少圍繞部分該源極區(qū)與該汲極區(qū)鄰；于該半導體基底上形成一第一載子穿隧層；于該第一載子穿隧層上形成一電荷儲存層；于該電荷儲存層上形成一第二載子穿隧層；以及于該第二載子穿隧層上形成一導體控制閘極。
15.根據權利要求14所述的非揮發(fā)性記憶胞的形成方法，其特征在于其中該第二載子穿隧層包括至少于一抹除操作期間提供電洞穿隧的一電洞穿隧層。
16.根據權利要求14所述的非揮發(fā)性記憶胞的形成方法，其特征在于其中該第二載子穿隧層至少在該非揮發(fā)性記憶胞的一讀取操作與一程式化操作其中之一期間具有電子阻礙效應。
17.根據權利要求14所述的非揮發(fā)性記憶胞的形成方法，其特征在于其中該第二載子穿隧層包括厚度介于15埃至25埃之間的一氧化硅層。
18.根據權利要求14所述的非揮發(fā)性記憶胞的形成方法，其特征在于其中該第二載子穿隧層的形成方法包括于該電荷儲存層上形成一氧化硅層；以及于該氧化硅層上形成一氮化硅層。
19.根據權利要求18所述的非揮發(fā)性記憶胞的形成方法，其特征在于其中該氮化硅層的厚度介于30埃至60埃之間，該氧化硅層的厚度介于15埃至25埃之間。
20.根據權利要求14所述的非揮發(fā)性記憶胞的形成方法，其特征在于其中該第二載子穿隧層的形成方法包括于該電荷儲存層上形成一第一氧化硅層；于該第一氧化硅層上形成一氮化硅層；以及于該氮化硅層上形成一第二氧化硅層。
21.根據權利要求14所述的非揮發(fā)性記憶胞，其特征在于其中該電荷儲存層的材料至少包括氮化硅、氮氧化硅、氧化鋁與氧化鉿其中之一。
22.根據權利要求14所述的非揮發(fā)性記憶胞，其特征在于其中該導體控制閘極的材料至少包括p型摻雜多晶硅、n型摻雜多晶硅與金屬其中之一。
23.根據權利要求14所述的非揮發(fā)性記憶胞，其特征在于其中該非揮發(fā)性記憶胞以來自該半導體基底的熱電子注入程式化，以及以來自該導體控制閘極的電洞注入抹除，而且對該導體控制閘極施加一正電壓時該非揮發(fā)性記憶胞會被抹除，以提供電洞由該導體控制閘極穿隧至該電荷儲存層。
24.根據權利要求14所述的非揮發(fā)性記憶胞，其特征在于其中該電荷儲存層至少儲存二分離可讀位元，該二分離可讀位元包括靠近該源極區(qū)的一第一位元與靠近該汲極區(qū)的一第二位元。
25.根據權利要求14所述的非揮發(fā)性記憶胞，其特征在于其中該第一載子穿隧層包括至少在一程式化操作期間提供電子穿隧的一電子穿隧層。
全文摘要
一種非揮發(fā)性記憶胞包括半導體基底、位于部分半導體基底中的源極區(qū)、位于部分半導體基底中的汲極區(qū)以及位于部分半導體基底中的井區(qū)。非揮發(fā)性記憶胞還包括位于半導體基底上的第一載子穿隧層、位于第一載子穿隧層上的電荷儲存層、位于電荷儲存層上的第二載子穿隧層以及位于第二載子穿隧層上的導體控制閘極。特別的是，源極區(qū)與汲極區(qū)之間具有一間隔，井區(qū)則至少圍繞部分源極區(qū)與汲極區(qū)。在一實施例中，第二載子穿隧層在抹除操作時提供電洞穿隧，且其包括至少一介電層。
文檔編號H01L21/8247GK1909250SQ20061008729
公開日2007年2月7日 申請日期2006年6月14日 優(yōu)先權日2005年8月4日
發(fā)明者吳昭誼, 徐子軒, 呂函庭 申請人:旺宏電子股份有限公司