專利名稱：帶有微波雙極晶體管的半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件，特別涉及帶有能在微波區(qū)工作的雙極晶體管的半導(dǎo)體器件，其晶體管寄生電容被減少。
背景技術(shù)：
一般情況下，在頻率f為幾百MHz或更高的高頻率(HF)工作的雙極晶體管的功率增益|s2le|2用下列等式(1)表示，其中這種雙極晶體管被稱為微波雙極晶體管。
|s2le|2=(2Z0γb′+γe+Z0·2πfT2πf(1+2πfT·CCB·Z0))---(1)]]>在等式(1)中，Z0是特性阻抗，fT是截止或過渡頻率，γb是基極電阻，γe是發(fā)射極電阻，CCB是集電極-基極電容。
從等式(1)看出，功率增益|s2le|2很大程序上依賴于集電極-基極電容CCB。這樣，借助于減少集電極-基極電容CCB以增加功率增益|s2le|2，已經(jīng)研制了并公開了一些改進的晶體管結(jié)構(gòu)。
圖1表示常規(guī)被改進的晶體管結(jié)構(gòu)的第一例子，它是日本未審查專利公報No.2-246223在1990年公開的。
如圖1所示，在半導(dǎo)體襯底132上，選擇形成場氧化物133，從而在襯底132的表面區(qū)域內(nèi)確定器件區(qū)域。本征(intrinsic)基極區(qū)134形成在襯底132的器件區(qū)域內(nèi)。發(fā)射區(qū)136形成在襯底132的器件區(qū)域內(nèi)，并被本征基極區(qū)134包圍。
發(fā)射極接觸層146形成在二氧化硅(SiO2)層140上，并與發(fā)射區(qū)136電氣連接。發(fā)射極145形成在發(fā)射極接觸層146上，并穿過發(fā)射極接觸層146與發(fā)射區(qū)136電氣連接。
非本征(extrinsic)基極區(qū)135形成在襯底132的器件區(qū)域內(nèi)，從而與本征基極區(qū)134接觸。從圖1中看出，非本征基極區(qū)135只位于本征基極區(qū)134的一側(cè)(即圖1中的右側(cè))。非本征基極區(qū)135穿過形成在場氧化區(qū)133上的基極連接層139與基極144電氣連接。
在相對非本征基極區(qū)135的本征基極區(qū)134的相對側(cè)，高電阻率層141形成在場氧化區(qū)133上，從而與襯底132的器件區(qū)域接觸。
SiO2層140形成在場氧化區(qū)133上，從而與襯底132的器件區(qū)域接觸。發(fā)射極接觸層146和基極144形成在SiO2層140上。
如上所述，如圖1所示的常規(guī)雙極晶體管具有所謂的“單基極結(jié)構(gòu)”，因此，與在本征基極區(qū)134的兩側(cè)提供非本征基極區(qū)135的情況相比，基極-集電極結(jié)的電容減少了。
但是，在圖1所示常規(guī)雙極晶體管中，因為所形成的基極連接層139穿過氧化區(qū)133在作為集電區(qū)的襯底132的器件區(qū)域上延伸，所以在基極連接層139和襯底132之間依然存在寄生電容。這個寄生電容將會帶來在HF區(qū)中功率增益|s2le|2降低的問題。
圖2表示常規(guī)被改進的晶體管結(jié)構(gòu)的第二例子，它是日本未審查專利公報No.6-342801在1994年公開的。
如圖2所示，在硅襯底151上選擇形成場氧化區(qū)153，從而在襯底151的表面區(qū)域內(nèi)確定器件區(qū)域。溝道截斷區(qū)161形成在場氧化區(qū)153的下面。襯底151的器件區(qū)域作為集電區(qū)152a和集電極連接區(qū)152b。
基區(qū)154和發(fā)射區(qū)156形成在襯底151的器件區(qū)域內(nèi)?；鶇^(qū)154位于集電區(qū)152a上，而發(fā)射區(qū)156被基區(qū)154包圍。
集電極連接區(qū)152b通過由多晶硅制成的集電極接觸層168與集電極167電氣相連。發(fā)射區(qū)156穿過由多晶硅制成的發(fā)射極接觸層166與發(fā)射極165電氣相連?；鶇^(qū)154穿過由多晶硅制成的基極連接層159與基極164電氣相連?；鶚O連接層159形成在厚的場氧化區(qū)153上。
如圖所述，在圖2所示常規(guī)雙極晶體管中，基區(qū)154與在厚氧化區(qū)153上延伸的基極連接層159橫向接觸和電連接，因此，基區(qū)154的尺寸能被減小。結(jié)果，在器件區(qū)域內(nèi)的集電極-基極結(jié)的電容降低了。
但是，由于所形成的基極連接層159在集電區(qū)152a和連接區(qū)152b上延伸，因此在基極連接層159和集電區(qū)152a和集電極連接區(qū)152b之間會產(chǎn)生寄生電容。這個寄生電容將會引起上述同樣的問題。
圖3表示常規(guī)被改進的晶體管結(jié)構(gòu)的第三例子，它是日本未審查專利公報No.5-136434在19934年公開的。
如圖3所示，基區(qū)174形成在作為集電區(qū)的n-型外延層172中。發(fā)射區(qū)176形成在外延層172中，從而被基區(qū)174包圍。集電極連接區(qū)177形成在外延層172中。
介電層173形成在外延層172上。集電極181形成在介電層173上，從而與集電極連接區(qū)177接觸并電氣連接。導(dǎo)電層178形成在介電層173上，從而與發(fā)射區(qū)176接觸并電氣連接。
層間介電層175形成在導(dǎo)電層178上。發(fā)射極182形成在層間介電層175上，從而與導(dǎo)電層178接觸并電連接。這樣，發(fā)射極182穿過導(dǎo)電層178與發(fā)射區(qū)16電連接。
用于一個或多個信號的布線層183形成在層間介電層175上，從而與其下面的導(dǎo)電層178疊置。
如上所述，在圖3所示常規(guī)雙極晶體管中，在基區(qū)174保持電開路時，該晶體管被用作集電極-發(fā)射極(C-E)二極管。與發(fā)射區(qū)176電連接的導(dǎo)電層178位于介電層173上，同時，布線層183通過層間介電層175與導(dǎo)電層178疊加在一起。這樣，在布線層183和基區(qū)174之間就會產(chǎn)生寄生電容。
從上面說明清楚看出，圖3所示常規(guī)雙極晶體管不具有降低集電極-基極電容CCB的結(jié)構(gòu)。
圖4表示常規(guī)被改進的晶體管結(jié)構(gòu)的第四例子，它是日本未審查實用新型公報No.2-98632在1990年公開的。
如圖4所示，n型集電區(qū)192形成在硅襯底191上。在集電區(qū)192中，形成p型基區(qū)194、p-型區(qū)195、n型發(fā)射區(qū)196和n+型區(qū)189?；鶇^(qū)194與p-型區(qū)195接觸。
SiO2層193形成在集電區(qū)192上。導(dǎo)電層197形成在SiO2層193上，從而與n+型區(qū)189接觸并電連接。形成層間介電層198，以覆蓋導(dǎo)電層197。
基極連接層199形成在層間介電層198上，從而與基區(qū)194接觸并電連接?；鶚O連接層199與其下的導(dǎo)電層197疊在一起，結(jié)果，在基極區(qū)和集電區(qū)194和192之間形成有意的寄生電容。
在圖4所示常規(guī)晶體管結(jié)構(gòu)中，由于所形成的導(dǎo)電層197穿過SiO2層193在集電區(qū)192上延伸，所以在導(dǎo)電層197和集電區(qū)192之間將會產(chǎn)生寄生電容。這個寄生電容將引起上述同樣的問題。

發(fā)明內(nèi)容
因而，本發(fā)明的目的是提供帶有雙極晶體管的半導(dǎo)體器件，其在基極連接層和集電區(qū)之間的寄生電容降低了。
本發(fā)明的另一目的是提供帶有雙極晶體管的半導(dǎo)體器件，其增加了在HF頻率范圍內(nèi)功率增益。
上述目的以及其它未具體說明的目的對本領(lǐng)域技術(shù)人員來說，從下面的描述中很易理解。
根據(jù)本發(fā)明的半導(dǎo)體器件由下列部分構(gòu)成具有主表面的半導(dǎo)體襯底，形成在襯底中的集電區(qū)，形成在襯底中的基區(qū)，形成在襯底中的發(fā)射區(qū)，形成在襯底主表面上從而與集電區(qū)重疊在一起的第一介電層，形成在所述第一絕緣層上并施加有特定電勢的導(dǎo)電層，所形成的覆蓋導(dǎo)電層的第二介電層，形成在第二介電層上并與基區(qū)電連接的基極連接層，以及與基極連接層電連接的基極，其中，發(fā)射區(qū)、基區(qū)、和集電區(qū)構(gòu)成雙極晶體管，導(dǎo)電層與電源線電氣相連，導(dǎo)電層作為屏蔽電極，它利用法拉第屏蔽效應(yīng)防止在集電區(qū)和基極連接層之間產(chǎn)生寄生電容，由此降低集電極一基極電容。
根據(jù)本發(fā)明的半導(dǎo)體器件，由于法拉第屏蔽效應(yīng)防止了集電區(qū)和基極連接層之間產(chǎn)生寄生電容。因此，在基極連接層和集電區(qū)之間的寄生電容降低了或消除了。這意味著，在HF頻率范圍內(nèi)的雙極晶體管的功率增益增加了。
在根據(jù)本發(fā)明半導(dǎo)體器件的優(yōu)選實施例中，基區(qū)由作為本征基極的第一部分和作為非本征基極的第二部分構(gòu)成。第二部分與第一部分的整個側(cè)面接觸?；鶚O連接層與基區(qū)的第二部分電連接?；鶚O連接層包圍基區(qū)的第一部分。發(fā)射區(qū)和集電區(qū)與基區(qū)的第一部分接觸。
這種情況下，本發(fā)明具有很多優(yōu)點。
在根據(jù)本發(fā)明半導(dǎo)體器件的另一優(yōu)選實施例中，所形成的基區(qū)的第二部分包圍基區(qū)的第一部分。
此時，具有另一優(yōu)點基區(qū)的電阻降低了。
在根據(jù)本發(fā)明半導(dǎo)體器件的再一優(yōu)選實施例中，基極連接層除了與基極/發(fā)射極窗口相鄰部分(neighborhood)外，基極連接層完全疊加在導(dǎo)電層上?；鶚O/發(fā)射極窗口是由基極連接層的內(nèi)端面形成?；鶇^(qū)的鄰近部分包圍基區(qū)。
此時，有效地利用了法拉第屏蔽效應(yīng)。
基區(qū)的鄰近部分最好寬度L等于或大于1μm。這是因為有效地利用法拉第屏蔽效應(yīng)。
基極連接層最好是由多晶硅或金屬硅化物制成，例如鎢(W)、鈦(Ti)或鉑-銠(Pt-Rh)合金的硅化物。
導(dǎo)電層最好是由多晶硅或金屬硅化物制成，例如鎢(W)、鈦(Ti)或鉑-銠(Pt-Rh)合金的硅化物。
第一介電層是由硅氧化物(SiNx)、硅氮化物(SiNx)或硅氧化物(SiNx)和硅氮化物(SiNx)的組合物制成。


為了表明本發(fā)明可以實施，下面參照

本發(fā)明。
圖1是第一常規(guī)半導(dǎo)體器件的部分截面圖；圖2是第二常規(guī)半導(dǎo)體器件的部分截面圖；圖3是第三常規(guī)半導(dǎo)體器件的部分截面圖；圖4是第四常規(guī)半導(dǎo)體器件的部分截面圖；圖5是根據(jù)本發(fā)明的半導(dǎo)體器件的部分截面圖，示意地表示本發(fā)明的原理；圖6是根據(jù)本發(fā)明的第一實施例的半導(dǎo)體器件的部分平面圖；圖7是根據(jù)本發(fā)明第一實施例的半導(dǎo)體器件沿著圖6中線VII-VII截取的部分截面圖；圖8是根據(jù)本發(fā)明第一實施例的半導(dǎo)體器件沿著圖6中線VIII-VIII截取的部分截面圖；圖9A到9G是分別表示根據(jù)圖6到8的第一實施例半導(dǎo)體器件的制造方法的部分截面圖；圖10是表示根據(jù)圖6到8的第一實施例和常規(guī)半導(dǎo)體器件在HF范圍內(nèi)功率增益相對于集電極電流的關(guān)系曲線；圖11是根據(jù)本發(fā)明第二實施例的半導(dǎo)體器件沿著與圖6中線VII-VII同樣截取的部分截面圖；圖12是根據(jù)本發(fā)明第二實施例的半導(dǎo)體器件沿著與圖6中線VIII-VIII同樣截取的部分截面圖；圖13是根據(jù)本發(fā)明第三實施例半導(dǎo)體器件的部分平面圖；圖14是根據(jù)圖13的第三實施例的半導(dǎo)體器件沿著圖13中線XIV-XIV截取的部分截面圖；圖15是根據(jù)圖13的第三實施例的半導(dǎo)體器件沿著圖13中線XV-XV截取的部分截面圖。
具體實施例方式
下面參照附圖，詳細說明本發(fā)明的優(yōu)選實施例。
如圖5所示，在單晶硅襯底1的主表面上形成由SiO2制成的隔離氧化物3。作為屏蔽電極的導(dǎo)電層7形成在襯底1的主表面上。由SiO2構(gòu)成的介電層8形成在導(dǎo)電層7上。在介電層8上形成基極連接層9。在介電層8上形成由SiO2構(gòu)成的介電層11，從而覆蓋基極連接層9。在介電層11上形成發(fā)射極15。通過穿透介電層11和8的接觸孔，發(fā)射極15與導(dǎo)電層或屏蔽電極7接觸并電連接。
根據(jù)本發(fā)明的半導(dǎo)體器件，如上所述，導(dǎo)電層7與發(fā)射極15電連接，所以在發(fā)射極的電勢總是施加給導(dǎo)電層7。這樣，導(dǎo)電層7就作為提供在襯底1和基極連接層9之間的法拉第屏蔽或法拉第層。
結(jié)果，由于法拉第屏蔽效應(yīng)，就防止了襯底1(作為集電區(qū))和基極連接層9之間產(chǎn)生寄生電容。
圖6到8表示根據(jù)本發(fā)明第一實施例的半導(dǎo)體器件。
如圖7和8清晰所示，在n型單晶Si基底1A上形成n型單晶硅(Si)外延層2，由此形成n型單晶Si襯底1。用銻(Sb)以1×1018cm-3的摻雜濃度摻雜n型基底1A。用磷(P)以1×1015cm-3的摻雜濃度摻雜n型外延層2。
在Si基底1A上形成由SiO2構(gòu)成且厚度約為1μm的隔離氧化物3，從而構(gòu)圖的外延層2。厚度為1μm被構(gòu)圖的外延層2作為npn型雙極晶體管的n型集電區(qū)2。集電區(qū)2完全被掩埋在隔離氧化物3中。
在n型外延層2中形成用砷(As)以1×1020cm-3摻雜濃度摻雜的n型發(fā)射區(qū)6，發(fā)射區(qū)6具有矩形平面形狀，如圖6所示。
具有最高摻雜濃度1×1018cm-3的p型本征基區(qū)4形成在n型外延層2中。本征基區(qū)4與發(fā)射區(qū)6的底表面和側(cè)表面接觸。本征基區(qū)4具有比發(fā)射區(qū)6稍大的矩形平面形狀，如圖6所示。
在n型外延層2中形成P+型非本征基區(qū)5，從而包圍本征基區(qū)4。非本征基區(qū)5具有矩形環(huán)狀平面形，且與本征基區(qū)4的整個側(cè)面接觸。
選擇形成P型掩埋多晶硅層12，以被掩埋在隔離氧化物3中，并位于非本征基區(qū)5上。多晶硅層12具有與非本征基區(qū)5同樣的矩形環(huán)狀平面形。換句話說，多晶硅層12完全與非本征基區(qū)5重疊在一起。
多晶硅層12的頂部與疊在上面的基極連接層9的內(nèi)端接觸，由此通過的多晶硅層12，使基極連接層9與非本征基區(qū)5電連接?；鶚O連接層9的外端與基極14接觸并電連接。
基極連接層9的厚度為200nm，且由用硼(B)以1×1019cm-3的摻雜濃度摻雜的P型的多晶硅構(gòu)成。基極連接層9具有矩形平面形狀。基極連接層9的內(nèi)端形成矩形基極/發(fā)射極窗口23，通過窗口23，發(fā)射區(qū)6和本征基區(qū)4顯露出來。
作為屏蔽電極的導(dǎo)電層7形成在隔離氧化物3上，并位于基極連接層9下面。導(dǎo)電層7具有矩形平面形狀，從而覆蓋剩余外延層2。此外，導(dǎo)電層7具有矩形窗口7a，通過窗口7a，暴露發(fā)射區(qū)6和本征和非本征基區(qū)4。導(dǎo)電層7的厚度為100nm，且由用砷(AS)以1×1020cm-3的摻雜濃度摻雜的n型多晶硅構(gòu)成。
在隔離氧化物3上形成厚度為100nm的SiO2層，以覆蓋導(dǎo)電層7。SiO2層8電絕緣導(dǎo)電層7和基極連接層9。SiO2可以是由硅氮化物(SiNx)構(gòu)成，或者可以具有SiO2分層和SiNx分層的兩層結(jié)構(gòu)。
用厚度為120nm的硅氮化物(SiNx)覆蓋掩埋多晶硅層12和基極連接層9的內(nèi)端。位于本征基區(qū)4上的SiNx層13使掩埋多晶硅層12和基極連接層9與發(fā)射極接觸層16電絕緣。
發(fā)射極接觸層16位于發(fā)射區(qū)6上并與之電連接。發(fā)射極接觸層16由n型多晶硅構(gòu)成。發(fā)射極接觸層16通過厚度為100nm的SiNx層10與基極連接層9電絕緣。形成的SiNx層10覆蓋基極連接層9。通過由SiNx層13形成的接觸孔18，發(fā)射極接觸層16與發(fā)射區(qū)6接觸。
形成的SiO2層覆蓋SiNx層10，基極連接層9和發(fā)射極接觸層16。SiO2層11的厚度為400nm。
通過穿透SiO2層11和SiNx層10的接觸孔，基極14與基極連接層9接觸并電連接。
通過穿透SiO2層11的接觸孔19，發(fā)射極15與發(fā)射極接觸層16接觸并電連接。發(fā)射極15的平面形狀類似于字母“T”，如圖6所示。這樣，發(fā)射極15不僅與發(fā)射極接觸層16而且與作為屏蔽電極的導(dǎo)電層7通過穿透SiO2層11和8的接觸孔20接觸并電連接。
導(dǎo)電層7的矩形內(nèi)端與基極連接層9橫向隔開長度L，這里L(fēng)是0.8到1μm。除了具有寬度L的矩形環(huán)狀面積外，基極連接層9完全與導(dǎo)電層7疊在一起。換言之，除了與基極/發(fā)射極窗口23鄰近的基極連接層9的鄰近部分外，基極連接層9完全覆蓋導(dǎo)電層7。
下面參照圖9A到9G，說明根據(jù)第一實施例的半導(dǎo)體器件的制造方法。
首先，利用低壓化學(xué)汽相淀積(LPCD)工藝在n型單晶Si基底1A上生長n型單晶硅Si外延層2，由此提供n型單晶Si襯底1，如圖9A所不。
然后，利用LPCVD工藝在外延層2上形成厚度為120nm的SiNx層(未示出)。利用光刻和腐蝕處理構(gòu)圖SiNx層，由此選擇去掉一部分SiNx層，此外確定器件區(qū)域。
再然后，使用已圖形化的SiNx層作掩模，利用壓力-氧化處理氧化外延層2。這樣，如圖9B所示，在基底1A上選擇形成厚度約為1μm的SiO2層3。剩余外延層2的頂部在此處理中稍微被氧化，結(jié)果，該層2的頂部也用SiO2層3覆蓋。這個階段的狀態(tài)，如圖9B所示。剩余外延層2的厚度為1μm。
利用LPCCD處理在SiO2層3上形成多晶硅層(未示出)，然后在30kev的加速能量條件下，利用離子注入工藝，用砷(As)以2×1016cm-3的劑量摻雜多晶硅層。使用通過光刻處理的已構(gòu)圖的光刻膠膜21作掩模，利用干法腐蝕構(gòu)圖這樣形成的n型多晶硅層，由此形成作為屏蔽電極的導(dǎo)電層7，如圖9C所示。導(dǎo)電層7具有矩形窗口7a。然后去掉光刻膠膜21。
接下來，利用LPCVD工藝在SiO2層上淀積厚度為100nm的SiO2層8，從而覆蓋導(dǎo)電層7。利用LPCVD工藝在SiO2層8上淀積厚度為200nm的多晶硅層(未示出)，然后對其利用離子注入工藝，在20kev的加速能量下，用硼(B)以5×1015cm-2的劑量摻雜，由此在SiO2層8上形成P型多晶硅基極連接層9。利用LPCVD工藝在基極連接層9上形成厚度為100nm的SiNx層10。
在SiNx層10上形成光刻膠膜21，并利用光刻工藝構(gòu)圖。用已構(gòu)圖的光刻膠膜21作掩模，利用活性離子腐蝕(RIE)處理選擇去掉SiNx層10、基極連接層9和SiO2層8，從而形成穿透這些層10、9和8的基極/發(fā)射極窗口23。這個階段的狀態(tài)如圖9D所示。然后去掉光刻膠膜22。
此外，通過基極/發(fā)射極窗口23，和位于下面的隔離氧化物3，在25kev的加速能量下，以5×1013cm-2的劑量，將2氟化硼離子(BF2+)選擇注入到n型外延層2中。然后對離子注入外延層2進行用于激活的退火處理，由此在外延層2中形成形成本征(有源的)基區(qū)4，如圖9E所示。
使用氟化氨(NH4F)和氫氟酸(HF)的混合物，利用濕法腐蝕處理一定時間，選擇去掉SiO2層3和8。這樣，SiO2層3和8被橫向腐蝕250nm的長度，由此在剩余外延層2上形成中空間隔或空間24，如圖9F所示。
這之后，利用LPCVD工藝，在SiNx層10上生長厚度為70nm的多晶硅層(未示出)，以覆蓋基極/發(fā)射極窗口23。這樣生長的多晶硅層利用RIE處理深腐蝕，由此在間隔或空間24內(nèi)形成掩埋多晶硅層12。這個階段的狀態(tài)如圖9F所示。
利用LPCVD工藝在SiNx層10上形成SiNx層(未示出)，然后對其深蝕刻，由此形成覆蓋基極/發(fā)射極窗口23的內(nèi)壁的SiNx層13，如圖9G所示。
在SiNx層10上生長厚度為200nm的多晶硅層(未示出)，然后利用離子注入處理，用砷(A3)摻雜。然后構(gòu)圖如此形成的n型多晶硅層，從而形成發(fā)射極接觸層16，如圖9G所示。
然后在100℃下對襯底1進行燈光退火處理10秒鐘。這樣，由于砷從發(fā)射極接觸層16擴散進入外延層2，形成發(fā)射區(qū)6。同時，由于硼從掩埋多晶硅層12擴散進入外延層2，形成非本征基區(qū)5。這個階段的狀態(tài)如圖9G所示。
這個處理之后，構(gòu)圖基極連接層9和SiNx層10，使其具有相同平面形狀，由此確定基極連接層9和SiNx層10的形狀。
生長厚度為400nm的SiO2層，以覆蓋基極連接層9和SiNx層10。然后，利用光刻和腐蝕處理構(gòu)圖SiO2層11，從而形成接觸孔17，19和20。
在SiO2層11上形成由鋁(Al)或引入銅(Cu)或硅(Si)的鋁合金構(gòu)成的厚度為1μm的金屬層。然后構(gòu)圖此金屬層，以形成發(fā)射極和基極15和14。分別通過接觸孔19和20，發(fā)射極15與發(fā)射極接觸層16和屏蔽電極7接觸。基極14通過接觸孔17與基極連接層9接觸。
根據(jù)第一實施例的半導(dǎo)體器件，在集電區(qū)2(即外延層)和基極連接區(qū)9之間提供作為屏蔽電極的導(dǎo)電層7。因此，由于法拉第屏蔽效應(yīng)防止了集電區(qū)2和基極連接層9之間產(chǎn)生寄生電容。
這樣，基極連接層9和集電區(qū)2之間的寄生電容降低了。這意味著在HF頻率范圍內(nèi)雙極晶體管的功率增益增加了。
為確認本發(fā)明的優(yōu)點，本發(fā)明人在下列條件下進行了實驗。
制造具有根據(jù)本發(fā)明第一實施例結(jié)構(gòu)的兩并聯(lián)雙極晶體管。同時，也制造具有常規(guī)結(jié)構(gòu)的兩并聯(lián)雙極晶體管，其中的常規(guī)結(jié)構(gòu)是指除了沒有提供屏蔽電極7之外，與第一實施例相同。每個晶體管都具有0.4μm×20μm的方形發(fā)射區(qū)。
結(jié)果，在具有常規(guī)結(jié)構(gòu)的晶體管中，集電區(qū)2和基極連接層9之間的寄生電容為34fF，基極-集電極結(jié)的電容為36fF。因此，總的集電極-基極電容為70fF。
另一方面，在根據(jù)第一實施例的晶體管中，集電區(qū)2和基極連接層9之間的寄生電容約為零(0)fF，而基極-集電極結(jié)的電容為36fF。因此，總的集電極-基極電容限定為36fF。
由于總的集電極-基極電容的不同，發(fā)現(xiàn)在HF范圍內(nèi)功率增益相對于集電極電流IC變化，如圖10所示，其中集電極-基極電壓Vce為2V，信號頻率為2GHZ。
在圖10中，曲線a表示根據(jù)第一實施例的半導(dǎo)體器件，而曲線b表示常規(guī)半導(dǎo)體器件。在Ic＝2mA的低集電極電流時，在HF范圍內(nèi)功率增益1s2le|2上升2dB，而在最大集電極電流時，上升1dB。
雖然本發(fā)明中總的集電極-基極電容降低了，但是發(fā)射極-基極電容由于屏蔽電極7而增加了。但是，幾乎所有的總的發(fā)射極-基極電容都是由于襯底1中發(fā)射極-基極結(jié)的電容產(chǎn)生的。因此，即使由于屏蔽電極7而增加了發(fā)射極-基極電容，晶體管的特性或運行性能幾乎不受發(fā)射極-基極電容增加的影響，而它很大程度上受集電極-基極電容減少的影響。
如果根據(jù)第一實施例的半導(dǎo)體器件用于例如微波放大器的HF低噪聲放大器，則可減少這個放大器所需的級數(shù)。
圖11和12表示根據(jù)本發(fā)明第二實施例的半導(dǎo)體器件，除了用金屬硅化物層7′代替作屏蔽電極的多晶硅層7和用掩埋金屬硅化物層12′代替掩埋多晶硅層12之外，該半導(dǎo)體器件與第一實施例的相同。
因此，為了簡化說明，刪除了關(guān)于第二實施例的解釋。
顯然，根據(jù)第二實施例的半導(dǎo)體器件具有與第一實施例相同的優(yōu)點。
最好是，金屬硅化物7′和掩埋金屬硅化物層12′具有大約100nm的厚度。
一般情況下，利用濺射工藝很容易形成金屬硅化物層，而不需摻雜工藝。因此，另外的優(yōu)點是，與第一實施例相比所需工藝步驟的數(shù)量減少了。
又一優(yōu)點是，由于金屬硅化物的較低電阻，而使電阻比第一實施例的低。
圖13到15表示根據(jù)本發(fā)明第三實施例的半導(dǎo)體器件，除了作為屏蔽電極的導(dǎo)電層7沒有與發(fā)射區(qū)6電連接而是通過布線25與電源線Vss電連接外，它與第一實施例的結(jié)構(gòu)相同。
因此，為簡化說明，關(guān)于第三實施例的解釋被刪除了。
顯然，根據(jù)第三實施例的半導(dǎo)體器件具有與第一實施例相同的優(yōu)點。
雖然本發(fā)明用于具有附圖中所示結(jié)構(gòu)的雙極晶體管，但是無需說明，本發(fā)明可以用于任何其它類型雙極晶體管。
在已經(jīng)描述了本發(fā)明的最佳形式的同時，應(yīng)該明白，顯然對于本領(lǐng)域技術(shù)人員來說，在不脫離本發(fā)明的精神情況下，是可以做出各種修改的，因此，本發(fā)明的范圍由下面所附權(quán)利要求書確定。
權(quán)利要求
1.一種半導(dǎo)體器件包括具有主表面的半導(dǎo)體襯底；形成在所述襯底內(nèi)的集電區(qū)；形成在所述襯底內(nèi)的基區(qū)；形成在所述襯底內(nèi)的發(fā)射區(qū)；形成在所述襯底的主表面上并與所述集電區(qū)疊在一起的第一介電層；形成在所述第一介電層上并施加有特定電勢的導(dǎo)電層；所形成的覆蓋所述導(dǎo)電層的第二介電層；形成在所述第二介電層上并與所述基區(qū)電連接的基極連接層；和與所述基極連接層電連接的基極；其中，所述發(fā)射區(qū)、所述基區(qū)和所述集電區(qū)構(gòu)成雙極晶體管，所述導(dǎo)電層與電源線電連接；而且其中所述導(dǎo)電層是作為屏蔽電極，利用法拉第效應(yīng)，它可以防止在所述集電區(qū)和所述基極連接層之間產(chǎn)生寄生電容，由此降低集電極-基極電容。
2.如權(quán)利要求1的半導(dǎo)體器件，其中所述基區(qū)是由作為本征基極的第一部分和作為非本征基極的第二部分構(gòu)成；所述第二部分與所述第一部分的整個側(cè)面接觸；而且，所述基極連接層與所述基區(qū)的所述第二部分電連接，所述基極連接層包圍所述基區(qū)的所述第一部分，所述發(fā)射區(qū)和所述集電區(qū)與所述基區(qū)的所述第一部分接觸。
3.如權(quán)利要求2的半導(dǎo)體器件，其中所形成的所述基區(qū)的所述第二部分包圍所述基區(qū)的第一部分。
4.如權(quán)利要求3的半導(dǎo)體器件，其中所述基極連接層除了與基極/發(fā)射極窗口相鄰部分外，所述基極連接層完全與所述導(dǎo)電層重疊在一起；所述基極/發(fā)射極窗口是由所述基極連接層的內(nèi)端面形成；并且，所述基區(qū)的所述相鄰部分包圍所述基區(qū)。
5.如權(quán)利要求4的半導(dǎo)體器件，其中所述基區(qū)的所述相鄰部分具有等于或大于1μm的寬度L。
6.如權(quán)利要求1的半導(dǎo)體器件，其中所述基極連接層是由多晶硅或金屬硅化物制成。
7.如權(quán)利要求1的半導(dǎo)體器件，其中所述基極連接層是由選自下列一種材料制成鎢(W)、鈦(Ti)和鉑-銠合金(Pt-Rh)的硅化物。
8.如權(quán)利要求1的半導(dǎo)體器件，其中所述導(dǎo)電層是由多晶硅或金屬硅化物制成。
9.如權(quán)利要求1的半導(dǎo)體器件，其中所述導(dǎo)電層是由選自下列一種材料制成鎢(W)、鈦(Ti)和鉑-銠(Pt-Rh)的硅化物。
10.如權(quán)利要求1的半導(dǎo)體器件，其中所述第一介電層是由選自下列一種材料制成硅氧化物(SiOx)、硅氮化物(SiNx)、和硅氧化物(SiOx)和硅氮化物(SiNx)的組合物。
全文摘要
帶有雙極晶體管的半導(dǎo)體器件，可減少基極連接層和集電區(qū)之間的寄生電容；包括具有主表面的半導(dǎo)體襯底，形成在襯底中的集電區(qū)、基區(qū)和發(fā)射區(qū)，形成在襯底主表面上并與集電區(qū)重疊的第一介電層，形成在第一介電層上并施加有特定電勢的導(dǎo)電層，形成以覆蓋導(dǎo)電層的第二介電層，形成在第二介電層上并與基區(qū)電連接的基極連接層，以及與基極連接層電連接的基極。發(fā)射區(qū)、基區(qū)和集電區(qū)構(gòu)成雙極晶體管，導(dǎo)電層與電源線電連接。導(dǎo)電層作為屏蔽電極，利用法拉第屏蔽效應(yīng)，防止了在集電區(qū)和基極連接層之間產(chǎn)生寄生電容。
文檔編號H01L29/73GK1516285SQ200410001239
公開日2004年7月28日 申請日期1998年6月29日 優(yōu)先權(quán)日1997年6月27日
發(fā)明者加藤博 申請人:Nec化合物半導(dǎo)體器件株式會社