專利名稱：半導體集成電路裝置的制作方法
技術領域：
本發(fā)明涉及一種安裝可靠性高的半導體集成電路裝置，特別涉及一種在半導體基板表面的端子部設置具有電連接功能的凸點(bump)的半導體集成電路裝置的倒向接合(face down bonding)中，還具有不進行電連接的假凸點(dummy bump)的半導體集成電路裝置。
背景技術：
近年來，隨著電子機械器件的高性能化的發(fā)展，進一步要求該機械器件上搭載的半導體集成電路裝置具有高的性能和復雜的功能，并且特別是在便攜式信息終端或便攜電話等小型機械器件上搭載的半導體集成電路裝置中尋求一種可以進行高密度的安裝的方法。
為此，以前采用的方法是，在半導體集成電路裝置中采用幾乎沒有塑封的芯片形狀的部件，當安裝到基板上時將凸點等突起物設于芯片的端子上進行倒裝(flip)連接等。即是倒向接合，在安裝該半導體集成電路裝置時，將該芯片與作為連接對象的基板等相對向，并通過各向異性導電粒子(ACF)或導電性材料直接按壓芯片。
這時，芯片因追求薄型化而造成芯片內面扭曲，其結果芯片翹曲、或厚度產(chǎn)生誤差，使該芯片表面形成的凸點的水平位置錯開等[參照圖7(a)]。
另外，由于凸起高度的誤差、或連接芯片和安裝基板的安裝裝置的精度，而有時芯片四角中的角部的一部分在倒向時比其他四角的角部先接觸基板[圖7(b)]。
其結果，尤其位于芯片四角附近的凸點與其他中央部位的凸點相比在安裝時受到更大的負重壓力。以前，為了防止使凸點接觸連接時的下降誤差及提高接合強度，而設置有不進行電連接的假凸點(特開平8-46313，實開平4-94732)。
但是，所述引用例公開的凸點的配置，由于對接在芯片邊緣(chipedge)，所以存在在切割(dicing)時產(chǎn)生多余的碎片(particle)的缺陷。
并且，對于特開平7-263488號公開的對正用的假凸點而言，目的并不在于倒向安裝，并不能反映所有解決關于上述的凸點的高度的誤差或安裝時的負重壓力的問題點的發(fā)明思想。
不過，近年來，由于隨著LSI的高功能化、尤其LCD驅動器(driver)的彩色化或大畫面化而產(chǎn)生端子數(shù)的增加以及半導體流程的精細化，因此若不使該凸點的搭載間隔比以前進一步縮小，就不能實現(xiàn)芯片面積的小型化，隨之就會造成因每個凸點面積減小、而不得不增加芯片的每個角所需的假凸點的狀況。
在現(xiàn)有的半導體集成電路裝置中，由于各向異性導電粒子(ACF)的粒徑(3～5μm)的原因、而縮小凸點與凸點的間隔有一定限度，凸點與凸點之間的距離必須至少在10～15μm左右。
對于此，為了由各向異性導電粒子(ACF)可靠地使芯片和基板電連接、而要求各凸點面積相同，每個凸點的形狀不得不按圖8所示那樣變得精細。由此，若假凸點的數(shù)量越增多，則凸點與凸點的之間的間距的所謂無效面積(圖8的斜線部分)的比例與凸點面積的比較變得越大。從而，僅僅假凸點數(shù)量增加，結果會產(chǎn)生假凸點所占的區(qū)域的面積相對總凸點的面積相對地增加，存在限制芯片尺寸的減小的問題。
對于此問題，以往采用如下對策。這里，圖1是用于說明現(xiàn)有例的半導體集成電路裝置的、倒裝在安裝基板上的芯片的整體的圖。在該半導體集成電路裝置芯片1上，具有圍繞未圖示的其內部電路周圍配置的凸點6。此外，雖然在此，以圍繞內部電路周圍、沿著半導體集成電路裝置芯片1的四邊的形狀配置凸點，但是除此之外也可以在特定的1個或者2個邊上不配置凸點6、而配置電路或布線。
圖2是表示以圖1中的虛線所包圍的芯片角部5的局部代表半導體集成電路裝置芯片1的4個角部并進行放大的、表示現(xiàn)有的凸點配置方式的圖。其設有與未圖示的內部電路相連接的電路連接用凸點3，并在比其更靠近半導體集成電路裝置的芯片1角部的部分上的每個邊各設有2個假凸點2，而總計得到相當于4個電路連接用凸點3的面積的耐負重效果。虛線所示部分的內側部分是半導體集成電路裝置芯片1上確保用作假凸點的區(qū)域。
但是，即使具有這樣的結構也并不充分實現(xiàn)隨著近年來的LSI的高功能化產(chǎn)生的端子數(shù)的增加與半導體流程的微細化，假凸點在芯片上的所占的面積，一邊具有同等的耐負重效果一邊要求進一步小面積化。

發(fā)明內容
本發(fā)明的目的在于提供一種能夠有效地使用半導體芯片上的倒向接合用的凸點的區(qū)域。
為此，本發(fā)明之一的半導體集成電路裝置，在于半導體基板表面的端子部設置具有電連接功能的凸點的半導體集成電路裝置中，其特征在于還具有不進行電連接的假凸點，該假凸點位于半導體芯片的四角中的一個以上的角部附近，且該假凸點在芯片上的投影面積的大小比上述凸點大。
根據(jù)這種半導體集成電路裝置，由于處在半導體芯片的角部附近的倒向接合用的假凸點大于其附近具有電功能的凸點，故將以前假凸點與假凸點之間空出的間距部分也用作假凸點，能夠有效利用半導體芯片上的區(qū)域。據(jù)此，由于半導體芯片上配置假凸點的區(qū)域與以前相比很小即可，故能夠減小該半導體芯片面積。
本發(fā)明之二的半導體集成電路裝置，其特征在于在本發(fā)明之一所述的半導體集成電路裝置的假凸點的下方具有通過至少1層的絕緣膜而與該假凸點不形成電導通的布線。
根據(jù)本發(fā)明之二記載的半導體集成電路裝置，由于在位于半導體芯片角部附近的假凸點下方，具有與該假凸點不形成電導通的布線，故半導體芯片上僅用于現(xiàn)有假凸點的區(qū)域能夠用于有效地布線。因此，該半導體芯片面積能夠縮減到更小。


圖1是表示搭載有凸點的半導體集成電路裝置的芯片圖。
圖2是表示搭載有現(xiàn)有的凸點的半導體集成電路裝置的芯片圖。
圖3是表示搭載有本發(fā)明實施例1的凸點的半導體集成電路裝置的芯片的圖。
圖4是表示搭載有本發(fā)明實施例2的凸點的半導體集成電路裝置的芯片圖。
圖5是表示搭載有本發(fā)明實施例3的凸點的半導體集成電路裝置的芯片圖。
圖6是表示由于假凸點面積增加而產(chǎn)生的耐負重效果的說明的圖。
圖7是說明芯片安裝不良現(xiàn)象的圖。
圖8是表示凸點形狀的變化的說明圖。圖中1-半導體集成電路裝置芯片，2、2a、2b、2c-假凸點，3-電路連接用凸點，4-電路布線，5-芯片角部的放大位置，6-凸點，a-通常的凸點寬度，b-凸點間距，c-假凸點寬度，d-距芯片邊緣的間距。
具體的實施方式以下，參照圖1～圖6對本發(fā)明的半導體集成電路裝置的實施方式進行詳細說明。
這里，圖3、圖4、圖5是以半導體集成電路裝置芯片的芯片角部的一角代表4個角部并進行放大的圖。以下對各圖進行說明。
圖3是表示實施例1的凸點配置圖。其設有與未圖示的內部電路相連接的電路連接用凸點3，并在比其更靠近半導體集成電路裝置的芯片1角部的部分上的每邊各設有1個假凸點2a，且假凸點2a的面積約為電路連接用凸點3面積的2倍，因此總計得到相當于4個電路連接用凸點3面積的耐負重效果。虛線所示部分的內側部分是半導體集成電路裝置芯片1上確保用作假凸點的區(qū)域，以比圖2所示的現(xiàn)有的倒向接合用的凸點配置方式進一步小的面積區(qū)域產(chǎn)生同等的耐負重效果。
圖4是表示實施例2的凸點配置圖。其設有與未圖示的內部電路相連接的電路連接用凸點3，并在該半導體集成電路裝置的芯片1的角部設有避開電路布線4的非方形的假凸點2b，且假凸點2b具有比電路連接用凸點3面積的4倍還大的面積，因此，得到比相當于4個電路連接用凸點3面積更大的耐負重效果。虛線所示部分的內側部分是半導體集成電路裝置芯片1上確保用作假凸點的區(qū)域，以比圖3所示的實施例1更小的面積區(qū)域產(chǎn)生同等的耐負重效果。
圖5是表示實施例3的圖。其設有與未圖示的內部電路相連接的電路連接用凸點3，并在該半導體集成電路裝置的芯片1的角部設有與電路布線4部分重疊的方形的假凸點2c，且假凸點2c具有比圖4所示的實施例2更大的面積，因此，得到比圖4所示的實施例2更大的耐負重效果。
利用圖6(a)、(b)對芯片上形成本發(fā)明的假凸點時的耐負重效果進行說明。圖6(a)是表示芯片上有代表性的倒向接合用的凸點以及假凸點的各個位置關系的主視圖。這里，a表示通常凸點寬度，b表示凸點間距，c表示假凸點寬度，d表示從假凸點到芯片邊緣的間距。例如，a＝30、b＝20、d＝20、e＝100的情況，圖6(b)是如下的曲線圖，即曲線A，以1個假凸點的寬度與通常凸點的寬度相等的狀態(tài)，階梯式增加假凸點為1個、2個、3個……的時(但，芯片邊長線性地增加)的假凸點面積增加的曲線，另一方面，曲線B(本發(fā)明)，不改變假凸點的數(shù)量，而代之隨意改變地擴大假凸點的凸點寬度時的各個假凸點面積增加的曲線。從該曲線圖看，隨著假凸點面積階梯式或者逐漸增加，假凸點的耐負重效果能夠跳躍式地提高。
根據(jù)本發(fā)明的半導體集成電路裝置，在比現(xiàn)有例小的用作假凸點的半導體集成電路裝置的芯片區(qū)域上、利用比與內部電路相連接的電路連接用凸點大的面積的假凸點，而能夠以比現(xiàn)有的方式小的芯片面積得到同等或者同等以上的耐負重效果。
并且，在不與假凸點電性導通的電路布線上的一部分上，以對向夾有至少1層絕緣膜的方式也設置該假凸點，據(jù)此，能夠以比現(xiàn)有例更小的芯片面積產(chǎn)生同等或同等以上的耐負重效果。
權利要求
1.一種半導體集成電路裝置，在半導體基板表面的端子部設置在倒向接合時進行電連接用的凸點，其特征在于具有不進行電連接的假凸點，該假凸點位于構成半導體集成電路裝置的半導體芯片的四角內的一個以上的角部附近，且該假凸點在芯片上的投影面積的大小比上述凸點大。
2.如權利要求項1所述的半導體集成電路裝置，其特征在于上述假凸點緩合倒向進行接合時的沖擊，且在上述假凸點下方具有通過至少1層絕緣膜、與該假凸點不形成電導通的布線。
全文摘要
一種半導體集成電路裝置，在需要高密度地進行安裝的半導體集成電路裝置上，采用在半導體芯片端子部形成凸點等、并直接安裝于基板等上的方法。這時，為了防止半導體芯片由于安裝時的安裝壓力等造成半導體芯片的損傷，而在其角部設置假的不連接的凸點。且假凸點在芯片上的投影面積要大于通常的具有電連接功能的凸點在芯片上的投影面積。而即使設置這些假凸點，半導體芯片的尺寸也盡量不會增大。
文檔編號H01L23/485GK1499621SQ20031010293
公開日2004年5月26日 申請日期2003年10月31日 優(yōu)先權日2002年10月31日
發(fā)明者內貴崇 申請人:羅姆股份有限公司