專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件及其制造方法，具體地說，涉及帶有密封環(huán)(seal ring)的半導(dǎo)體器件及其制造方法，密封環(huán)用于防止水、水分等滲過通過切割方法與半導(dǎo)體襯底分開的半導(dǎo)體切片的切割面進(jìn)入半導(dǎo)體器件。
本申請要求于2003年2月3日提交的申請?zhí)枮?003-026526和于2003年4月17日提交的申請?zhí)枮?003-113412的兩項(xiàng)日本專利申請的優(yōu)先權(quán)。這兩項(xiàng)日本專利申請?jiān)诒菊f明書中作為參考之用。
背景技術(shù)：
隨著集成水平的提高，以微處理器或存儲器作為半導(dǎo)體器件代表的大規(guī)模集成電路(LSI)在其元件的尺寸上變得更加細(xì)小，因此組成每一元件的半導(dǎo)體區(qū)的尺寸也相應(yīng)地變得更加細(xì)小。而且，當(dāng)形成連接至每一半導(dǎo)體區(qū)的布線線路時(shí)，為了保持與高集成密度相應(yīng)的高布線密度，僅在半導(dǎo)體襯底的平面方向上形成布線線路是不夠的，因此就采用了多層布線技術(shù)，通過多層布線技術(shù)可以在半導(dǎo)體襯底的厚度方向上的多層上形成布線線路。例如，在作為LSI代表的微處理器內(nèi)就實(shí)現(xiàn)了包括6-9層的多層布線結(jié)構(gòu)。
在這種采用多層布線結(jié)構(gòu)的LSI中，布線線路的電阻值對諸如運(yùn)行速度等特性有很大的影響，因此要求布線線路有較小的電阻值。通常，包括LSI在內(nèi)的半導(dǎo)體器件的布線線路的材料通常采用擁有出色電特性和成型性能等類似特性的鋁(Al)或鋁系金屬。但是，鋁和鋁系金屬(下文可能簡稱為鋁系金屬)具有低電遷移阻抗和壓力遷移阻抗等類似的缺點(diǎn)。因此，近期有將銅(Cu)或銅系金屬(下文可能簡稱為銅系金屬)代替鋁系金屬的趨勢，銅系金屬具有較低的電阻值，并具有出色的電遷移阻抗力和壓力遷移阻抗等。
但是，當(dāng)利用銅系金屬形成布線線路時(shí)，具有低蒸氣壓的銅系化合物相對于鋁系金屬較難通過干刻蝕技術(shù)構(gòu)圖為預(yù)期的圖形。因此，為了利用銅系金屬形成布線線路，采用了一種眾所周知的單大馬士革布線技術(shù)。通過這種技術(shù)，首先在形成于半導(dǎo)體襯底上的布線絕緣膜中形成布線槽，并貫穿包括該布線槽的表面形成銅系金屬膜，然后利用化學(xué)機(jī)械研磨(CMP)除去布線絕緣膜上多余的銅系金屬部分，從而僅提供留在(隱埋在)布線槽內(nèi)的銅系金屬膜部分作為布線顯露。此外，還采用雙大馬士革布線技術(shù)，它是單大馬士革布線技術(shù)的延伸，通過這種技術(shù)可以實(shí)現(xiàn)適合精密構(gòu)圖的多層布線的結(jié)構(gòu)。
在雙大馬士革布線結(jié)構(gòu)中，在其上面已事先形成下層布線線路的半導(dǎo)體襯底上，堆疊通路絕緣膜(所謂的夾層電介質(zhì))和布線絕緣膜，然后分別通過這些布線絕緣膜形成過孔和上層布線槽，接著在整個(gè)表面上形成銅系金屬膜，然后采用CMP等類似方法除去銅系金屬膜的多余部分，使只有過孔和上層布線槽留有銅系金屬膜，因此同時(shí)形成通路插頭和上層布線。通過這種構(gòu)造可以實(shí)現(xiàn)雙大馬士革布線結(jié)構(gòu)，在這種結(jié)構(gòu)中，下層和上層布線通過通路插頭互連。
此外，在擁有多層布線結(jié)構(gòu)的半導(dǎo)體器件中，高速運(yùn)行會(huì)受到信號延遲的影響，信號延遲可能由各種原因引起，例如位于下層布線線路和上層布線線路之間的布線絕緣膜的布線間線路容抗(下文也簡稱為容抗)的增加；或精密構(gòu)圖中的改進(jìn)引起的平面方向布線線路間間隔的縮小所引起的布線間線路容抗的增加。因此，為了降低由布線絕緣膜引起的容抗，有趨向于采用低介電常數(shù)膜(“所謂”的低-к絕緣膜)作為布線絕緣膜的趨勢。
在LSI的制造中，在把必需的電路元件集成在作為晶片的半導(dǎo)體襯底上之后，半導(dǎo)體襯底被切割分成獨(dú)立的半導(dǎo)體切片。但是，在這種情況中，半導(dǎo)體芯片的切割面(即布線絕緣膜的側(cè)壁)就暴露出來了，因此，水和水分等類似物質(zhì)(下文簡稱水等類似物質(zhì))就能滲過切割面，從而降低了防水能力。特別地，采用上述的多層布線結(jié)構(gòu)的LSI具有大量布線絕緣膜層，因此更易出現(xiàn)防水能力降低的情況。因此，這可能導(dǎo)致諸如電流泄漏增多或原低介電常數(shù)膜的介電常數(shù)升高等缺點(diǎn)。為了解決這個(gè)缺點(diǎn)，必須提高防水能力。
此外，在LSI的制造中，在把必需的電路元件集成在作為晶片的半導(dǎo)體襯底上之后，在半導(dǎo)體襯底的表面提供各種焊盤，比如組裝焊盤(包括用于電互連電路元件和LSI外部的焊盤)、LSI內(nèi)特性評估焊盤或篩選評估焊盤。然后，例如，在組裝LSI時(shí)把一根電線焊接到組裝焊盤上，同時(shí)，在進(jìn)行產(chǎn)品運(yùn)送篩選時(shí)，使電測量設(shè)備的測試探針和特性評估焊盤或篩選評估焊盤接觸。由于電線焊接或與測試探針的接觸，在事先形成于半導(dǎo)體襯底上的每一焊盤上施加了負(fù)載，因此，在其布線絕緣膜直接位于每一焊盤下方的半導(dǎo)體芯片的這個(gè)部位上就很可能發(fā)生破裂，即所謂的焊盤破裂。因此，如上所述，如果水等類似物質(zhì)已滲過切割面，就可能通過焊盤裂縫進(jìn)入到模片內(nèi)，從而降低了防水能力。因此，必須采取措施防止發(fā)生焊盤破裂。
如上所述的通過防止水等類似物質(zhì)滲過切割面的方法來提高防水能力的LSI半導(dǎo)體器件在公開號為2000-232104的日本專利申請(參見3-5頁和圖1)中公開。如圖26所示，在半導(dǎo)體器件內(nèi)，在半導(dǎo)體芯片101的電路形成部分102和切割線部分103之間，提供了一個(gè)包圍電路形成部分102的密封環(huán)104。在構(gòu)造時(shí)，密封環(huán)104通過依次堆疊通過各自的勢壘金屬層107形成于第一布線絕緣膜105內(nèi)的三個(gè)第一密封槽106的每一個(gè)內(nèi)的鎢插頭108、完全覆蓋鎢插頭108的第一層金屬電極109、經(jīng)過各自的勢壘金屬層112形成于第二布線絕緣膜110內(nèi)的兩個(gè)第二密封槽111的每一個(gè)內(nèi)，以覆蓋第一層金屬電極109的第二鎢插頭113，和完全覆蓋第二鎢插頭113的第二層金屬電極114而形成。
在這種構(gòu)造中，即使半導(dǎo)體切片在切割線部分103處被切割而彼此分開以暴露出每一布線絕緣膜105和110的一個(gè)側(cè)壁，由于存在密封環(huán)104，滲過切割面進(jìn)入半導(dǎo)體芯片的水等類似物質(zhì)受到阻擋，從而提高了防水能力。
在申請?zhí)枮?000-232104的日本專利申請中所描述的現(xiàn)有半導(dǎo)體器件在組成密封環(huán)104的布線層和布線絕緣膜之間的接口處存在防水能力不足的問題，因此，這導(dǎo)致了即使在以多鎢插頭結(jié)構(gòu)作為密封環(huán)104的組成部分的構(gòu)造中，LSI半導(dǎo)體器件仍然存在不能有效提高防水能力的問題。
也就是說，如圖26所示，上述專利申請文件所公開的LSI半導(dǎo)體器件所提供的密封環(huán)104包括多路(multiply)包圍電路形成部分102的鎢插頭108和113；和在物理上作為一個(gè)區(qū)域而形成的第一層和第二層金屬電極109和114。第一層和第二層金屬電極109和114均與第二布線絕緣膜110堆疊在一起。
每一第一層和第二層金屬電極109和114與布線絕緣膜110之間的接口的防水能力通常較低，因此如果在切割時(shí)出現(xiàn)碎裂，水等類似物質(zhì)就容易滲過切割面進(jìn)入第一層和第二層金屬電極109和114。結(jié)果第一層或第二層金屬電極109或114開始變壞，因此水等類似物質(zhì)就進(jìn)一步滲透超過第一層或第二層金屬電極109或114。例如，如果水等類似物質(zhì)滲透到電路形成部分102，電流泄漏或原先低介電常數(shù)膜的介電常數(shù)就會(huì)升高，從而降低了LSI半導(dǎo)體器件的可靠性。由于密封環(huán)104的上面部分只有第二層金屬電極114，上面部分更容易出現(xiàn)這種情況。
此外，如果在LSI半導(dǎo)體器件的制造過程中產(chǎn)生磁場，上述專利申請文件所描述的現(xiàn)有半導(dǎo)體器件就會(huì)出現(xiàn)感應(yīng)電流流經(jīng)其環(huán)形密封環(huán)104的問題。
也就是說，雖然在LSI半導(dǎo)體器件制造過程中廣泛采用諸如化學(xué)氣相沉淀(CVD)或采用等離子體濺射這樣的膜形成技術(shù)以及諸如干刻蝕這樣的制程技術(shù)，但是這種采用等離子體的工藝技術(shù)會(huì)導(dǎo)致出現(xiàn)磁場，因此，如圖27所示，通過這種方式產(chǎn)生的磁場H會(huì)與密封環(huán)104連環(huán)，在密封環(huán)104上感應(yīng)出電流I。在下文通過等離子體刻蝕形成銅布線線路的示例中將對此結(jié)果進(jìn)行描述。如圖28所示，可以觀察到過由于感應(yīng)電流的影響，而在過孔116周圍的產(chǎn)生銅層115爆裂的現(xiàn)象。因此，銅布線線路出現(xiàn)缺陷，從而降低了生產(chǎn)量。
此外，上述專利申請文件所描述的現(xiàn)有半導(dǎo)體器件考慮了防止水等類似物質(zhì)滲過切割面的對策，但完全沒有考慮防止上述焊盤破裂的措施。

發(fā)明內(nèi)容
鑒于上文描述，開發(fā)了本發(fā)明。本發(fā)明的一個(gè)目標(biāo)是提供一種可以有效改善防水能力的半導(dǎo)體器件及其制造方法，在其構(gòu)造中提供了一個(gè)包圍電路形成部分的密封環(huán)。
根據(jù)本發(fā)明的第一方面提供的半導(dǎo)體器器件包括帶有電路形成部分的半導(dǎo)體芯片，包括依次層疊在半導(dǎo)體襯底上的多層布線絕緣膜和形成于多層布線絕緣膜內(nèi)的多層互連；其中，在沿半導(dǎo)體芯片外圍的多層布線絕緣膜的每一層內(nèi)形成一個(gè)或多個(gè)包圍電路形成部分的布線槽；其中，在一個(gè)或多個(gè)布線槽的每一個(gè)內(nèi)，經(jīng)過第一銅擴(kuò)散預(yù)防膜隱埋由銅或銅系導(dǎo)電材料制成的導(dǎo)電層，且使在多層布線絕緣膜內(nèi)互相對應(yīng)的各布線槽可以上下彼此連接；和其中，在多層布線絕緣膜的每上下相鄰兩層的布線絕緣膜形成第二銅擴(kuò)散預(yù)防膜，且使其可以和相應(yīng)的第一銅擴(kuò)散預(yù)防膜連接。
在上述的第一方面中，優(yōu)選模式是至少一層導(dǎo)電層連接至形成于半導(dǎo)體襯底內(nèi)的擴(kuò)散區(qū)。
另一優(yōu)選模式是多層布線絕緣膜中至少一層包括低介電常數(shù)膜。
根據(jù)本發(fā)明的第二方面提供的半導(dǎo)體器件包括帶有電路形成部分的半導(dǎo)體芯片，包括依次層疊在半導(dǎo)體襯底上的多層布線絕緣膜和形成于多層布線絕緣膜內(nèi)的多層互連；其中，至少一個(gè)由導(dǎo)電材料制成的密封環(huán)沿半導(dǎo)體芯片外圍而形成以包圍電路形成部分，該至少一個(gè)密封環(huán)與半導(dǎo)體襯底連接并被隱埋在多層布線絕緣膜內(nèi)，且使其遍及所有的布線絕緣膜。
根據(jù)本發(fā)明的第三方面提供的半導(dǎo)體器件包括帶有電路形成部分的半導(dǎo)體芯片，包括依次層疊在半導(dǎo)體襯底上的多層布線絕緣膜和形成于多層布線絕緣膜內(nèi)的多層互連；其中，每一個(gè)都由導(dǎo)電材料制成的多個(gè)密封環(huán)沿半導(dǎo)體芯片外圍而形成以包圍電路形成部分，這個(gè)密封環(huán)與半導(dǎo)體襯底連接并被隱埋在多層布線絕緣膜內(nèi)，且使其遍及所有的布線絕緣膜；和其中，在多個(gè)密封環(huán)的指定位置形成一個(gè)或多個(gè)狹縫狀槽口，且使兩個(gè)彼此相鄰的密封環(huán)內(nèi)各自的狹縫狀槽口不對準(zhǔn)。
在上述的第二和第三方面中，優(yōu)選模式是至少一個(gè)密封環(huán)包括大馬士革布線結(jié)構(gòu)以及電路形成部分的多層互連。
另一優(yōu)選模式是大馬士革布線結(jié)構(gòu)包括單大馬士革布線結(jié)構(gòu)。
另一優(yōu)選模式是大馬士革布線結(jié)構(gòu)包括雙大馬士革布線結(jié)構(gòu)。
另一優(yōu)選模式是大馬士革布線結(jié)構(gòu)包括單大馬士革布線結(jié)構(gòu)和雙大馬士革布線結(jié)構(gòu)的組合。
另一優(yōu)選模式是所述的至少一個(gè)密封環(huán)連接至形成于半導(dǎo)體襯底內(nèi)的擴(kuò)散區(qū)。
另一優(yōu)選模式是至少一個(gè)密封環(huán)經(jīng)過觸點(diǎn)連接至形成于半導(dǎo)體襯底內(nèi)的擴(kuò)散區(qū)，形成的觸點(diǎn)和擴(kuò)散區(qū)在形狀上與至少一個(gè)密封環(huán)近似匹配。
另一優(yōu)選模式是至少一個(gè)密封環(huán)經(jīng)過觸點(diǎn)連接至形成于半導(dǎo)體襯底內(nèi)的擴(kuò)散區(qū)，形成的觸點(diǎn)和擴(kuò)散區(qū)不和至少一個(gè)密封環(huán)匹配。
同樣，另一優(yōu)選模式是至少一個(gè)密封環(huán)含有銅或銅系導(dǎo)電材料。
另一優(yōu)選模式是至少多層布線絕緣膜中至少一層包括低介電常數(shù)膜。
根據(jù)本發(fā)明的第四方面，提供了一種制造半導(dǎo)體器件的方法，這種半導(dǎo)體器件帶有包含半導(dǎo)體襯底的半導(dǎo)體芯片，在這個(gè)半導(dǎo)體襯底上堆疊有多層布線絕緣膜并且形成了包含形成于每一布線絕緣膜上的多層布線線路的電路形成部分，所述方法包括步驟一在半導(dǎo)體襯底上形成一個(gè)擴(kuò)散區(qū)，然后在半導(dǎo)體襯底上形成第一布線絕緣膜，以通過第一布線絕緣膜形成包圍電路形成部分且分別與擴(kuò)散區(qū)連接的多個(gè)第一布線層；步驟二在第一布線層上形成第二布線絕緣膜，然后通過第二層布線絕緣膜形成多個(gè)通路布線層，以包圍電路形成部分且分別與第一布線層連接；和步驟三在通路布線層上形成第三布線絕緣膜，然后通過第三布線絕緣膜形成多個(gè)第二布線層，以包圍電路形成部分且分別與通路布線層連接。
在前面的描述中，優(yōu)選模式是根據(jù)具體要求交替重復(fù)步驟二和步驟三。
根據(jù)本發(fā)明的第四部分，提供了制造包括以下部分的半導(dǎo)體器件的方法帶有電路形成部分的半導(dǎo)體芯片，包括依次層疊在半導(dǎo)體襯底上的多層布線絕緣膜，和形成于多層布線絕緣膜內(nèi)的多層互連；步驟一在半導(dǎo)體襯底上形成一個(gè)擴(kuò)散區(qū)，然后在半導(dǎo)體襯底上形成第一布線絕緣膜，以在第一層布線絕緣膜內(nèi)形成包圍電路形成部分且分別與擴(kuò)散區(qū)連接的多個(gè)第一布線；步驟二在多層第一布線和布線絕緣膜上形成第二布線絕緣膜，然后在第二層布線絕緣膜內(nèi)形成多層通路布線，以包圍電路形成部分且分別與相應(yīng)的第一布線連接；和步驟三在通路布線和第二布線絕緣膜上形成第三布線絕緣膜，然后在第三布線絕緣膜內(nèi)形成多層第二布線，以包圍電路形成部分且分別與相應(yīng)的通路布線連接。
在前述的第四方面中，優(yōu)選模式是交替重復(fù)步驟二和步驟三，從而連續(xù)形成隱埋多層第三布線的第三絕緣膜和隱埋隨后的多個(gè)布線的隨后的絕緣膜。
另一優(yōu)選模式是包括形成多層第一布線、多層通路布線和多層第二布線，以形成多個(gè)密封環(huán)，每個(gè)密封環(huán)都帶有一個(gè)或多個(gè)在其指定位置上的狹縫狀槽口。
根據(jù)本發(fā)明的第五方面，提供了制造包括以下部分的半導(dǎo)體器件的方法帶有電路形成部分的半導(dǎo)體芯片，包括依次層疊在半導(dǎo)體襯底上的多層布線絕緣膜和形成于多層布線絕緣膜內(nèi)的多層互連；步驟一在半導(dǎo)體襯底上形成擴(kuò)散區(qū)，然后在半導(dǎo)體襯底上形成第一布線絕緣膜，以在第一層布線絕緣膜內(nèi)形成多層第一布線，以包圍電路形成部分且分別與擴(kuò)散區(qū)連接；步驟二在多層第一布線和第一布線絕緣膜上形成第二布線絕緣膜，并在第二層布線絕緣膜上形成第三布線絕緣膜，然后同時(shí)形成第二層布線絕緣膜內(nèi)的多層通路布線和第三層布線絕緣膜內(nèi)的多層第二布線，以包圍電路形成部分且分別與相應(yīng)的第一布線連接。
另一優(yōu)選模式是重復(fù)步驟二，從而連續(xù)形成隱埋多層第三布線的第三絕緣膜和隱埋多層隨后布線層的隨后絕緣膜。
另一優(yōu)選模式是在多層第一布線和第一絕緣膜上連續(xù)形成第二布線絕緣膜和第三布線絕緣膜后，步驟二包括同時(shí)形成第三布線絕緣膜內(nèi)的多個(gè)布線槽和第二布線絕緣膜上的多個(gè)通路布線槽，多個(gè)布線槽的每一個(gè)都與相應(yīng)的通路布線槽通信。
另一優(yōu)選模式是包括形成多層第一布線、多層通路布線和多層第二布線以形成多個(gè)密封環(huán)，每個(gè)密封環(huán)都帶有一個(gè)或多個(gè)在其指定位置上的狹縫狀槽口。
根據(jù)本發(fā)明的第五方面提供的半導(dǎo)體器件包括帶有電路形成部分的半導(dǎo)體芯片，包括依次層疊在半導(dǎo)體襯底上的多層布線絕緣膜，和形成于多層布線絕緣膜內(nèi)的多層互連；其中，在半導(dǎo)體襯底的表面上形成與電路形成部分電連接的組裝焊盤、特性評估焊盤或篩選評估焊盤；和其中，形成至少一個(gè)由導(dǎo)電材料制成的密封環(huán)，其包圍組裝焊盤、特性評估焊盤或篩選評估焊盤，該至少一個(gè)密封環(huán)與半導(dǎo)體襯底連接且遍及所有的布線絕緣膜。
一個(gè)優(yōu)選模式是形成包圍組裝焊盤、特性評估焊盤或篩選評估焊盤且沒有與半導(dǎo)體襯底連接的底層密封環(huán)。
另一優(yōu)選模式是至少一個(gè)密封環(huán)包括大馬士革布線結(jié)構(gòu)。
另一優(yōu)選模式是至少一個(gè)底層密封環(huán)包括大馬士革布線結(jié)構(gòu)。
根據(jù)本發(fā)明的第六方面提供的半導(dǎo)體器件包括帶有電路形成部分的半導(dǎo)體芯片，包括依次層疊在半導(dǎo)體襯底上的多層布線絕緣膜和形成于多層布線絕緣膜內(nèi)的多層互連；其中，在半導(dǎo)體襯底的表面上提供與電路形成部分電連接的用來替代不良電路元件的多個(gè)熔絲元件，和其中，形成至少一個(gè)包圍多個(gè)熔絲元件的由導(dǎo)電層制成的密封環(huán)，該至少一個(gè)密封環(huán)與半導(dǎo)體襯底連接且遍及所有的布線絕緣膜。
在上述的第六部分中，優(yōu)選模式是形成包圍多個(gè)熔絲元件且沒有與半導(dǎo)體襯底連接的至少一個(gè)底層密封環(huán)。
另一優(yōu)選模式是至少一個(gè)密封環(huán)包括大馬士革布線結(jié)構(gòu)。
另一優(yōu)選模式是至少有一個(gè)底層密封環(huán)包括大馬士革布線結(jié)構(gòu)。
根據(jù)第五方面的提供組裝焊盤、特性評估焊盤或篩選評估焊盤的構(gòu)造，提供了包圍焊盤的密封環(huán)或底層密封環(huán)，因此即使發(fā)生焊盤破裂，由于存在密封環(huán)，滲過切割面的水等類似物質(zhì)將受到阻擋而不能進(jìn)一步向內(nèi)滲入。
同樣，根據(jù)第六方面的提供用來代替不良電路元件的多個(gè)熔絲元件的構(gòu)造，提供了包圍多個(gè)熔絲元件的密封環(huán)或底層密封環(huán)，因此即使發(fā)生熔絲元件破裂，由于存在密封環(huán)，滲過切割面的水等類似物質(zhì)將受到阻擋而不能進(jìn)一步向內(nèi)滲入。


結(jié)合附圖，下文的描述將使本發(fā)明的上述和其它目標(biāo)、優(yōu)點(diǎn)和特性更加清楚。
圖1為平面圖，示出了根據(jù)本發(fā)明的第一實(shí)施例的半導(dǎo)體器件的構(gòu)造；圖2為沿圖1的A-A線切開的截面圖；圖3為截面圖，示出了根據(jù)本發(fā)明的第一實(shí)施例采用單大馬士革布線技術(shù)所制造的半導(dǎo)體器件的密封環(huán)的具體構(gòu)造；圖4A和4B為示意圖，解釋說明根據(jù)本發(fā)明的第一實(shí)施例半導(dǎo)體器件的密封環(huán)的行為；圖5為示出根據(jù)本發(fā)明的第一實(shí)施例水等類似物質(zhì)如何透過切割面滲入半導(dǎo)體器件的截面圖；圖6為示出根據(jù)本發(fā)明的第一實(shí)施例水等類似物質(zhì)如何透過切割面滲入半導(dǎo)體器件的另一截面圖；圖7為示意圖，示出根據(jù)本發(fā)明的第一實(shí)施例在含有水分的大氣中對半導(dǎo)體器件進(jìn)行壓力測試的測試結(jié)果；圖8為圖表，示出根據(jù)本發(fā)明的第一實(shí)施例在半導(dǎo)體器件上進(jìn)行壽命測試的測試結(jié)果；圖9A-9C為流程圖，示出根據(jù)本發(fā)明的第一實(shí)施例的步驟，采用單大馬士革技術(shù)制造半導(dǎo)體器件的密封環(huán)的方法；圖9D為接續(xù)流程圖，示出根據(jù)本發(fā)明的第一實(shí)施例的步驟，采用單大馬士革技術(shù)制造半導(dǎo)體器件的密封環(huán)的方法；圖10為截面圖，示出根據(jù)本發(fā)明的第二實(shí)施例采用雙大馬士革布線技術(shù)所制造的半導(dǎo)體器件的密封環(huán)的具體構(gòu)造；圖11A-11B為流程圖，示出根據(jù)本發(fā)明的第二實(shí)施例的步驟，采用雙大馬士革技術(shù)制造半導(dǎo)體器件的方法的主要部分；圖12為平面圖，示出了根據(jù)本發(fā)明的第三實(shí)施例的半導(dǎo)體器件的構(gòu)造；圖13為沿圖12的B-B線切開的截面圖；圖14為平面圖，示出根據(jù)本發(fā)明的第三實(shí)施例水等類似物質(zhì)如何透過切割面滲入半導(dǎo)體器件；圖15A-15B為流程圖，示出根據(jù)本發(fā)明的第三實(shí)施例的步驟，在采用單大馬士革技術(shù)所制造的半導(dǎo)體器件的密封環(huán)上形成狹縫的方法；圖15C-15D為接續(xù)流程圖，示出根據(jù)本發(fā)明的第三實(shí)施例的步驟，在采用單大馬士革技術(shù)所制造的半導(dǎo)體器件的密封環(huán)上形成狹縫的方法；圖16為平面圖，示出了根據(jù)本發(fā)明的第四實(shí)施例的半導(dǎo)體器件；圖17為沿圖16的C-C線切開的截面圖；圖18為截面圖，示出了根據(jù)本發(fā)明的第五實(shí)施例的半導(dǎo)體器件的構(gòu)造；圖19為截面圖，示出了根據(jù)本發(fā)明的第六實(shí)施例的半導(dǎo)體器件的構(gòu)造；圖20為截面圖，示出了根據(jù)本發(fā)明的第七實(shí)施例的半導(dǎo)體器件的構(gòu)造；圖21為截面圖，示出了根據(jù)本發(fā)明的第八實(shí)施例的半導(dǎo)體器件的構(gòu)造；圖22為沿圖21的D-D線切開的截面圖；圖23為截面圖，示出了根據(jù)本發(fā)明的第九實(shí)施例的半導(dǎo)體器件的構(gòu)造；圖24為截面圖，示出了根據(jù)本發(fā)明的第十實(shí)施例的半導(dǎo)體器件的構(gòu)造；圖25為截面圖，示出了根據(jù)本發(fā)明的第十一實(shí)施例的半導(dǎo)體器件的構(gòu)造；圖26為截面圖，示出了現(xiàn)有半導(dǎo)體器件的構(gòu)造；圖27為示出現(xiàn)有半導(dǎo)體器件存在的問題的示意圖；和圖28為示出現(xiàn)有半導(dǎo)體器件存在的問題的另一示意圖。
具體實(shí)施例方式
結(jié)合附圖，下文將通過各種實(shí)施例對實(shí)施本發(fā)明的最佳模式進(jìn)行更加詳細(xì)的描述。
第一實(shí)施例如圖1和2所示，本實(shí)施例的半導(dǎo)體器件擁有由例如P型硅制成的半導(dǎo)體襯底1所組成的半導(dǎo)體芯片10。在被元件隔離區(qū)2(通過淺槽隔離(STI)等類似方法形成于襯底1上)包圍的激活區(qū)內(nèi)，形成一對N型擴(kuò)散區(qū)3和4以作為在其中間形成柵部位5的源極和漏極區(qū)域。通過保護(hù)性絕緣膜6形成觸點(diǎn)7A-7C，以連接N型擴(kuò)散區(qū)3和4與柵部位5和相應(yīng)的布線9A-9C。在這種構(gòu)造中，與觸點(diǎn)7B連接的柵部位5由二氧化硅等類似物質(zhì)組成的柵絕緣膜和形成于該柵絕緣膜上的柵電極(由多晶硅膜等類似物質(zhì)組成)組成。N型擴(kuò)散區(qū)3和4以及柵部位5構(gòu)成N溝道金屬氧化物半導(dǎo)體(MOS)晶體管Tr。
在形成于保護(hù)性絕緣膜6之上的第一布線絕緣膜8上，通過大馬士革布線技術(shù)形成由銅制成的第一布線層9A-9C；在形成于第一布線絕緣膜8上的第二布線絕緣膜(其中隱埋有第一通路布線層38；所謂的層間電介質(zhì))11內(nèi)，通過大馬士革布線技術(shù)形成和第一布線層9B連接且由銅制成的通路布線層12；在形成于第二布線絕緣膜11上的第三布線絕緣膜13內(nèi)，通過大馬士革布線技術(shù)形成和通路布線層12連接且由銅制成的第二布線層14。此外，在第三布線絕緣膜13上形成第四布線絕緣膜(其中隱埋有第二通路布線層52；所謂的層間電介質(zhì))15，而在第四布線絕緣膜15上，經(jīng)在第五布線絕緣膜16形成鈍化膜17，以保護(hù)整個(gè)表面。在這種構(gòu)造中，在半導(dǎo)體芯片10上提供了包括由第一布線層9A-9B和第二布線層14組成的多層互連的電路形成部分18。
另一方面，本實(shí)施例提供了沿半導(dǎo)體芯片10外圍以包圍電路形成部分18的同心環(huán)形的第一至第三密封環(huán)21-23，密封環(huán)21-23彼此之間互相絕緣，由導(dǎo)電層組成，導(dǎo)電層呈第一至第五布線絕緣膜8、11、13、15和16的厚度方向延伸，以接續(xù)地和被元件隔離區(qū)2包圍的其它N型擴(kuò)散區(qū)19電連接。在形成電路形成部分18內(nèi)的一對N型擴(kuò)散區(qū)3和4的同時(shí)，以同一工藝形成N型擴(kuò)散區(qū)19。在最靠近半導(dǎo)體芯片10的切割面20的位置提供第一密封環(huán)21，接著遠(yuǎn)離切割面20依次提供第二密封環(huán)22和第三密封環(huán)23。
第一至第三密封環(huán)21-23均擁有采用諸如單大馬士革布線技術(shù)等技術(shù)形成的構(gòu)造(如圖3所示)。應(yīng)當(dāng)注意，圖3只示出擁有第一密封環(huán)21的構(gòu)造，第二密封環(huán)22和第三密封環(huán)23具有相似的構(gòu)造。
在由二氧化硅膜組成、厚度為500-800nm且覆蓋被元件隔離區(qū)2包圍的N型擴(kuò)散區(qū)19的保護(hù)性絕緣膜6內(nèi)，通過采用一種眾所周知的光刻技術(shù)形成接觸孔24。在接觸孔24內(nèi)形成包含鎢層和勢壘金屬層(未示出)的觸點(diǎn)25，勢壘金屬層具有由5-15nm厚的鈦(Ti)膜和10-20nm厚的氮化鈦(TiN)膜組成的堆疊層的構(gòu)造。觸點(diǎn)25與在電路形成部分18內(nèi)形成的觸點(diǎn)7A-7C在同一工藝中同時(shí)形成，如圖2所示。在保護(hù)性絕緣膜6上形成第一布線絕緣膜8，以使其具有由10-50nm厚的氮化硅膜26和200-400nm厚的二氧化硅膜27組成的堆疊層的構(gòu)造，在第一布線絕緣膜8內(nèi)形成槽(布線槽)28。在槽28內(nèi)形成包含銅層30和勢壘金屬層29的第一布線層31，勢壘金屬層29具有由10-30nm厚的鉭(Ta)膜和氮化鉭(TaN)膜組成的堆疊層的構(gòu)造。第一布線層31與在電路形成部分18內(nèi)形成的第一布線層9A-9C在同一工藝中同時(shí)形成，如圖2所示。
在第一布線絕緣膜8上形成第二布線絕緣膜(第一內(nèi)通路層絕緣膜)11，以使其具有由10-50nm厚的氮化硅膜32、150-300nm厚的低介電常數(shù)膜33和50-150nm厚的二氧化硅膜34組成的堆疊層的構(gòu)造，在第二布線絕緣膜11內(nèi)形成過孔(通路布線槽)35，在過孔35內(nèi)形成包含銅層37和勢壘金屬層36的第一通路布線層38，勢壘金屬層36具有由10-30nm厚的鉭(Ta)膜和氮化鉭(TaN)膜組成的堆疊層的構(gòu)造。第一通路布線層38與在電路形成部分18內(nèi)形成的通路布線層12在同一步驟中形成，如圖2所示。
在第二布線絕緣膜11上形成第三布線絕緣膜13，以使其具有由10-50nm厚的氮化硅膜39、150-300nm厚的低介電常數(shù)膜40和50-150nm厚的二氧化硅膜41組成的堆疊層的構(gòu)造，在第三布線絕緣膜13內(nèi)形成槽42，在槽42內(nèi)形成包含銅層44和勢壘金屬層43的第二布線層45，勢壘金屬層43具有由10-30nm厚的鉭(Ta)膜和氮化鉭(TaN)膜組成的堆疊層的構(gòu)造。第二布線層45與在電路形成部分18內(nèi)形成的第二布線層14在同一工藝中同時(shí)形成，如圖2所示。
隨后，形成具有與第一通路布線層38基本相同的構(gòu)造的第二通路布線層52和具有與第二布線層45基本相同的構(gòu)造的第三布線層59。應(yīng)當(dāng)注意，參考數(shù)字46和53指氮化硅膜，參考數(shù)字47和54指低介電常數(shù)膜，參考數(shù)字48和55指二氧化硅膜，參考數(shù)字49指過孔(通路布線槽)，參考數(shù)字50和57指勢壘金屬層，參考數(shù)字51和58指銅層，而參考數(shù)字56指槽。此外，第一密封環(huán)21是通過互連與N型擴(kuò)散區(qū)19電連接的觸點(diǎn)25、第一布線層31、第一通路布線層38、第二布線層45、第二通路布線層52和第三布線層59而形成的，這些布線層都是呈第一至第五布線絕緣膜8、11、13、15和16的厚度方向延伸的，接著以類似的方法形成第二和第三密封環(huán)22和23。
在一個(gè)例子中，第一布線層31、第二布線層45和第三布線層59的寬度選定為0.28-2.0μm，彼此相鄰的布線層，即第一布線層31、第二布線層45和第三布線層59彼此之間的間隔選定為1.0-2.0μm。此外，第一通路布線層38和第二通路布線層52的寬度選定為0.1-0.48μm，彼此相鄰的布線層，即第一通路布線層38和第二通路布線層52之間的間隔選定為1.0-2.0μm。
至于分別組成每一布線絕緣膜(第二至第五布線絕緣膜)11、13、15和16的主要部分的低介電常數(shù)膜33、40、47和54在例中則采用被稱為SiLK(Dow化學(xué)公司的注冊商標(biāo))的有機(jī)膜。這種低介電常數(shù)膜的介電常數(shù)比目前所用的二氧化硅膜和氮化硅膜等類似膜的介電常數(shù)小幾倍。
(第一至第三)密封環(huán)21-23的表面被鈍化膜17覆蓋和保護(hù)，鈍化膜17具有由10-50nm厚的氮化硅膜60、500-800nm厚的二氧化硅膜61、100-200nm厚的二氧化硅膜62和1000-2000nm厚的氮化硅膜63組成的堆疊層的構(gòu)造。
在這種構(gòu)造中，N型擴(kuò)散區(qū)19和觸點(diǎn)25被整形成與第一至第三密封環(huán)21-23的形狀匹配。也就是說，為了匹配第一至第三密封環(huán)21-23的如上所述的環(huán)狀，N型擴(kuò)散區(qū)19和觸點(diǎn)25被整形成沿半導(dǎo)體芯片10的外圍且包圍電路形成部分18的環(huán)狀，。但是，如果確定水等類似物質(zhì)顯然不能滲入位于第一布線絕緣膜8下方的保護(hù)性絕緣膜6，N型擴(kuò)散區(qū)19和觸點(diǎn)25就無需被整形成與第一至第三密封環(huán)21-23的形狀匹配，可以擁有任何形狀。
如上所述，在擁有三個(gè)密封環(huán)(第一至第三密封環(huán)21-23，可從圖5觀察到)的半導(dǎo)體器件內(nèi)，由于存在了例如最靠近切割面20的第一密封環(huán)21的勢壘金屬層36、43、50和57，以箭頭64所示方向滲入分別組成第二至第五布線絕緣膜11、13、15和16的主要部分的低介電常數(shù)膜33、40、47和54的水等類似物質(zhì)受到阻擋，不能進(jìn)一步向內(nèi)滲入。也就是說，勢壘金屬層除了作為一種勢壘(第一銅擴(kuò)散預(yù)防膜)防止銅被分散到隱埋于布線絕緣膜內(nèi)的銅布線線路的周圍的通常用途之外，勢壘金屬層還可作為一種用于阻擋從如上所述的周圍滲入的水等類似物質(zhì)的勢壘。
此外，如圖6所示，通過在氮化硅膜60和覆蓋銅層58的勢壘金屬層57之間實(shí)現(xiàn)良好的緊密接觸，以箭頭65所示方向滲入邊界(例如第三布線層59的銅層58和氮化硅膜60之間的邊界)的水等類似物質(zhì)受到阻擋，不能進(jìn)一步向內(nèi)滲入。同樣地，在圖3的第二布線層45中由于在氮化硅膜46和覆蓋銅層44的勢壘金屬層43之間實(shí)現(xiàn)優(yōu)良的緊密接觸，或在圖3的第一布線層31中由于在氮化硅膜32和覆蓋銅層30的勢壘金屬層29之間實(shí)現(xiàn)優(yōu)良的緊密接觸，滲入銅層44和氮化硅膜46之間的邊界或銅層30和氮化硅膜32之間的邊界的水等類似物質(zhì)受到阻擋，不能進(jìn)一步向內(nèi)滲入。
此外，如圖3所示，形成于第二至第五布線絕緣膜11、13、15、16等類似膜的底部的氮化硅膜32、39、46和53等類似膜被用來作為擴(kuò)散預(yù)防膜(第二銅擴(kuò)散預(yù)防膜)，防止銅被分散到分別隱埋于過孔35、槽42、過孔49和槽56內(nèi)的銅層37、44、51和58的周圍，因此這些氮化硅膜32、39、46和53等類似膜具有與勢壘金屬層36、43、50、57等類似金屬層相同的作用。通過利用勢壘金屬層36、43、50、57等類似金屬層和氮化硅膜32、39、46和53等類似膜的勢壘功能，滲過切割面20的水等類似物質(zhì)受到阻擋不能進(jìn)一步向內(nèi)滲入，因此基本上甚至只用一個(gè)密封環(huán)就可以發(fā)揮作用。
如圖6所示，由于在切割時(shí)出現(xiàn)碎裂，最靠近切割面20的第一密封環(huán)21可能如箭頭66所示的方向剝落。因此，在這種情況下，水等類似物質(zhì)以箭頭66所示的方向滲入，但由于在第一密封環(huán)21內(nèi)存在第二密封環(huán)22(如圖1和2所示)，水等類似物質(zhì)不能繼續(xù)向內(nèi)滲透過第二密封環(huán)22。此外，即使第二密封環(huán)22受到如上所述的碎裂的損壞，位于第二密封環(huán)22內(nèi)的第三密封環(huán)23作為備用環(huán)，可以阻擋住水等類似物質(zhì)進(jìn)一步向內(nèi)滲入。
在蝕刻、CVD等類似工藝中，如果第一至第三密封環(huán)21-23被暴露在等離子體中，帶正電的離子撞擊半導(dǎo)體襯底1，因此會(huì)出現(xiàn)這種現(xiàn)象第一至第三密封環(huán)21-23的內(nèi)部電子被這些離子剝奪，從而使布線層帶正電。在這種情況下，如圖4A所示，如果密封環(huán)(例如密封環(huán)21)處于電懸浮狀態(tài)，在電荷被釋放前它會(huì)一直在其內(nèi)部積累電荷，因此襯底1就會(huì)受到損壞。在這種情況中，根據(jù)本實(shí)施例，如圖4B所示，第一密封環(huán)21經(jīng)過觸點(diǎn)25和N型區(qū)19連接，因此它所帶的電荷可以通過半導(dǎo)體襯底1得到釋放，從而避免損壞半導(dǎo)體襯底1。
根據(jù)在本實(shí)施例的半導(dǎo)體器件上執(zhí)行壓力測試的結(jié)果，可以觀察到，如圖7所示，隨著水等類似物質(zhì)滲過切割面20，侵蝕沿箭頭方向進(jìn)行，在最靠近切割面20的第一密封環(huán)21的表面造成斑點(diǎn)污染。但是，在第二和第三密封環(huán)22和23的表面都沒有發(fā)現(xiàn)這種污染。
可從圖8(其橫軸表示時(shí)間，縱軸表示故障率)觀察到，如果如本實(shí)施例那樣提供了密封環(huán)，這種器件的壽命比沒有提供密封環(huán)的器件大約增加了10倍。
結(jié)合圖9和10，下文將順著步驟描述采用單大馬士革技術(shù)制造本實(shí)施例的半導(dǎo)體器件的密封環(huán)的方法。在此請注意，對所描述的方法所舉的示例只制造如圖3所示的第一密封環(huán)21。
首先，如圖9A所示，在于P型硅襯底1的電路形成部分18內(nèi)形成元件隔離區(qū)2的同時(shí)，在P型硅襯底上的密封環(huán)的預(yù)期形成區(qū)內(nèi)形成元件隔離區(qū)2。接下來，在于電路形成部分18內(nèi)形成一對N型擴(kuò)散區(qū)3和4以提供源極和漏極區(qū)域的同時(shí)，形成N型擴(kuò)散區(qū)19。應(yīng)當(dāng)注意，這對N型擴(kuò)散區(qū)3和4的形成方式為依次在襯底1上形成二氧化硅膜和多晶硅膜，然后對它們構(gòu)圖為預(yù)期的形狀，從而形成了由柵絕緣膜和柵電極組成的柵部位5，然后利用柵部位5作為掩模通過自對準(zhǔn)進(jìn)行N型雜質(zhì)的離子注入。因此，N型擴(kuò)散區(qū)19與這對N型擴(kuò)散區(qū)3和4基本上在同一工藝中同時(shí)形成。
接下來，如圖9B所示，通過CVD方法在整個(gè)表面形成由500-800nm厚的二氧化硅膜組成的保護(hù)性絕緣膜6，然后，通過采用光刻技術(shù)的等離子體蝕刻方法形成用于形成密封環(huán)的接觸孔24。接下來，通過CVD和濺射方式在整個(gè)表面形成鎢層和具有由5-15nm厚的鈦膜和10-20nm厚的氮化鈦膜組成的堆疊層的構(gòu)造的勢壘金屬層(未示出)，然后通過CMP方法除去勢壘金屬和鎢層的多余部分，以形成只留在(隱埋在)接觸孔24內(nèi)的勢壘金屬和鎢的觸點(diǎn)25。接下來，通過CVD方法依次堆疊10-50nm厚的氮化硅膜26和200-400nm厚的二氧化硅膜27以形成第一布線絕緣膜8，然后通過等離子體蝕刻在第一布線絕緣膜8內(nèi)形成槽28。接下來，通過濺射方法依次堆疊10-30nm厚的氮化鉭膜和鉭膜以形成勢壘金屬層29，然后通過濺射方法形成50-150nm厚的銅層并使其完全被隱埋在槽28內(nèi)。接下來，通過CMP方法除去勢壘金屬和銅層的多余部分，以形成由只留在槽28內(nèi)的部分勢壘金屬層29和銅層30組成的第一布線層31。
接下來，如圖9C所示，通過CVD方法在整個(gè)表面依次堆疊10-50nm厚的氮化硅膜32、150-300nm厚的低介電常數(shù)膜33和50-150nm厚的二氧化硅膜34以形成第二布線絕緣膜(第一內(nèi)通路層絕緣膜)11，然后通過等離子體蝕刻在第二布線絕緣膜11內(nèi)形成過孔35。接下來，通過濺射方法在整個(gè)表面依次堆疊均為10-30nm厚的氮化鉭膜和鉭膜以形成勢壘金屬層36，然后通過濺射方法形成50-150nm厚的銅層并使其完全被隱埋在過孔35內(nèi)。接下來，通過CMP方法除去勢壘金屬和銅層的多余部分，以形成由只留在過孔35內(nèi)的部分勢壘金屬層36和銅層37組成的第一通路布線層38。
接下來，通過CVD方法在整個(gè)表面依次堆疊10-50nm厚的氮化硅膜、150-300nm厚的低介電常數(shù)膜40和50-150nm厚的二氧化硅膜41以形成第三布線絕緣膜13，然后通過等離子體蝕刻在第三布線絕緣膜13內(nèi)形成槽42。接下來，通過濺射方法在整個(gè)表面依次形成均為10-30nm厚的氮化鉭膜和鉭膜以形成勢壘金屬層43，然后通過濺射方法形成50-150nm厚的銅層44并使其完全被隱埋在槽42內(nèi)。接下來，通過CMP方法除去勢壘金屬層43和銅層45的多余部分，以形成由只留在槽42內(nèi)的部分勢壘金屬層43和銅層44組成的第二布線層45。
接著，如圖9D所示，以與第一通路布線層38的形成方式相同的方法來形成第二通路布線層52，以使其和第二布線層45連接，然后以與第二布線層45的形成方式相同的方法來形成第三布線層59，以使其和第二通路布線層52連接。
接下來，通過CVD方法在第五布線絕緣膜16的整個(gè)表面依次堆疊10-50nm厚的氮化硅膜60、50-800nm厚的二氧化硅膜61、100-200nm厚的二氧化硅膜62和1000-2000nm厚的氮化硅膜63以形成鈍化膜17，從而完成了圖3的結(jié)構(gòu)。
根據(jù)上面所述的制造方法，通過采用單大馬士革布線技術(shù)可以在與在電路形成部分18內(nèi)形成多層互連的同一工藝中同時(shí)形成第一至第三密封環(huán)21-23，因此無需增加成本就可提供第一至第三密封環(huán)21-23。
如上所述，根據(jù)本實(shí)施例的半導(dǎo)體器件，提供了沿半導(dǎo)體芯片10外圍以包圍電路形成部分18的彼此之間互相絕緣且由導(dǎo)電層組成的第一至第三密封環(huán)21-23，導(dǎo)電層呈第一至第五布線絕緣膜8、11、13、15和16的厚度方向延伸，以接連地和被元件隔離區(qū)2包圍的N型擴(kuò)散區(qū)19電連接，因此，由于存在第二或第三密封環(huán)22或23，可以使已滲過切割面20的水等類似物質(zhì)不能進(jìn)一步向內(nèi)滲入。
此外，根據(jù)本實(shí)施例的制造方法，通過采用單大馬士革布線技術(shù)可以在與在電路形成部分18內(nèi)形成多層互連的同一工藝中同時(shí)形成第一至第三密封環(huán)21-23，因此無需增加成本就可提供第一至第三密封環(huán)21-23。
因此，提供了包圍電路形成部分18的第一至第三密封環(huán)21-23的構(gòu)造方式可以有效改善防水能力。
第二實(shí)施例根據(jù)本發(fā)明的第二實(shí)施例的半導(dǎo)體器件與第一實(shí)施例的半導(dǎo)體器件在構(gòu)造上有很大的不同，在本構(gòu)造中，密封環(huán)是通過采用雙大馬士革布線技術(shù)制造的。
如圖10所示，在本實(shí)施例的半導(dǎo)體器件的構(gòu)造中，提供了沿半導(dǎo)體芯片10外圍以包圍電路形成部分18的彼此之間互相絕緣由導(dǎo)電層組成的第一至第三密封環(huán)21-23(導(dǎo)電層呈第一至第五布線絕緣膜8、11、13、15和16的厚度方向延伸，以接連地和被元件隔離區(qū)2包圍的N型擴(kuò)散區(qū)19電連接)，同時(shí)并整體地形成組成導(dǎo)電路徑的第二布線層45和第一通路布線層38，還有同時(shí)并整體地形成第三布線層59和第二通路布線層52。應(yīng)當(dāng)注意，雖然圖9E只示出提供第一密封環(huán)21的構(gòu)造的例子，但是第二密封環(huán)22和第三密封環(huán)23也具有相同的構(gòu)造。
除此之外，本實(shí)施例與第一實(shí)施例基本上相同。因此，與圖3中的組件相對應(yīng)的圖10中的組件由相同的參考數(shù)字表示，對它們的描述在此略去。
根據(jù)本實(shí)施例，通過采用雙大馬士革布線技術(shù)提供第一至第三密封環(huán)21-23的方法中，由于彼此垂直相鄰的第二布線層45和第一通路布線層38以及彼此垂直相鄰的第三布線層59和第二通路布線層52均可被同時(shí)并以一個(gè)整體形成，因此這進(jìn)一步簡化了第一至第三密封環(huán)21-23的形成過程。此外，由于布線層和通路布線層是整體地形成的，它們之間不存在邊界，因此提供了可以有效阻擋滲過切割面的水等類似物質(zhì)進(jìn)一步向內(nèi)滲入的優(yōu)點(diǎn)。
結(jié)合圖11A和11B，下文將描述采用雙大馬士革布線技術(shù)制造本實(shí)施例的半導(dǎo)體器件的方法。在此請注意，該方法是參考只形成如圖9E所示的第一密封環(huán)21的一個(gè)例子而描述的。
在完成第一實(shí)施例的圖9B的步驟之后，如圖11A所示，通過CVD方法依次堆疊10-50nm厚的氮化硅膜32、150-300nm厚的低介電常數(shù)膜33和50-150nm厚的二氧化硅膜34以形成第二布線絕緣膜(第一內(nèi)通路層絕緣膜)11，然后通過CVD方法在整個(gè)表面依次堆疊150-300nm厚的低介電常數(shù)膜40和50-150nm厚的二氧化硅膜41以形成第三布線絕緣膜13。接下來，在通過等離子體蝕刻于第三布線絕緣膜13內(nèi)形成槽42的同時(shí)，在第二布線絕緣膜11內(nèi)形成過孔35。接下來，通過濺射方法在整個(gè)表面依次堆疊均為10-30nm厚的氮化鉭膜和鉭膜以形成勢壘金屬層43，然后通過濺射方法形成50-150nm厚的銅層44并使其完全被隱埋在槽42和第一過孔35內(nèi)。接下來，通過CMP方法除去勢壘金屬層43和銅層44的多余部分，以形成由只留在槽42和第一過孔35內(nèi)的部分勢壘金屬層43和銅層44組成的第二布線層45，同時(shí)形成第一通路布線層38。
接著，如圖11B所示，在形成第四布線絕緣膜15和第五布線絕緣膜16之后，同時(shí)形成第二過孔49和槽56，也同時(shí)形成第二通路布線層52和第三布線層59，接著形成圖11A和11B未示出的鈍化膜17，從而完成了圖10的結(jié)構(gòu)。
如上所述，通過本實(shí)施例的構(gòu)造，也可以達(dá)到與第一實(shí)施例所描述的相同的效果。
此外，根據(jù)本實(shí)施例的構(gòu)造，通過雙大馬士革布線技術(shù)提供了第一至第三密封環(huán)21-23，所以在布線層底部和通路布線層頂部之間沒有邊界，從而改善了阻擋水等類似物質(zhì)滲入的效果。
第三實(shí)施例根據(jù)本發(fā)明的第三實(shí)施例的半導(dǎo)體器件與第一實(shí)施例的半導(dǎo)體器件在構(gòu)造上有很大的不同，在本構(gòu)造中，第一至第三密封環(huán)21-23內(nèi)均形成一個(gè)狹縫狀槽口(以下簡稱狹縫)。
如圖12和13所示，在本實(shí)施例的半導(dǎo)體器件的構(gòu)造中，提供了沿半導(dǎo)體芯片10外圍以包圍電路形成部分18且彼此之間互相絕緣的由導(dǎo)電層組成的第一至第三密封環(huán)21-23(導(dǎo)電層呈第一至第五布線絕緣膜8、11、13、15和16的厚度方向延伸，以接連地和被元件隔離區(qū)2包圍的N型擴(kuò)散區(qū)19電連接)，分別在第一至第三密封環(huán)21-23的長度方向部件形成三個(gè)狹縫21A-23A，并且第一至第三密封環(huán)21-23的長度方向上相鄰的形成狹縫21A-23A的位置可以不互相對準(zhǔn)。
在這種構(gòu)造中，N型擴(kuò)散區(qū)19和觸點(diǎn)25被整形成與第一至第三密封環(huán)21-23的形狀匹配。也就是說，為了匹配如上所述分別帶有狹縫21A-23A的第一至第三密封環(huán)21-23，N型擴(kuò)散區(qū)19和觸點(diǎn)25被整形成可以在沿包圍電路形成部分18的半導(dǎo)體芯片10的外圍的某個(gè)位置上形成狹縫21A-23A的形狀。但是，如果確定水等類似物質(zhì)顯然不能滲入形成于第一布線絕緣膜8下方的保護(hù)性絕緣膜6，N型擴(kuò)散區(qū)19和觸點(diǎn)25無需被整形成與第一至第三密封環(huán)21-23的形狀匹配，可以擁有任何形狀。
根據(jù)本實(shí)施例，水等類似物質(zhì)的滲入路徑67是通過依次連接第一至第三密封環(huán)21-23內(nèi)的各狹縫21A-23A而得到的，因此距離足夠長，可以阻擋住水等類似物質(zhì)的滲入。通過設(shè)置狹縫21A-23A的形成位置使?jié)B入路徑67的長度更長，可以使阻擋效果更加明顯。此外，水等類似物質(zhì)的滲入路徑67被拉長了，從而有效減少電遷移(EM)的產(chǎn)生。
此外，根據(jù)本實(shí)施例，第一至第三密封環(huán)21-23都不是被構(gòu)造成環(huán)形的形狀，因此即使在制造半導(dǎo)體器件的過程中產(chǎn)生磁場，也不會(huì)在第一至第三密封環(huán)21-23上產(chǎn)生感應(yīng)電流。因此，不會(huì)發(fā)生如圖28所描述的銅層爆破的現(xiàn)象。
結(jié)合圖15A-15D(同時(shí)參見圖13)，下文將順著步驟描述采用大馬士革布線技術(shù)制造本實(shí)施例的半導(dǎo)體器件的第一至第三密封環(huán)21-23的方法。
首先，如圖15A所示，在于P型硅襯底1的電路形成部分18內(nèi)形成元件隔離區(qū)2的同時(shí)，在將在其上面形成第一至第三密封環(huán)21-23的P型硅襯底上的某個(gè)區(qū)域內(nèi)形成元件隔離區(qū)2。接下來，在于電路形成部分18上形成一對N型擴(kuò)散區(qū)3和4(圖13)以提供源極和漏極區(qū)域的同時(shí)，形成N型擴(kuò)散區(qū)19。
接下來，如圖15B所示，在只在預(yù)期形成狹縫的區(qū)域(未示出)內(nèi)采用光刻抗蝕劑掩模(未示出)的形成第三密封環(huán)23內(nèi)的狹縫23A的示例中，保護(hù)性絕緣膜6和具有由氮化硅膜26和二氧化硅膜27組成的堆疊層的構(gòu)造的第一布線絕緣膜8在預(yù)期形成密封環(huán)的區(qū)域(未示出)內(nèi)被依次蝕刻掉。結(jié)果，在事先應(yīng)用抗蝕劑掩模(未示出)的預(yù)期形成狹縫的區(qū)域(未示出)內(nèi)，保護(hù)性絕緣膜6、氮化硅膜26和二氧化硅膜27都被保留下來，沒有被蝕刻掉。
接下來，如圖15C所示，在如上所述的在預(yù)期形成狹縫的區(qū)域(未示出)內(nèi)采用光刻抗蝕劑掩模(未示出)的情況中，具有由氮化硅膜32、低介電常數(shù)膜33和二氧化硅膜34組成的堆疊層的構(gòu)造的第二布線絕緣膜11和具有由氮化硅膜39、低介電常數(shù)膜40和二氧化硅膜34組成的堆疊層的構(gòu)造的第三布線絕緣膜13在預(yù)期形成密封環(huán)的區(qū)域(未示出)內(nèi)被依次蝕刻掉。此時(shí)，在事先應(yīng)用抗蝕劑掩模(未示出)的預(yù)期形成狹縫的區(qū)域(未示出)內(nèi)，氮化硅膜32、低介電常數(shù)膜33、二氧化硅膜34、氮化硅膜39、低介電常數(shù)膜40和二氧化硅膜34都被保留下來，沒有被蝕刻掉。
接下來，如圖15D所示，在如上所述的在預(yù)期形成狹縫的區(qū)域(未示出)內(nèi)采用光刻抗蝕劑掩模(未示出)的情況中，具有由氮化硅膜46、低介電常數(shù)膜47和二氧化硅膜48組成的堆疊層構(gòu)造的第四布線絕緣膜15和具有由氮化硅膜53、低介電常數(shù)膜54和二氧化硅膜55組合的堆疊層構(gòu)造第三布線絕緣膜16被依次蝕刻掉。此時(shí)，在事先應(yīng)用抗蝕劑掩模(未示出)的預(yù)期形成狹縫的區(qū)域(未示出)內(nèi)，氮化硅膜46、低介電常數(shù)膜47、二氧化硅膜48、氮化硅膜53、低介電常數(shù)膜54和二氧化硅膜55都被保留下來，沒有被蝕刻掉。
在這種方式中，狹縫23A被形成于第三密封環(huán)23的預(yù)期形成狹縫的區(qū)域(未示出)內(nèi)。對第一和第二密封環(huán)21和23執(zhí)行相似的工藝也可以分別形成狹縫21A和狹縫22A。
如上所述，通過本實(shí)施例的構(gòu)造，也可以基本上達(dá)到與第一實(shí)施例所描述的相同的效果。
此外，根據(jù)本實(shí)施例的構(gòu)造，在每個(gè)密封環(huán)內(nèi)形成狹縫，因此即使密封環(huán)被放置在磁場內(nèi)，也可以避免在任一個(gè)密封環(huán)上產(chǎn)生感應(yīng)電流。
第四實(shí)施例根據(jù)本發(fā)明的第四實(shí)施例的半導(dǎo)體器件與第一實(shí)施例的半導(dǎo)體器件在構(gòu)造上有很大的不同，在本構(gòu)造中，所提供的密封環(huán)起到防止焊盤破裂的作用。
如圖16和17所示，在本實(shí)施例的半導(dǎo)體器件的構(gòu)造中，在半導(dǎo)體襯底1的表面上提供了組裝焊盤70，提供了由導(dǎo)電層組成的密封環(huán)71，導(dǎo)電層呈第一至第五布線絕緣膜8、11、13、15和16的厚度方向延伸，以接連地和被元件隔離區(qū)2包圍的N型擴(kuò)散區(qū)19電連接，圍繞組裝焊盤70。密封環(huán)71如圖17所示，是通過將與N型擴(kuò)散區(qū)19電連接的接觸點(diǎn)25、第一布線層31、第一通路布線層38、第二布線層45、第二通路布線層52和第三布線層59依次電連接而形成的。
組裝焊盤70由400-300nm厚的鋁或鋁系金屬層組成，如圖17所示，從一個(gè)形成于電路形成部分18內(nèi)的確定電路元件中拉出，并連接至頂層布線層72和外部終端層84，頂層布線層72和外部終端層84均為300-2000nm厚，由銅或銅系金屬制成且與第三布線層59同時(shí)形成。應(yīng)當(dāng)注意，頂層布線層72等類似層被由100-2000nm厚的二氧化硅膜(SiO2)、氮化硅膜(SiN)或氮氧化硅膜(SiON)等類似膜組成的絕緣膜74覆蓋，在頂層布線層72上通過形成于絕緣膜74內(nèi)形成的接觸孔75布置了組裝焊盤70。
反過來，組裝焊盤70被由1-10μm厚的聚酰亞胺膜、氮化硅膜或氮氧化硅膜等類似膜組成的覆蓋絕緣膜76覆蓋，在這種構(gòu)造中，直接在頂層布線層72上布置暴露面70A，暴露面70A通過形成于覆蓋絕緣膜76的開口77暴露。在組裝LSI時(shí)，在組裝焊盤70的暴露面70A上焊接了一條電線，以電互連每個(gè)電路元件和LSI的外部?？蛇x的，在執(zhí)行倒裝焊接以堆疊LSI和其它半導(dǎo)體芯片從而實(shí)現(xiàn)互連或側(cè)焊布線襯底上的半導(dǎo)體芯片時(shí)，組裝焊盤70也可作為連接終端。此外，在一個(gè)確定布線絕緣膜上形成來自外部的布線線路(未示出)以連接密封環(huán)71。
應(yīng)當(dāng)注意，作為形成密封環(huán)71的具體方法，可以采用在結(jié)合圖9或10描述的第一實(shí)施例中用于形成第一至第三密封環(huán)21-23的單大馬士革布線技術(shù)或在結(jié)合圖12A-12B描述的第二實(shí)施例中用于形成相同的第一至第三密封環(huán)21-23的雙大馬士革布線技術(shù)，在此對它們的描述略去。
在本構(gòu)造中，覆蓋絕緣膜76內(nèi)的開口底部的內(nèi)部尺寸L1、組裝焊盤70的外部尺寸L2、接觸孔尺寸L3和密封環(huán)71的內(nèi)部尺寸L4被設(shè)置成滿足L1＜L4和L1＜L2的關(guān)系，這是必要的限制，從而使覆蓋絕緣膜76內(nèi)的開口77能夠位于密封環(huán)71之內(nèi)。另一方面，以組裝的觀點(diǎn)看，可以任意設(shè)置L1和L3之間的關(guān)系。
如上所述，在提供了包圍組裝焊盤70的密封環(huán)71的半導(dǎo)體器件中，即使由于電線焊接(在組裝LSI時(shí)把電線焊接至組裝焊盤70的暴露面70A)時(shí)應(yīng)用了負(fù)載而發(fā)生焊盤破裂，由于存在密封環(huán)71，可以阻擋住滲過切割面的水等類似物質(zhì)，使其不能進(jìn)一步向內(nèi)滲入。
應(yīng)當(dāng)注意，以與提供了組裝焊盤70的方式基本相同的方法，在半導(dǎo)體襯底1的表面上提供了用于評估離散電路元件(如晶體管或電阻器)的特性的特性評估焊盤或基于特性評估用于篩選的篩選評估焊盤。這些焊盤的結(jié)構(gòu)基本上和組裝焊盤70相同。在進(jìn)行產(chǎn)品運(yùn)送和篩選時(shí)，使電測量設(shè)備的測試探針和特性評估焊盤或篩選評估焊盤接觸，以分別執(zhí)行特性評估或篩選評估。在這種情況中，由于測試探針的接觸而對這些焊盤應(yīng)用了負(fù)載，因此就會(huì)像組裝焊盤70那樣，很可能發(fā)生焊盤破裂，從而降低了防水能力。因此，同樣在提供了替代組裝焊盤70的特性評估焊盤或篩選評估焊盤的構(gòu)造中，通過布置了包圍這些焊盤的類似密封環(huán)71的密封環(huán)，即使由于在測試探針與任一焊盤接觸時(shí)應(yīng)用了負(fù)載而發(fā)生焊盤破裂時(shí)，由于存在密封環(huán)71，就可以阻擋住已滲過切割面的水等類似物質(zhì)，使其不能進(jìn)一步向內(nèi)滲入。
如上所述，根據(jù)本實(shí)施例的半導(dǎo)體器件，提供了包圍組裝焊盤70、特性評估焊盤和篩選評估焊盤的由導(dǎo)電層組成的密封環(huán)71，導(dǎo)電層呈第一至第五布線絕緣膜8、11、13、15和16的厚度方向延伸，以接連地和被元件隔離區(qū)2包圍的N型擴(kuò)散區(qū)19電連接，因此即使發(fā)生焊盤破裂，由于存在密封環(huán)71，就可以阻擋住滲過切割面的水等類似物質(zhì)，使其不能進(jìn)一步向內(nèi)滲入。
因此，在提供了組裝焊盤70、特性評估焊盤和篩選評估焊盤的構(gòu)造中，即使發(fā)生焊盤破裂，也可以有效提高防水能力。
第五實(shí)施例根據(jù)本發(fā)明的第五實(shí)施例的半導(dǎo)體器件與第四實(shí)施例的半導(dǎo)體器件在構(gòu)造上有很大的不同，在本構(gòu)造中，組裝焊盤70在位置上進(jìn)行了偏移。
在根據(jù)本實(shí)施例的半導(dǎo)體器件中，如圖18所示，組裝焊盤70連接至外部終端層84，外部終端層84由銅或銅系金屬制成，厚度為300nm-2000nm，與第三布線層59同時(shí)形成。
此外，與第四實(shí)施例一樣，尺寸的設(shè)置必須滿足L1＜L4和L1＜L2的關(guān)系，這是必要的限制，從而使覆蓋絕緣膜76內(nèi)的開口77能夠位于密封環(huán)71之內(nèi)。另一方面，以組裝的觀點(diǎn)看，可以任意設(shè)置L1和L3之間的關(guān)系。
除此之外，本實(shí)施例與上述的第四實(shí)施例基本上相同。因此，與圖16和17中的組件相對應(yīng)的圖18中的組件由相同的參考數(shù)字表示，對它們的描述在此略去。
根據(jù)本實(shí)施例的半導(dǎo)體器件，例如，組裝焊盤70的暴露面70A的位置偏移下面外部終端層84的正上方，因此即使在例如組裝LSI時(shí)把線焊接到暴露面70A上時(shí)由于電線焊接而施加了負(fù)載，也可以控制直接施加到半導(dǎo)體芯片上的負(fù)載。因此可以降低發(fā)生焊盤破裂的程度，從而提高了組裝強(qiáng)度。這也適用于以特性評估焊盤或篩選評估焊盤代替組裝焊盤70的構(gòu)造。
如上所述，通過本實(shí)施例的構(gòu)造，也可以達(dá)到與第四實(shí)施例所描述的相同的效果。
此外，根據(jù)本實(shí)施例的構(gòu)造，可以降低發(fā)生焊盤破裂的程度，從而提高了組裝強(qiáng)度。
第六實(shí)施例根據(jù)本發(fā)明的第六實(shí)施例的半導(dǎo)體器件與第四實(shí)施例的半導(dǎo)體器件在構(gòu)造上有很大的不同，在本構(gòu)造中，底層密封環(huán)起到防止焊盤破裂的作用。
如圖19所示，在本實(shí)施例的半導(dǎo)體器件中，提供了包圍如圖17所示的第四實(shí)施例的構(gòu)造中的組裝焊盤70的環(huán)形底層密封環(huán)78，組裝焊盤70與由銅或銅系金屬層制成的頂層布線層72連接，頂層布線層72與第三布線層59和外部終端層84同時(shí)形成。底層密封環(huán)78是通過依次連接作為形成于頂層布線層72下方的底部導(dǎo)電層的第二布線層79、第二通路布線層52和第三布線層59而形成的。
換句話說，在本實(shí)施例的半導(dǎo)體器件中，如第四實(shí)施例(如圖17所示)所描述的與N型擴(kuò)散區(qū)19電連接的密封環(huán)71被底層密封環(huán)78代替，底層密封環(huán)78是通過依次連接作為底部導(dǎo)電層的第二布線層79、第二通路布線層52和第三布線層59而形成的，如圖19所示，以使底層密封環(huán)78包圍組裝焊盤70。底層密封環(huán)78可以通過采用在結(jié)合圖9或10描述的第一實(shí)施例中用于形成第一至第三密封環(huán)21-23的單大馬士革布線技術(shù)或在結(jié)合圖11A-11B描述的第二實(shí)施例中用于形成相同的第一至第三密封環(huán)21-23的雙大馬士革布線技術(shù)形成。例如，在形成圖9D的第二布線層45時(shí)，形成作為組成底層密封環(huán)78的底部導(dǎo)電層的第二布線層79時(shí)使其足夠大可以覆蓋頂層布線層72的底部。
此外，與第四實(shí)施例一樣，尺寸的設(shè)置必須滿足L1＜L4和L1＜L2的關(guān)系，這是必要的限制，從而使覆蓋絕緣膜76內(nèi)的開口77能夠位于密封環(huán)71之內(nèi)。另一方面，以組裝的觀點(diǎn)看，可以任意設(shè)置L1和L3之間的關(guān)系。
如上所述，在提供包圍組裝焊盤70的底層密封環(huán)78的半導(dǎo)體器件中，通過在第二布線絕緣膜13內(nèi)形成作為底部導(dǎo)電層的第二布線層79，可以在第二布線絕緣膜13的下方保留一個(gè)區(qū)域作為清除區(qū)。因此，清除區(qū)可以用作布線路由區(qū)等，從而提高了半導(dǎo)體芯片的利用率，在高集成密度的LSI中效果更加明顯。此外，就像在本實(shí)施例中，通過提供了在整個(gè)半導(dǎo)體襯底1內(nèi)都具有相同電壓的底層密封環(huán)78，即使沒有在任一第一至第三密封環(huán)21-23中形成狹縫，即使這些密封環(huán)被放置在磁場中，也可以避免在任一密封環(huán)上產(chǎn)生感應(yīng)電流，如圖12所示的第三實(shí)施例一樣。這也適用于組裝焊盤70被特性評估焊盤或篩選評估焊盤代替的情況。
如上所述，通過本實(shí)施例的構(gòu)造，也可以達(dá)到與第四實(shí)施例所描述的相同的效果。
此外，根據(jù)本實(shí)施例的構(gòu)造，提供了包圍焊盤的底層密封環(huán)，可以在底部導(dǎo)電層的下方保留一個(gè)區(qū)域作為清除區(qū)，從而提高了半導(dǎo)體芯片的利用率。
第七實(shí)施例根據(jù)本發(fā)明的第七實(shí)施例的半導(dǎo)體器件與第五實(shí)施例的半導(dǎo)體器件在構(gòu)造上有很大的不同，在本構(gòu)造中，所提供的底層密封環(huán)起到防止焊盤破裂的作用。
在本實(shí)施例的半導(dǎo)體器件中，如圖20所示，提供了如圖17所示的第五實(shí)施例中描述的包圍組裝焊盤70的環(huán)形底層密封環(huán)78，其中組裝焊盤70和與第三布線層59同時(shí)形成的外部終端層84連接。底層密封環(huán)78的形成方式與如圖19所示的第六實(shí)施例中所描述的方式基本相同。
此外，與第五實(shí)施例一樣，尺寸的設(shè)置必須滿足L1＜L4和L1＜L2的關(guān)系，這是必要的限制，從而使覆蓋絕緣膜76內(nèi)的開口77能夠位于密封環(huán)71之內(nèi)。另一方面，以組裝的觀點(diǎn)看，可以任意設(shè)置L1和L3之間的關(guān)系。
除此之外，本實(shí)施例與上述的第五實(shí)施例基本上相同。因此，與圖18中的組件相對應(yīng)的圖20中的組件由相同的參考數(shù)字表示，對它們的描述在此略去。
如上所述，通過本實(shí)施例的構(gòu)造，也可以達(dá)到與第五實(shí)施例所描述的相同的效果。
此外，根據(jù)本實(shí)施例的構(gòu)造，提供了包圍焊盤的底層密封環(huán)78，因此可以在底部導(dǎo)電層的下方保留一個(gè)區(qū)域作為清除區(qū)，從而提高了半導(dǎo)體芯片的利用率。
第八實(shí)施例根據(jù)本發(fā)明的第八實(shí)施例的半導(dǎo)體器件與第四實(shí)施例的半導(dǎo)體器件在構(gòu)造上有很大的不同，在本構(gòu)造中，所提供的密封環(huán)不是起到防止焊盤破裂而是熔絲元件破裂的作用。
根據(jù)本實(shí)施例的半導(dǎo)體器件，在于襯底1的表面上提供多個(gè)熔絲元件80的構(gòu)造中，如圖21和22所示，提供了包圍多個(gè)熔絲元件80的由導(dǎo)電層組成的密封環(huán)81，導(dǎo)電層呈第一至第五布線絕緣膜8、11、13、15和16的厚度方向延伸，以接連地和與元件隔離區(qū)2包圍的N型擴(kuò)散區(qū)19電連接。密封環(huán)81是通過依次連接與N型擴(kuò)散區(qū)19電連接的觸點(diǎn)25、第一布線層31、第一通路布線層38、第二布線層45、第二通路布線層52和第三布線層59而形成的。密封環(huán)81可以通過采用在參考圖9和10描述的第一實(shí)施例中用于形成第一至第三密封環(huán)21-23的單大馬士革布線技術(shù)或在參考圖11A-11B描述的第二實(shí)施例中用于形成相同的第一至第三密封環(huán)21-23的雙大馬士革布線技術(shù)而形成。
多個(gè)熔絲元件80是20nm-30nm厚的氮化鈦或銅系金屬或鋁系金屬膜，形成于第六布線絕緣膜82之上，以經(jīng)過形成于第六布線絕緣膜82內(nèi)的觸點(diǎn)83和形成于第五布線絕緣膜16內(nèi)的外部終端層84連接。外部終端層84在與形成第三布線層59的同一工藝中同時(shí)形成。然后，在熔絲元件80的暴露面80A上進(jìn)行激光修整(將在下面描述)，暴露面80A通過形成于第二覆蓋絕緣膜87(由聚酰亞胺膜等類似膜組成)的開口77經(jīng)過第一覆蓋絕緣膜86(由二氧化硅膜或氮化硅膜等類似膜組成)間接暴露。
當(dāng)在半導(dǎo)體器件上裝配半導(dǎo)體存儲器時(shí)，事先準(zhǔn)備好多個(gè)熔絲元件80并使其與形成于電路形成部分18內(nèi)的確定電路元件電連接，以替代不良環(huán)節(jié)。為了替代不良環(huán)節(jié)，在替代缺陷環(huán)節(jié)的熔絲元件80的暴露面80A上進(jìn)行特定的激光修整，從而切割掉部分導(dǎo)電路徑。在對這種熔絲元件80進(jìn)行激光修整時(shí)，布線絕緣膜很容易發(fā)生破裂，即所謂的熔絲元件破裂。就像上面所述的在組裝焊盤70等發(fā)生焊盤破裂的情況一樣，如果水等類似物質(zhì)已滲過切割面，就可能通過熔絲元件的狹縫進(jìn)一步向內(nèi)滲入，從而降低了防水能力。因此，必須采取措施防止發(fā)生熔絲元件破裂。
為了實(shí)現(xiàn)這個(gè)目標(biāo)，尺寸的設(shè)置必須滿足第二覆蓋絕緣膜87的開口底部的內(nèi)尺寸L5小于密封環(huán)81的內(nèi)尺寸L6的關(guān)系，這是必要的限制，從而使第二覆蓋絕緣膜87內(nèi)的開口77能夠位于密封環(huán)81之內(nèi)。
如上所述，根據(jù)在其內(nèi)部提供了包圍多個(gè)熔絲元件80的密封環(huán)81的半導(dǎo)體器件，即使由于經(jīng)過第一覆蓋絕緣膜86在多個(gè)熔絲元件80的暴露面80A上進(jìn)行激光修整而發(fā)生熔絲元件破裂，由于存在了密封環(huán)81，就可以阻擋住滲過切割面的水等類似物質(zhì)，使其不能進(jìn)一步向內(nèi)滲入。
在這種方式中，在本實(shí)施例的半導(dǎo)體器件中，提供了包圍多個(gè)熔絲元件80的由導(dǎo)電層組成的密封環(huán)81，導(dǎo)電層在第一至第五布線絕緣膜8、11、13、15和16的厚度方向延伸，使其可以接連地和被元件隔離區(qū)2包圍的N型擴(kuò)散區(qū)19進(jìn)行電連接，因此即使發(fā)生熔絲元件破裂，由于存在密封環(huán)81，就可以阻擋住滲過切割面的水等類似物質(zhì)，使其不能進(jìn)一步向內(nèi)滲入。
因此在提供了熔絲元件80的構(gòu)造中，即使發(fā)生熔絲元件破裂，也可以有效提高防水能力。
第九實(shí)施例根據(jù)本發(fā)明的第九實(shí)施例的半導(dǎo)體器件與第八實(shí)施例的半導(dǎo)體器件在構(gòu)造上有很大的不同，在本構(gòu)造中，底層密封環(huán)起到防止熔絲元件破裂的作用。
在本實(shí)施例的半導(dǎo)體器件中，如圖23所示，提供了包圍第八實(shí)施例的構(gòu)造(如圖22所示，其中提供了多個(gè)熔絲元件80)中的多個(gè)熔絲元件80的環(huán)形底層密封環(huán)85。底層密封環(huán)85的形成方式與圖19所示的第六實(shí)施例中所描述的形成方式基本相同。
此外，尺寸的設(shè)置必須滿足L5＜L6的關(guān)系，這是必要的限制，從而使第二覆蓋絕緣膜87內(nèi)的開口77能夠位于底部密封環(huán)85之內(nèi)。
如上所述，通過本實(shí)施例的構(gòu)造，也可以達(dá)到與第八實(shí)施例所描述的相同的效果。
此外，根據(jù)本實(shí)施例的構(gòu)造，提供了包圍多個(gè)熔絲元件80的底層密封環(huán)85，因此可以在底部導(dǎo)電層的下面保留一個(gè)區(qū)域作為清除區(qū)，從而提高了半導(dǎo)體芯片的利用率。
第十實(shí)施例根據(jù)本發(fā)明的第十實(shí)施例的半導(dǎo)體器件與第八實(shí)施例的半導(dǎo)體器件在構(gòu)造上有很大的不同，在本構(gòu)造中，熔絲元件80的位置相對于密封環(huán)81發(fā)生偏移。
如圖24所示，在本發(fā)明的半導(dǎo)體器件中形成分別作為熔絲元件80的兩個(gè)電極的觸點(diǎn)88，它與組成第八實(shí)施例的構(gòu)造(如圖22所示，其中多個(gè)熔絲元件80被密封環(huán)81包圍)中的密封環(huán)81的第三布線層59分開。也就是說，觸點(diǎn)88形成于經(jīng)過第七布線絕緣膜89與第三布線層59分開的第六布線絕緣膜82之內(nèi)。這就消除了為了形成分別作為第五布線絕緣膜16的兩個(gè)電極的觸點(diǎn)88而采用通路布線線路的必要性，因而降低了制造工藝的數(shù)量，從而降低了成本。
除此之外，本實(shí)施例與上述的第八實(shí)施例基本上相同。因此，與圖中22的組件相對應(yīng)的圖24中的組件由相同的參考數(shù)字表示，對它們的描述在此略去。
如上所述，通過本實(shí)施例的構(gòu)造，也可以達(dá)到與第八實(shí)施例所描述的相同的效果。
此外，根據(jù)本實(shí)施例的構(gòu)造，可以形成和密封環(huán)81分開的多個(gè)熔絲元件80，從而降低了工藝數(shù)量。
第十一實(shí)施例根據(jù)本發(fā)明的第十一實(shí)施例的半導(dǎo)體器件與第九實(shí)施例的半導(dǎo)體器件在構(gòu)造上有很大的不同，在本構(gòu)造中，熔絲元件的位置相對于密封環(huán)發(fā)生偏移。
在本發(fā)明的半導(dǎo)體器件中，在如第九實(shí)施例(如圖23所示，其中多個(gè)熔絲元件80被底層密封環(huán)85包圍)中所描述的構(gòu)造中，形成分別作為熔絲元件80的兩個(gè)電極的觸點(diǎn)88，它與組成密封環(huán)85的第三布線層59分開。也就是說，觸點(diǎn)88形成于經(jīng)過第七布線絕緣膜89與第三布線層59分開的第六布線絕緣膜82之內(nèi)。這就消除了為了形成分別作為第五布線絕緣膜16的兩個(gè)電極的觸點(diǎn)88而采用通路布線線路的必要性，因而降低了制造工藝的數(shù)量，從而降低了成本。
除此之外，本實(shí)施例與上述的第九實(shí)施例大致相同。因此，與圖23中的組件相對應(yīng)的圖25中的組件由相同的參考數(shù)字表示，對它們的描述在此略去。
如上所述，通過本實(shí)施例的構(gòu)造，也可以達(dá)到與第九實(shí)施例所描述的相同的效果。
此外，根據(jù)本實(shí)施例的構(gòu)造，可以形成和密封環(huán)分開的多個(gè)熔絲元件，從而降低了工藝數(shù)量。
顯然，本發(fā)明不應(yīng)受上述實(shí)施例的限制，在不背離本發(fā)明的范圍和實(shí)質(zhì)的情況下可以對它進(jìn)行改變和修改。例如，雖然在描述第一實(shí)施例的示例中提供的密封環(huán)為3個(gè)，但密封環(huán)的數(shù)量不受此限制，只需至少為2個(gè)。此外，雖然在描述第三實(shí)施例的示例中提供了4個(gè)帶有狹縫的密封環(huán)，但密封環(huán)的數(shù)目只需至少為2個(gè)。也就是說，通過提供2個(gè)其中形成了狹縫且至少通過在兩個(gè)密封環(huán)各自的互不對準(zhǔn)的位置上形成狹縫，形成于內(nèi)部或外部密封環(huán)內(nèi)的狹縫可以確保分別被相鄰的內(nèi)部或外部密封環(huán)覆蓋，使?jié)B入路徑足夠長，以阻擋滲過切割面的水等類似物質(zhì)進(jìn)一步向內(nèi)滲入，從而有效提高防水能力。
此外，雖然在描述第一實(shí)施例的示例中在制造時(shí)采用單大馬士革技術(shù)和在描述第二實(shí)施例的示例中在制造時(shí)采用雙大馬士革技術(shù)，本發(fā)明不受此限制，可以在制造時(shí)結(jié)合采用單大馬士革技術(shù)和雙大馬士革技術(shù)。在這種情況中，更可取的方式是在形成第一布線層時(shí)采用單大馬士革技術(shù)，然后在形成第二以及隨后布線層時(shí)從單大馬士革技術(shù)和雙大馬士革技術(shù)中選擇一個(gè)。例如，在形成第二布線層時(shí)采用單大馬士革技術(shù)，然后在形成第三布線層時(shí)采用雙大馬士革技術(shù)?？蛇x的，同樣在第三實(shí)施例中，既可以采用單大馬士革技術(shù)也可以采用雙大馬士革技術(shù)，或者，如上所述，在制造時(shí)結(jié)合采用這兩種技術(shù)。這對于第四至十一實(shí)施例也同樣適用。此外，在第四至十一實(shí)施例中，可以提供2或3個(gè)密封環(huán)或2或3個(gè)底層密封環(huán)。
此外，雖然在描述實(shí)施例的示例中以銅作為組成密封環(huán)或底層密封環(huán)的導(dǎo)電層的材料，材料的使用不受此限制，也可以采用銅系金屬，其以銅為組成部分，包含小部分其它材料，如錫(Sn)、銀(Ag)、鎂(Mg)、鉛(Pb)、鋁(Al)、硅(Si)或鈦(Ti)。此外，雖然在描述實(shí)施例的示例形成5層布線絕緣膜和分別相應(yīng)的導(dǎo)電層以提供密封環(huán)，本發(fā)明也可以采用形成6層或更多的布線絕緣膜的實(shí)施方式。此外，雖然在描述實(shí)施例的示例中以SiLK作為組成布線絕緣膜主要部分的低介電常數(shù)膜的材料，材料的使用不受此限制，也可以采用其它材料，如甲基-硅倍半氧烷(Methyl-silsesquioxane)(MSQ)、氫-硅倍半硅氧烷(Hydrogen-silsesquioxane)(HSQ)或階梯氧化物(Ladder-oxide)(L-OxNEC公司的注冊商標(biāo))。此外，布線絕緣膜不限于使用二氧化硅膜或氮化硅膜，可以采用其它膜，如硼硅酸鹽玻璃(BSG)膜、磷硅酸鹽玻璃(PSG)膜或硼磷硅酸鹽玻璃(BPSG)膜。此外，雖然在描述實(shí)施例的示例中第二銅擴(kuò)散預(yù)防膜使用氮化硅膜，預(yù)防膜不受此限制，也可以為其它SiC系的膜，如碳化硅(SiC)膜或碳氮化硅(SiCN)膜。此外，構(gòu)圖生成技術(shù)不限于采用光刻技術(shù)，可以為諸如電子束(EB)光刻等其它光刻技術(shù)。此外，用于連接密封環(huán)的擴(kuò)散區(qū)可以是N-型和P-型傳導(dǎo)性的任一種。
權(quán)利要求
1.一種半導(dǎo)體器件，包括半導(dǎo)體芯片，帶有電路形成部分，包括依次層疊在半導(dǎo)體襯底上的多層布線絕緣膜和形成于所述多層布線絕緣膜內(nèi)的多層互連；其中，一個(gè)或多個(gè)布線槽在每層所述多層布線絕緣膜內(nèi)沿所述半導(dǎo)體芯片外圍，以包圍所述電路形成部分的方式而形成；其中，在每個(gè)所述一個(gè)或多個(gè)布線槽內(nèi)，由銅或銅系導(dǎo)電材料制成的導(dǎo)電層經(jīng)由第一銅擴(kuò)散預(yù)防膜，以使得在所述多層布線絕緣膜中相互對應(yīng)的各個(gè)布線槽可以上下彼此連接的方式而隱埋；和其中，在一層所述多層布線絕緣膜和與其上下相鄰的另一層所述多層布線絕緣膜之間，第二銅擴(kuò)散預(yù)防膜以與相應(yīng)的第一銅擴(kuò)散預(yù)防膜連接的方式而形成。
2.根據(jù)權(quán)利要求1中所述的半導(dǎo)體器件，其中所述導(dǎo)電層至少有一層連接至形成于所述半導(dǎo)體襯底內(nèi)的擴(kuò)散區(qū)。
3.根據(jù)權(quán)利要求1中所述的半導(dǎo)體器件，其中所述多層布線絕緣膜至少有一層包含低介電常數(shù)膜。
4.一種半導(dǎo)體器件，包括半導(dǎo)體芯片，帶有電路形成部分，包括依次層疊在半導(dǎo)體襯底上的多層布線絕緣膜和形成于所述多層布線絕緣膜內(nèi)的多層互連；其中，由導(dǎo)電材料制成的至少一個(gè)密封環(huán)沿所述半導(dǎo)體芯片外圍而形成以包圍所述電路形成部分，所述至少一個(gè)密封環(huán)與所述半導(dǎo)體襯底連接，并以遍及所有所述布線絕緣膜的方式被隱埋在所述多層布線絕緣膜內(nèi)。
5.一種半導(dǎo)體器件，包括半導(dǎo)體芯片，帶有電路形成部分，包括依次層疊在半導(dǎo)體襯底上的多層布線絕緣膜和形成于所述多層布線絕緣膜內(nèi)的多層互連；其中，每個(gè)由導(dǎo)電材料制成的多個(gè)密封環(huán)沿所述半導(dǎo)體芯片外圍而形成以包圍所述電路形成部分，所述密封環(huán)與所述半導(dǎo)體襯底連接，并以遍及所有所述布線絕緣膜的方式被隱埋在所述多層布線絕緣膜內(nèi)；和其中，在所述多個(gè)密封環(huán)內(nèi)的指定位置上，一個(gè)或多個(gè)狹縫狀槽口以使在兩個(gè)彼此相鄰的密封環(huán)內(nèi)的各狹縫狀槽口不對準(zhǔn)的方式而形成。
6.根據(jù)權(quán)利要求4中所述的半導(dǎo)體器件，其中所述的至少一個(gè)密封環(huán)含有大馬士革布線結(jié)構(gòu)以及所述電路形成部分的所述多層互連。
7.根據(jù)權(quán)利要求6中所述的半導(dǎo)體器件，其中所述大馬士革布線結(jié)構(gòu)包含單大馬士革布線結(jié)構(gòu)。
8.根據(jù)權(quán)利要求6中所述的半導(dǎo)體器件，其中所述大馬士革布線結(jié)構(gòu)包含雙大馬士革布線結(jié)構(gòu)。
9.根據(jù)權(quán)利要求6中所述的半導(dǎo)體器件，其中所述大馬士革布線結(jié)構(gòu)包含單大馬士革布線結(jié)構(gòu)和雙大馬士革布線結(jié)構(gòu)的組合。
10.根據(jù)權(quán)利要求4中所述的半導(dǎo)體器件，其中所述的至少一個(gè)密封環(huán)連接至形成于所述半導(dǎo)體襯底內(nèi)的擴(kuò)散區(qū)。
11.根據(jù)權(quán)利要求4中所述的半導(dǎo)體器件，其中所述的至少一個(gè)密封環(huán)經(jīng)過觸點(diǎn)連接至形成于所述半導(dǎo)體襯底內(nèi)的擴(kuò)散區(qū)，形成的所述觸點(diǎn)和所述擴(kuò)散區(qū)在形狀上和所述至少一個(gè)密封環(huán)匹配。
12.根據(jù)權(quán)利要求4中所述的半導(dǎo)體器件，其中所述的至少一個(gè)密封環(huán)經(jīng)過觸點(diǎn)連接至形成于所述半導(dǎo)體襯底內(nèi)的擴(kuò)散區(qū)，形成的所述觸點(diǎn)和所述擴(kuò)散區(qū)不和所述至少一個(gè)密封環(huán)匹配。
13.根據(jù)權(quán)利要求4中所述的半導(dǎo)體器件，其中所述的至少一個(gè)密封環(huán)由銅或銅系導(dǎo)電材料制成。
14.根據(jù)權(quán)利要求4中所述的半導(dǎo)體器件，其中所述多層布線絕緣膜中至少有一層包含低介電常數(shù)膜。
15.一種制造半導(dǎo)體器件的方法，該半導(dǎo)體器件包括半導(dǎo)體芯片，其中該半導(dǎo)體芯片帶有電路形成部分，包括依次層疊在半導(dǎo)體襯底上的多層布線絕緣膜和形成于所述多層布線絕緣膜內(nèi)的多層互連，其中所述制造半導(dǎo)體器件的方法包括步驟一，在所述半導(dǎo)體襯底上形成一擴(kuò)散區(qū)，然后在所述半導(dǎo)體襯底上形成第一布線絕緣膜，以在所述第一布線絕緣膜內(nèi)形成第一布線層，以包圍所述電路形成部分且分別與所述擴(kuò)散區(qū)連接；步驟二，在所述多層第一布線和所述布線絕緣膜上形成第二布線絕緣膜，然后在所述第二布線絕緣膜內(nèi)形成多層通路布線，以包圍所述電路形成部分且分別與相應(yīng)的第一布線連接；和步驟三，在所述通路布線和所述第二布線絕緣膜上形成第三布線絕緣膜，然后在所述第三布線絕緣膜內(nèi)形成多層第二布線，以包圍所述電路形成部分且分別與相應(yīng)的通路布線連接。
16.根據(jù)權(quán)利要求15中所述的制造半導(dǎo)體器件的方法，其中，交替重復(fù)所述步驟二和所述步驟三，從而順序形成其中隱埋多層第三布線的第三絕緣膜和其中隱埋多層隨后布線的隨后絕緣膜。
17.根據(jù)權(quán)利要求15中所述的制造半導(dǎo)體器件的方法，包括形成所述第一布線、所述多層通路布線和所述多層第二布線以形成多個(gè)密封環(huán)，每個(gè)密封環(huán)都在其指定位置上帶有一個(gè)或多個(gè)的狹縫狀槽口。
18.一種制造半導(dǎo)體器件的方法，該器件半導(dǎo)體器件包括半導(dǎo)體芯片，其中該半導(dǎo)體芯片帶有電路形成部分，包括依次層疊在半導(dǎo)體襯底上的多層布線絕緣膜和形成于所述多層布線絕緣膜內(nèi)的多層互連，該制造半導(dǎo)體器件的方法包括如下步驟步驟一，在所述半導(dǎo)體襯底上形成一擴(kuò)散區(qū)，然后在所述半導(dǎo)體襯底上形成第一布線絕緣膜，以在所述第一布線絕緣膜內(nèi)形成多層第一布線，以包圍所述電路形成部分且分別與所述擴(kuò)散區(qū)連接；和步驟二，在所述多層第一布線和所述第一布線絕緣膜上形成第二布線絕緣膜，并在所述第二層布線絕緣膜內(nèi)順序形成第三布線絕緣膜，然后同時(shí)在所述第二層布線絕緣膜內(nèi)形成多層通路布線和在所述第三布線絕緣膜內(nèi)形成多層第二布線，以包圍所述電路形成部分且分別與相應(yīng)的第一布線連接。
19.根據(jù)權(quán)利要求18中所述的制造半導(dǎo)體器件的方法，其中，重復(fù)所述步驟二，從而順序形成其中隱埋多層第三布線的第三絕緣膜和其中隱埋多層隨后布線層的隨后絕緣膜。
20.根據(jù)權(quán)利要求18中所述的制造半導(dǎo)體器件的方法，其中，在所述多層第一布線和所述第一布線絕緣膜上順序形成所述第二布線絕緣膜和所述第三布線絕緣膜后，所述步驟二包括同時(shí)在所述第三布線絕緣膜上形成多個(gè)布線槽和在所述第二層布線絕緣膜上形成多個(gè)通路布線槽，多個(gè)布線槽的每一個(gè)都與相應(yīng)的通路布線槽通信。
21.根據(jù)權(quán)利要求18中所述的制造半導(dǎo)體器件的方法，包括形成所述多層第一布線、所述多層通路布線和所述多層第二布線以形成多個(gè)密封環(huán)，每個(gè)密封環(huán)都在其指定位置上帶有一個(gè)或多個(gè)的狹縫狀槽口。
22.一種半導(dǎo)體器件，包括半導(dǎo)體芯片，帶有電路形成部分，包括依次層疊在半導(dǎo)體襯底上的多層布線絕緣膜和形成于所述多層布線絕緣膜內(nèi)的多層互連；其中，在所述半導(dǎo)體襯底的表面上以與所述電路形成部分電連接的方式形成組裝焊盤、特性評估焊盤或篩選評估焊盤；和其中，以包圍所述組裝焊盤、所述特性評估焊盤或所述篩選評估焊盤的方式形成由導(dǎo)電材料制成的至少一個(gè)密封環(huán)，所述至少一個(gè)密封環(huán)與所述半導(dǎo)體襯底連接且遍及所有所述的布線絕緣膜。
23.根據(jù)權(quán)利要求22中所述的半導(dǎo)體器件，其中，以包圍所述組裝焊盤、所述特性評估焊盤或所述篩選評估焊盤的方式形成不與所述半導(dǎo)體襯底連接的至少一個(gè)底層密封環(huán)。
24.根據(jù)權(quán)利要求22中所述的半導(dǎo)體器件，其中，所述的至少一個(gè)密封環(huán)含有大馬士革布線結(jié)構(gòu)。
25.根據(jù)權(quán)利要求23中所述的半導(dǎo)體器件，其中，所述的至少一個(gè)底層密封環(huán)含有大馬士革布線結(jié)構(gòu)。
26.一種半導(dǎo)體器件，包括半導(dǎo)體芯片，帶有電路形成部分，包括依次層疊在半導(dǎo)體襯底上的多層布線絕緣膜和形成于所述多層布線絕緣膜內(nèi)的多層互連；其中，每個(gè)用來替代不良電路元件的多個(gè)熔絲元件以與所述電路形成部分電連接的方式提供在所述半導(dǎo)體襯底的表面上；和其中每個(gè)由導(dǎo)電材料制成的至少一個(gè)密封環(huán)以包圍所述多個(gè)熔絲元件的方式形成，所述至少一個(gè)密封環(huán)與所述半導(dǎo)體襯底連接且遍及所有所述的多層布線絕緣膜。
27.根據(jù)權(quán)利要求26中所述的半導(dǎo)體器件，其中，以包圍所述多個(gè)熔絲元件的方式形成不與所述半導(dǎo)體襯底連接的至少一個(gè)底層密封環(huán)。
28.根據(jù)權(quán)利要求26中所述的半導(dǎo)體器件，其中所述的至少一個(gè)密封環(huán)含有大馬士革布線結(jié)構(gòu)。
29.根據(jù)權(quán)利要27求中所述的半導(dǎo)體器件，其中所述的至少一個(gè)底層密封環(huán)含有大馬士革布線結(jié)構(gòu)。
全文摘要
本發(fā)明公開了一種半導(dǎo)體器件，在其內(nèi)部沿半導(dǎo)體芯片外圍形成由導(dǎo)電材料制成的多個(gè)密封環(huán)，以包圍電路形成部分，密封環(huán)與半導(dǎo)體襯底連接并以遍及所有的布線絕緣膜的方式被隱埋在多層布線絕緣膜內(nèi)，并且在這種多個(gè)密封環(huán)內(nèi)的指定位置上以使彼此相鄰的密封環(huán)上的狹縫狀槽口不對準(zhǔn)的方式形成一個(gè)或多個(gè)狹縫狀槽口。
文檔編號H01L23/52GK1519924SQ0315772
公開日2004年8月11日 申請日期2003年8月29日 優(yōu)先權(quán)日2003年2月3日
發(fā)明者岡田紀(jì)雄, 相澤宏一, 民田浩靖, 一, 靖 申請人:恩益禧電子股份有限公司