專利名稱：非揮發(fā)性存儲元件的結構的制作方法
技術領域：
本發(fā)明涉及一種存儲元件的結構，且特別涉及一種非揮發(fā)性存儲元件的結構。
背景技術：
在超大規(guī)模集成電路與極超大規(guī)模集成電路中使用接觸窗(contact)來連接多層電路結構。在集成電路的發(fā)展過程中，當組件尺寸推進至次微米的技術層次，傳統(tǒng)的接觸窗不但逐漸不敷需求，同時在許多方面還限制的組件的性能。在接觸窗面積隨組件尺寸縮小的同時，其電阻亦同時隨之升高，尤其是當擴散區(qū)隨組件尺寸縮小時，接觸窗與擴散區(qū)域的對準則成為一項難題，為了避免接觸窗與擴散區(qū)域的對準失誤造成工藝問題與組件失效，常需預留會降低組件集成度的對準失誤的空間，或是維持甚至增加擴散區(qū)域的面積，但增加擴散區(qū)域的面積會增加基底與擴散區(qū)域間的接合電容，因而降低組件速度。

發(fā)明內容
本發(fā)明的目的是在于提供一種非揮發(fā)性存儲元件的結構，可克服接觸窗對準失誤的問題。
本發(fā)明的另一目的是提供一種非揮發(fā)性存儲元件的結構，可增加微影工藝的裕度。
本發(fā)明的再一目的是提供一種非揮發(fā)性存儲元件的結構，以有效提高埋藏擴散導線(buried diffusion line，簡稱BD line)或區(qū)域，進而維持硅基底下的埋藏擴散導線的淺接合(shallow junction)。
本發(fā)明的又一目的是提供一種非揮發(fā)性存儲元件的結構，以降低位線的片電阻(sheet resistance)。
根據上述與其它目的，本發(fā)明提出一種非揮發(fā)性存儲元件的結構，包括柵極(gate)、位線(bit line)以及字符線(word line)所組成，其中位線是由一埋藏擴散導線或區(qū)域與位于埋藏擴散導線或區(qū)域上的一提高的導體層(elevated conductor layer)所組成，柵極則配置于位線提高的導體層之間，其中提高的導體層與埋藏擴散導線或區(qū)域電性相連，且被一間隙壁所圍繞。而字符線約與位線垂直，且位于柵極上并跨過位線的提高的導體層。
本發(fā)明另外提出一種非揮發(fā)性存儲元件的結構，包括一基底、具有柵極與埋入式源/漏極的存儲單元、位線、字符線以及位于位線和字符線側壁的間隙壁，其中字符線與柵極例如是多晶硅層。此外，于基底上還有一內層介電層(inter-layer dielectric，簡稱ILD)覆蓋位線以及字符線。而上述各組件的配置是存儲單元的柵極位于基底上、埋入式源/漏極位于柵極旁的基底內，而位線與埋入式源/漏極耦接、位線與柵極耦接。另外，本發(fā)明中位于位線和字符線側壁的間隙壁材質與內層介電層材質需選用具高選擇比的材質，譬如當內層介電層的材質是硼磷硅玻璃(BPSG)時，間隙壁可以是高溫氧化物或氮化硅。
本發(fā)明因為采用如多晶硅層提高的導體層，來提高埋藏擴散導線，不但可以維持硅基底下埋藏擴散導線的淺接合，還能夠降低位線的片電阻。此外，由于本發(fā)明的位線包括一高于基底的導體層，所以在配合位于字符線與位線提高的導體層側壁的間隙壁結構后，因為位線頂部較公知結構更高，故于蝕刻形成接觸窗洞時能更快暴露出位線，故能克服接觸窗對準失誤的問題，進而增加微影工藝的裕度。


圖1是本發(fā)明的一較佳實施例的非揮發(fā)性存儲元件的俯視圖；圖2是圖1所繪示的非揮發(fā)性存儲元件的立體示意圖；圖A至圖3D所示是圖2中沿III-III’方向的制造流程示意圖；圖4A至圖4C所示是圖2中沿IV-IV’方向的制造流程示意圖；圖5所示是圖2中沿V-V’方向的結構示意圖。
圖中標記分別是100基底102，106，122，124介電層104柵極108，116氧化物層110，126間隙壁112埋藏擴散導線114提高的導體層118，120導體層128內層介電層130接觸窗
131位線132字符線134接觸窗洞具體實施方式
為讓本發(fā)明的上述和其它目的、特征和優(yōu)點能更明顯易懂，下文特舉較佳實施例，并配合附圖，作詳細說明如下在此必須說明的是以下描述的工藝步驟及結構并不包括集成電路的完整工藝。本發(fā)明可以通過各種集成電路工藝技術來實施，在此僅提及了解本發(fā)明所需之技術。以下將根據本發(fā)明附圖作詳細的說明，附圖均為簡單的形式，實際上內存組件結構式復雜得多的。
圖1是本發(fā)明的一較佳實施例的非揮發(fā)性存儲元件的俯視圖，請參照圖1，本發(fā)明的結構是由數個柵極、數條位線131以及數條字符線132所組成，其中位線132是由一埋藏擴散導線(buried diffusionline，簡稱BD line)與位于埋藏擴散導線上的一提高的導體層(elevatedconductor layer)所組成(未繪示)，而柵極則是位于位線131的提高的導體層之間的字符線132底下。此外，在圖中還包括位于字符線132側壁的間隙壁126。為簡化本圖，圖中僅顯示兩條字符線132之間的部分間隙壁126，其可作為蝕刻終止層。當接觸窗洞的形成發(fā)生對準失誤時，間隙壁可防止接觸窗洞蝕刻所造成的工藝問題與組件失效。
以下將進一步說明本發(fā)明的結構。
圖2是依照圖1所繪示的非揮發(fā)性存儲元件的立體示意圖，請參照圖2，本發(fā)明的結構是由一基底100上的位線131、位線131間的基底100上的柵極104以及與位線131互相垂直且覆蓋于柵極104與部分位線131上的字符線132所組成，其中柵極104譬如是多晶硅層，并且其厚度以約1500埃較佳，而位線131是由一連續(xù)的埋藏擴散導線或一連串不連續(xù)的擴散區(qū)域112與位于埋藏擴散導線112上的一提高的導體層114所組成，其中提高的導體層114例如是多晶硅層，而這層提高的導體層114因為提高了整體的位線131，不但可以維持基底100下埋藏擴散導線112的淺接合(shallow junction)，還能夠降低位線131的片電阻(sheet resistance)。此外，于字符線132的提高的導體層114側壁還可具有間隙壁126結構，所以在搭配位線131中高于基底100的導體層114之后，能夠于蝕刻形成接觸窗洞134時，較公知結構更快暴露出位線131，并且通過間隙壁126保護接觸窗洞134外圍組件，而克服接觸窗對準失誤的問題。
字符線132大致上與位線131垂直，舉例來說，字符線132可由數層導體層118、120所組成，其中導體層118位于柵極104上并且跨過位線131的提高的導體層114，且導體層118例如是多晶硅層。而位于導體層118上的另一導體層120例如是硅化金屬層(Silicide)，以降低字符線132的阻值。此外，字符線132還可包括位于導體層120頂部的一介電層122，其材質例如是氮化硅或二氧化硅。
然后，請繼續(xù)參照圖2并配合圖3D。圖3D所示是圖2中沿III-III’方向的剖面圖。提高的導體層114側壁還包括一第一間隙壁110，其材質如高溫氧化層(high temperature oxide，簡稱HTO)。此外，于位線131的提高的導體層114與字符線132的導體層118間還具有一氧化物層116，以隔絕位線131與字符線132。
接著，請再參照圖2并配合圖4C，其中圖4C所示是圖2中沿IV-IV’方向的剖面圖，于字符線132側壁還具有一第二間隙壁126，其材質例如是氮化硅，此一間隙壁126可用以防止后續(xù)蝕刻形成接觸窗洞134時，因對準失誤造成組件被破壞的情形發(fā)生。而于第二間隙壁126與字符線132側壁之間還具有一層覆蓋于位線131的提高的導體層114與基底100上的介電層124，用作介電層126的襯墊與蝕刻終止層。另外，于基底100上還有一內層介電層(inter-layer dielectric，簡稱ILD)128覆蓋字符線132與位線131，并且貫穿內層介電層128而與位線131的提高的導體層114相連的一接觸窗130，其中內層介電層128與第二間隙壁126的材質需選用具高選擇比的材質，以使第二間隙壁126于蝕刻內層介電層128形成接觸窗洞134期間，保護接觸窗洞134周圍的組件，譬如當內層介電層的材質是硼磷硅玻璃(BPSG)時，第二間隙壁126可以是氮化硅。
以下將說明制作本發(fā)明的結構的其中一種方法。圖3A至圖3D所示是圖2中沿III-III’方向的制造流程示意圖；圖4A至圖4C所示是圖2中沿IV-IV’方向的制造流程示意圖；以及圖5所示是圖2中沿V-V’方向的結構示意圖。
請參照圖3A，圖中顯示一基底100，此基底100上有一介電層102、一導體層104于介電層102上及另一介電層106于導體層104上。
隨后，請參照圖3B，以傳統(tǒng)的微影與蝕刻工藝轉移一埋藏擴散導線的圖案進入介電層106與導體層104以暴露出介電層102，并形成數個柵極104，而氧化物層108以傳統(tǒng)濕式或干式氧化法氧化導體層104的側壁而形成。另外，還有一介電層110形成覆蓋于圖3B中所示的結構。
接著，請參照圖3C，以傳統(tǒng)的干蝕刻法回蝕刻介電層110以形成間隙壁110，并暴露出基底100。然后，于基底100內形成埋藏擴散導線112。接著形成一導體層作為提高的導體層114，并以傳統(tǒng)的蝕刻法進行回蝕刻，使導體層114經回蝕刻后的頂部低于間隙壁110頂端。
之后，請參照圖3D，移除介電層106，再于圖3D所示的結構上形成一導體層118，如多晶硅層。然后另一導體層120形成于導體層118上，其中導體層120包括硅化金屬層。最后于導體層120上形成一介電層122，如氮化硅層或二氧化硅層。之后的工藝如圖4A至圖4C所示。
圖4A至圖4C所示是圖2中沿IV-IV’方向的制造流程示意圖，請參照圖4A，以傳統(tǒng)的微影與蝕刻工藝蝕刻介電層122、導體層120與118以暴露出氧化物層116，同時在無位線131的區(qū)域持續(xù)蝕刻導體層104(請見圖2)，并形成圖2中所示的字符線132。于圖4A中顯示的字符線包含介電層122、導體層120與118。接著，又一介電層124形成覆蓋圖4A中的結構，介電層124例如是高溫氧化物層。然后，以另一介電層126覆蓋介電層124，其中介電層126譬如氮化硅層，但不限于氮化硅層。
然后，請參照圖4B，以傳統(tǒng)的干蝕刻工藝回蝕刻介電層126，以形成鄰接字符線132側壁之間隙壁126。接著，一內層介電層128以傳統(tǒng)的化學氣相沉積法形成于圖4B所示的結構上，其中內層介電層128材質與間隙壁126的材質需選用具高選擇比的材質，以使間隙壁126于后續(xù)蝕刻內層介電層128期間，保護周圍組件不被破壞，譬如當間隙壁126是氮化硅時，內層介電層128的材質可以是硼磷硅玻璃(BPSG)。然后以快速熱工藝(Rapid Thermal Processing)將內層介電層128致密化。
然后，請參照圖4C，以傳統(tǒng)的微影與蝕刻工藝蝕刻內層介電層128、介電層124與氧化物層116，以形成圖1中所示的接觸窗洞134。間隙壁126用作蝕刻終止層，當接觸窗洞發(fā)生對準失誤時，間隙壁126可防止接觸窗洞蝕刻所造成的工藝問題與組件失效。最后，于接觸窗洞134內填入一導體材料，以形成一接觸窗130，此導體材料可為鋁。
圖5所示則是圖2中沿V-V’方向的結構示意圖，請參照圖5，于基底100與字符線132之間有另一介電層102，用來隔絕基底100與字符線132。
綜上所述，本發(fā)明的特點在于采用如多晶硅層的提高的導體層，來提高埋藏擴散導線，不但可以維持硅基底下埋藏擴散導線的淺接合，還能夠降低位線的片電阻。此外，由于本發(fā)明的位線高于基底，所以在配合位于字符線與位線的高的導體層側壁的間隙壁結構后，因為位線頂部較公結構更高，故于蝕刻形成接觸窗洞時能更快暴露出位線，故能克服接觸窗對準失誤的問題，進而增加微影工藝的裕度。
雖然本發(fā)明已以較佳實施例公開如上，但其并非用以限定本發(fā)明，任何熟悉該技術者，在不脫離本發(fā)明之精神和范圍內，所作的各種更動與潤飾，均屬于本發(fā)明的保護范圍。
權利要求
1.一種非揮發(fā)性存儲元件的結構，至少包括復數個柵極，位于一基底上；復數條位線，位于該些柵極之間，其中每一位線的結構至少包括一埋藏擴散區(qū)域，位于該些柵極之間以及該基底的一頂表面下內；一提高的導體層，位于該些柵極之間，其中該提高的導體層與該埋藏擴散區(qū)域電性相連，且被一第一間隙壁所圍繞；復數條字符線，與該些位線垂直，且位于該些柵極上并跨過該些位線的該提高的導體層。
2.根據權利要求1所述的非揮發(fā)性存儲元件的結構，其特征在于該提高的導體層包括多晶硅層。
3.根據權利要求1所述的非揮發(fā)性存儲元件的結構，其特征在于該第一間隙壁包括一高溫氧化層。
4.根據權利要求1所述的非揮發(fā)性存儲元件的結構，其特征在于該些柵極包括一多晶硅層。
5.根據權利要求4所述的非揮發(fā)性存儲元件的結構，其特征在于該多晶硅層的厚度為1500埃。
6.根據權利要求1所述的非揮發(fā)性存儲元件的結構，其特征在于該字符線包括一多晶硅層；一硅化鎢層，位于該多晶硅層上。
7.根據權利要求1所述的非揮發(fā)性存儲元件的結構，其特征在于更包括一第二間隙壁，位于該些字符線的側壁。
8.根據權利要求7所述的非揮發(fā)性存儲元件的結構，其特征在于該第二間隙壁包括氮化硅層。
9.根據權利要求7所述的非揮發(fā)性存儲元件的結構，其特征在于更包括一內層介電層，覆蓋該些字符線以及該些位線；一接觸窗，貫穿該內層介電層而與該些位線的該提高的導體層相連。
10.根據權利要求9所述的非揮發(fā)性存儲元件的結構，其特征在于該內層介電層與該第二間隙壁的材質需選用具高選擇比的材質。
11.一種非揮發(fā)性存儲元件的結構，至少包括復數個存儲單元，其中每一個存儲單元包括一柵極，位于一基底上；一埋入式源/漏極，位于該柵極旁的該基底內；復數條位線，位于該基底上，且該些位線耦接每一個存儲單元的該埋入式源/漏極；復數條字符線，與該些位線互相垂直，且該些字符線耦接該些字符線與每一個存儲單元的該柵極；復數個間隙壁，位于該些位線以及該些字符線側壁；一內層介電層，位于該基底上，且該內層介電層覆蓋該些位線以及該些字符線，其中該內層介電層材質與該些間隙壁材質是選用具高選擇比的材質。
12.根據權利要求11所述的非揮發(fā)性存儲元件的結構，其特征在于該些位線包括多晶硅層。
13.根據權利要求11所述的非揮發(fā)性存儲元件的結構，其特征在于更包括一接觸窗，貫穿該內層介電層而與該些位線相連。
14.根據權利要求11所述的非揮發(fā)性存儲元件的結構，其特征在于該些間隙壁的材質包括高溫氧化物與氮化硅其中之一。
15.根據權利要求14所述的非揮發(fā)性存儲元件的結構，其特征在于該內層介電層包括硼磷硅玻璃。
16.根據權利要求11所述的非揮發(fā)性存儲元件的結構，其特征在于該柵極包括多晶硅層。
全文摘要
本發(fā)明公開了一種非揮發(fā)性存儲元件的結構，由一柵極、一位線以及一字符線所組成，其中位線是由一埋藏擴散導線與位于埋藏擴散導線上的一提高的導體層所組成，柵極則位于位線的提高的導體層之間；而字符線約與位線垂直，且位于柵極上并跨過位線的提高的導體層。而在位線的提高的導體層側壁還具有一第一間隙壁并且在字符線側壁還具有一第二間隙壁。
文檔編號H01L27/10GK1540758SQ0312240
公開日2004年10月27日 申請日期2003年4月24日 優(yōu)先權日2003年4月24日
發(fā)明者林春榮 申請人:旺宏電子股份有限公司