專利名稱：制造半導(dǎo)體器件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種制造半導(dǎo)體器件的方法；尤其是制造可減少半導(dǎo)體存儲(chǔ)單元的寄生電容的方法。
背景技術(shù)：
隨著半導(dǎo)體器件的集成度越發(fā)提高，更加難以通過利用光阻擋層(photoregistry)獲致圖案形成工藝的重疊精度和工藝容限。因此，自對(duì)準(zhǔn)接觸(以下稱為SAC)工藝特別地被采用且適用于解決此問題。SAC工藝為一蝕刻工藝，其藉使用先前所沉積的材料自身而非外加的掩模來蝕刻物體。因?yàn)榇艘惶匦?，此SAC工藝于制造半導(dǎo)體器件時(shí)會(huì)明顯地減少費(fèi)用。該SAC工藝本身使用數(shù)種達(dá)成有效蝕刻的方法，在這些不同的方法中，氮化物層被代表性地用來當(dāng)作蝕刻阻擋層。
因此，SAC蝕刻工藝首先以氮化物層圍繞包括柵極電極等的導(dǎo)電圖案的橫向部和頂部，且在氧化物層較氮化物層蝕刻得更快的條件下而蝕刻絕緣層。
此時(shí)，多晶氮化硅層和多晶氧化硅層分別代表氮化物層和氧化物層。尤其是，介電常數(shù)約7.5的多晶氮化硅層具有高于介電常數(shù)約為3.9的多晶氧化硅層的介電常數(shù)。
用于接觸孔的插塞結(jié)構(gòu)，其由SAC工藝所形成，乃應(yīng)用于半導(dǎo)體存儲(chǔ)器件，如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)。例如，假使藉SAC工藝針對(duì)位線形成電容孔洞，亦即，假使SAC工藝籍蝕刻位線間的空隙形成電容孔洞，位線及電容接觸插塞，也就是說，該位線的電容量較傳統(tǒng)接觸結(jié)構(gòu)增加，在傳統(tǒng)接觸結(jié)構(gòu)中，電荷貯存電極以氧化物層絕緣，如用多晶氧化硅層。然而，位線電容的增加變成單元電容量減少的一個(gè)因素。
已有無數(shù)的嘗試，欲克服以SAC工藝施加氮化物層所導(dǎo)致的單元電容量減少問題。圖1是顯示以傳統(tǒng)方法制造的半導(dǎo)體器件的剖面圖，其提出來用以解決因SAC工藝所引起的單元電容量減少的問題。
參照圖1，包括由氮化硅層形成且覆蓋導(dǎo)電層11的掩模層12和由多晶硅、鎢(W)、鈦(Ti)或氮化鈦(TiN)構(gòu)成的金屬層11的導(dǎo)電圖案13形成于襯底10上。特別是，導(dǎo)電圖案13被構(gòu)圖成線條形式，該線條形式以導(dǎo)電圖案13間的預(yù)設(shè)距離S所隔開。
在每個(gè)導(dǎo)電圖案13的橫向側(cè)，包括氧化硅層間隔壁14和氮化硅層間隔壁15的雙重間隔壁得以形成。氧化硅層間隔壁14特別地形成，其高度小于使用氮化硅層的掩模層12的頂部，以部分露出導(dǎo)電圖案13橫向側(cè)的頂部。氮化硅層間隔壁15為雙重間隔壁結(jié)構(gòu)的外部間隔壁，其被連續(xù)地形成在導(dǎo)電圖案13的露出的橫向部分和氧化硅層間隔壁14上。
如其自身的名稱所示的那樣，氧化硅層間隔壁14由以化學(xué)氣相沉積(以下稱作CVD)技術(shù)所沉積的氧化硅層構(gòu)成，直到具有大于約300的厚度，該厚度由掩模層12頂部測量至氧化硅層間隔壁14。同時(shí)，另一項(xiàng)可能是形成較掩模層12底部為低的氧化硅層間隔壁14的頂部。
在導(dǎo)電圖案13和襯底10上，絕緣層16以具有SAC接觸孔的氧化硅層建構(gòu)而形成。絕緣層部分地?cái)U(kuò)張到每一導(dǎo)電圖案13的頂部上且露出位于導(dǎo)電圖案13間預(yù)設(shè)距離S內(nèi)的氮化硅層間隔壁15。
該SAC接觸孔填充以插塞17且自對(duì)準(zhǔn)在導(dǎo)電圖案13上而形成SAC結(jié)構(gòu)。此插塞17，除上述的形式，亦可經(jīng)由傳統(tǒng)的光蝕刻工藝(photo etchingprocess)以預(yù)設(shè)的圖案形式加以構(gòu)圖。
依照如上所述的傳統(tǒng)方法，該導(dǎo)電圖案，如包括氧化硅層間隔壁和氮化硅層間隔壁的雙重間隔壁形成于位線的橫向側(cè)上。此雙重間隔壁結(jié)構(gòu)使降低在SAC接觸孔內(nèi)的導(dǎo)電層和插塞間的負(fù)載電容成為可能，因?qū)щ妼拥臋M向側(cè)由具有低介電常數(shù)的氧化硅層間隔壁所包圍。
然而，在建議來實(shí)施圖1所示方法的韓國專利申請?zhí)卦S公告第2000-0048819號(hào)中，其公開了形成每一導(dǎo)電圖案的困難，例如，在位線橫向側(cè)的氧化硅層間隔壁，其高度低于氮化硅層所建構(gòu)的掩模層頂部，因氧化硅層和氮化硅層間的蝕刻選擇比于具有微形的實(shí)際晶片中并不高。換句話說，由氮化硅層建構(gòu)而成的掩模層在處理步驟中會(huì)不可避免地?fù)p壞，因此在實(shí)際工藝的應(yīng)用并不可行。

發(fā)明內(nèi)容
因此，本發(fā)明的目的在于提供一種半導(dǎo)體器件的制造方法，其能夠在形成包括氧化硅層和氮化硅層間隔壁的用以降低負(fù)載電容的雙重間隔壁時(shí)，防止由氮化硅層所建構(gòu)成的掩模層的損失。
依照本發(fā)明的一個(gè)方面，提供一種方法，其為制造半導(dǎo)體器件的方法，包括步驟形成多個(gè)圖案于襯底上，其中該圖案藉層疊和圖案化第一導(dǎo)電層、氮化硅掩模層和金屬掩模層于襯底上而形成；沿著包括圖案的外形沉積第一氧化硅層；蝕刻第一氧化硅層，以形成具有較氮化硅掩模層頂部更低的高度的氧化硅間隔壁，使得圖案橫向側(cè)的頂部部分地露出，且同時(shí)蝕刻金屬掩模層以露出氮化硅掩模層，其中金屬掩模層防止氮化硅掩模層的損失；形成氮化硅間隔壁于氧化硅間隔壁的表面和圖案的橫向側(cè)；形成第二氧化硅層于形成有氮化硅間隔壁的整個(gè)結(jié)構(gòu)上；選擇性地蝕刻第二氧化硅層以露出氮化硅層間隔壁，及形成部分延伸至圖案頂部的自對(duì)準(zhǔn)接觸孔；以及通過以第二導(dǎo)電層填入自對(duì)準(zhǔn)接觸孔，而形成自對(duì)準(zhǔn)接觸結(jié)構(gòu)。
依照本發(fā)明的另一方面，提供一種方法，其為制造半導(dǎo)體器件的方法，包括步驟形成第一層間絕緣層于襯底上，該襯底建構(gòu)有包括柵極、電容接觸區(qū)域和位線接觸區(qū)域的晶體管；選擇性蝕刻第一層間絕緣層，以形成露出位線接觸區(qū)域的位線接觸孔；形成數(shù)個(gè)通過位線接觸孔接觸至位線接觸區(qū)域的位線圖案，形成氮化硅掩模層于位線圖案上，及形成金屬掩模層于氮化硅掩模層上；沉積氧化硅層，其沿著包括位線圖案的外形；蝕刻氧化硅層，以形成具有較氮化硅掩模層頂部低的高度的氧化硅間隔壁，使得部分地露出位線圖案橫向側(cè)的頂部，且同時(shí)蝕刻金屬掩模層以露出氮化硅掩模層，其中金屬掩模層防止氮化硅掩模層的損失；形成氮化硅間隔壁于位線圖案的橫向側(cè)和氧化硅層間隔壁的表面；形成第二層間絕緣層于形成有氮化硅間隔壁的整個(gè)結(jié)構(gòu)上；選擇性地蝕刻第二層間絕緣層以露出氮化硅層間隔壁于電容器接觸區(qū)域上，及形成部分?jǐn)U張至每一位線圖案上方的自對(duì)準(zhǔn)接觸孔；以及通過以導(dǎo)電層填入自對(duì)準(zhǔn)接觸孔以形成自對(duì)準(zhǔn)接觸結(jié)構(gòu)。
依照本發(fā)明的再一個(gè)方面，還提供一種制造半導(dǎo)體器件的方法，其具有用以在電容導(dǎo)電層形成時(shí)以位線橫向側(cè)上的間隔壁來降低負(fù)載電容量的特別結(jié)構(gòu)。其中，氧化硅層間隔壁利用氧化硅層形成得具有比位線的氮化硅層掩模層頂部低的高度，同時(shí)，氮化硅層間隔壁形成于位線的露出的橫向側(cè)和氧化硅層間隔壁的表面上。此外，為了防止在形成氧化硅層間隔壁的蝕刻過程中，氧化硅層和氮化硅層間的蝕刻選擇比的限制所導(dǎo)致的氮化硅層掩模層的損失，形成具有雙重硬掩模結(jié)構(gòu)的、層疊在氮化硅層掩模層上的金屬掩模層，且蝕刻氧化硅層以在形成氧化硅層間隔壁時(shí)去除金屬掩模層。


本發(fā)明中如上所述及其它目的和特征，將經(jīng)由下列優(yōu)選實(shí)施例的敘述連同相關(guān)圖示而趨于明顯，其中圖1為依照建議以解決單元電容量減少的問題的傳統(tǒng)方法制造的半導(dǎo)體器件的剖面圖；圖2為本發(fā)明優(yōu)選實(shí)施例所適用的半導(dǎo)體器件的平面圖；圖3為圖2中沿A-A′方向的剖面圖，其圖示依本發(fā)明優(yōu)選實(shí)施例的、具有自對(duì)準(zhǔn)接觸(SAC)結(jié)構(gòu)的半導(dǎo)體器件；以及圖4A至4H為顯示圖3所圖示半導(dǎo)體器件的制造過程的剖面圖。
附圖中的附圖標(biāo)記說明如下10 襯底11導(dǎo)電層12 掩模層 13導(dǎo)電圖案14 氧化硅層間隔壁 15氮化硅層間隔壁16 絕緣層 17插塞200 襯底201 有源區(qū)域202 場氧化層204A 焊盤電極204B 焊盤電極205A 源極區(qū)域205B 漏極區(qū)域206 第一層間絕緣層207 位線接觸孔 208 接觸線210 掩模層 211 位線導(dǎo)電圖案
212 氧化硅層間隔壁 214 氮化硅層間隔壁216 第二層間絕緣層 218 SAC接觸孔220 電容器導(dǎo)電層具體實(shí)施方式
本發(fā)明的其它目的和方面，將經(jīng)由下列優(yōu)選實(shí)施例的敘述連同相關(guān)圖示而趨于明顯，其相關(guān)如下。
圖2為依據(jù)本發(fā)明的優(yōu)選實(shí)施例所應(yīng)用的半導(dǎo)體器件的剖面圖，尤其是，一存儲(chǔ)單元區(qū)域示于圖2中。圖3為圖2中沿A-A′方向的剖面圖，其圖示依本發(fā)明優(yōu)選實(shí)施例的具有自對(duì)準(zhǔn)接觸(SAC)結(jié)構(gòu)的半導(dǎo)體器件。
參照圖2和圖3，一包括提供至字線(word line)的柵極203，如源極區(qū)域205A的電容接觸區(qū)域和如漏極區(qū)域205B的位線(bit line)接觸區(qū)域的晶體管形成于半導(dǎo)電襯底200上。在此，半導(dǎo)電襯底200藉由場氧化物層202而被分成有源區(qū)域201和器件分隔區(qū)(device division area)。還可形成焊盤電極(pad electrode)204A和204B，以減少形成于晶體管的源極和漏極區(qū)域205A和205B上的接觸孔的長徑比。
在晶體管和襯底200上，一具有位線接觸孔207以露出接觸漏極區(qū)域205B的焊盤電極204B的第一層間絕緣層206得以形成。
一位線導(dǎo)電圖案211形成于第一層間絕緣層206上，該圖案包括藉由位線接觸孔207電連接至漏極區(qū)域205B的位線208、以及由氮化硅層建構(gòu)且層疊于位線208上的掩模層210。每一位線導(dǎo)電圖案211均以線條形式圖案化，且接觸電容接觸區(qū)域，即源極區(qū)域205A的焊盤電極204A位于位線導(dǎo)電圖案211之間設(shè)定的空間下方。
在每一位線導(dǎo)電圖案211的橫向側(cè)，是包括氧化硅層間隔壁212和氮化硅層間隔壁214的雙重間隔壁。該氧化硅層間隔壁212以低于掩模層210頂部的高度而形成。在此，氧化硅層間隔壁212，如同其名所示那樣，是通過應(yīng)用化學(xué)氣相沉積(以下稱作CVD)技術(shù)形成的。
氮化硅層間隔壁214為雙重間隔壁的外部間隔壁，其連續(xù)地形成于氧化硅層間隔壁212的表面和每一位線導(dǎo)電圖案211的橫向側(cè)。
一第二層間絕緣層216形成于位線導(dǎo)電圖案211和第一層間絕緣層206上。一自對(duì)準(zhǔn)接觸(以下稱作SAC)孔218形成于第二層間絕緣層216上，其露出覆蓋如源極區(qū)域205A的電容器接觸區(qū)域的氮化硅層間隔壁214，并部分延伸到每一位線導(dǎo)電圖案211的頂部上。
該SAC接觸孔218以電容器導(dǎo)電層220填充，其在位線導(dǎo)電圖案211中藉自對(duì)準(zhǔn)方式形成SAC結(jié)構(gòu)。如圖3中所示，電容器導(dǎo)電層220以接觸插塞形式形成，并經(jīng)由傳統(tǒng)光阻擋層(photo registry)構(gòu)圖成貯存電極圖案。
圖4A至4H是圖示制造圖3所述的半導(dǎo)體器件的過程的剖面圖。參照圖4A至4H，制造半導(dǎo)體器件的過程將被更詳細(xì)解釋。
圖4A描述形成位線導(dǎo)電圖案211的步驟。傳統(tǒng)的器件分離工藝，如場氧化層202經(jīng)由硅的局部氧化(以下稱作LOCOS)工藝形成在襯底200上，以區(qū)分有源區(qū)域和器件分離區(qū)域。
其次，一晶體管形成于襯底200的有源區(qū)域(未顯示)上。亦即，一薄柵極氧化層(未顯示)藉應(yīng)用熱氧化工藝于有源區(qū)域的表面成長，然后被用于當(dāng)作字線(word line)的晶體管柵極203形成于其上。優(yōu)選的是，以多重結(jié)構(gòu)(polycide structure)形成柵極203，該多重結(jié)構(gòu)層疊有通過傳統(tǒng)摻雜工藝，如擴(kuò)散工藝、離子注入工藝或原位摻雜(in-situ doping)工藝，摻以高濃度雜質(zhì)的多晶硅層和硅化鎢層。雖未圖示，但是在柵極203的頂部上，以氧化硅層或氮化硅層構(gòu)建有一硬掩模，且在柵極203的橫向側(cè)上，以氧化硅層或氮化硅層形成有間隔壁。
接著，柵極203用作離子注入雜質(zhì)的掩模，以形成源極區(qū)域205A和漏極區(qū)域(未顯示)于有源區(qū)域的表面上。前述摻雜區(qū)域中的一個(gè)是接觸至電容貯存電極的電容器接觸區(qū)，另一個(gè)是接觸到位線的位線接觸區(qū)域。
在本發(fā)明的優(yōu)選實(shí)施例中，當(dāng)漏極區(qū)域205B(參照圖2)為位線接觸區(qū)域時(shí)，源極區(qū)域205A為電容接觸區(qū)域。
一絕緣層(未顯示)接著沉積于晶體管和襯底200上，且藉光蝕刻工藝而蝕刻。在被蝕刻絕緣層的整個(gè)表面上，連續(xù)地沉積和圖案化一摻雜多晶硅層，以形成被接觸至源極和漏極區(qū)域205A和205B(詳如圖2)的焊盤電極204A和204B(詳如圖2)。還可以藉由使用SAC工藝形成焊盤電極204A和204B。
通過利用均具優(yōu)良平坦化特性的硼磷硅玻璃或未摻雜的硅玻璃，一第一層間絕緣層206形成于襯底200的整個(gè)表面上，該襯底以形成焊盤電極204A和204B而完成。然后，回流(reflow)工藝、回蝕(etchback)工藝或化學(xué)機(jī)械拋光(以下稱作CMP)工藝被用于平坦化第一層間絕緣層206。在平坦化后，進(jìn)行后續(xù)的光蝕刻工藝以蝕刻第一層間絕緣層206，從而形成位線接觸孔207(參考圖2)以露出接觸至漏極區(qū)域205B(參考圖2)的焊盤電極204B。
如鎢(W)、鈦(Ti)或氮化鈦(TiN)的金屬層得以沉積，以填充位線接觸孔207直到具有約1000至約2000范圍內(nèi)的一厚度，且氮化硅層接著以約1500至約3000范圍內(nèi)的一厚度沉積于其上。然后，在氮化硅層的頂部，被用作硬掩模的金屬層，如鎢(W)、硅化鎢(WSi)或氮化鎢(WN)被沉積直到具有約200至約2000范圍內(nèi)的一厚度。
此作為硬掩模的金屬層、氮化硅層和填充位線接觸孔207的金屬層藉由光蝕刻工藝圖案化，使得包括位線208和由氮化硅層構(gòu)成的掩模層210的線型位線導(dǎo)電圖案211、以及層疊在線型位線導(dǎo)電圖案211上的金屬掩模層221得以形成。因而，金屬掩模層221和以氮化硅層建構(gòu)的掩模層210建立起一個(gè)雙重掩模層。除了金屬外，位線208還可采用摻雜多晶硅。
參照圖4B，氧化硅層212′依照包括金屬掩模層221的整個(gè)外形輪廓，沉積來具有約50至約2000的厚度。此外，對(duì)氧化硅層212′優(yōu)選的是，采用藉由等離子體增強(qiáng)化學(xué)氣相沉積(以下稱作PECVD)技術(shù)、高溫氧化(以下稱作HTO)工藝或中溫氧化(以下稱作MTO)工藝所產(chǎn)生的氧化層。
參照圖4C，以提供氧化硅層和氮化硅層之間的高蝕刻選擇比的條件，對(duì)氧化硅層212′(顯示于圖4B中)進(jìn)行各向異性蝕刻工藝，使得氧化硅層間隔壁212以低于掩模層210頂部的高度而形成，以部分地露出位線導(dǎo)電圖案211的頂部和橫向側(cè)。此時(shí)，蝕刻工藝被施行，直到層間絕緣層206的高度低于位線208，或直到第一層間絕緣層206的頂部表面露出。
此各向異性蝕刻工藝采用以氧氣、氬氣和一種氣體混合物混合而成的氣體，該氣體混合物中，氟和碳以約1比約1.5的比例混合，如選自包括C4F8、C5F8、CH2F2和C4F6的組中的任一種。在各向異性蝕刻工藝后，氧化硅層間隔壁212的一部分可以用如HF的氟基蝕刻劑或稀釋為300∶1的緩沖氧化物蝕刻劑(BOE)加以蝕刻，以增加接觸的開孔(opening)。
另外，于制造半導(dǎo)體器件的傳統(tǒng)方法中，獲致如上所述的氧化硅層和氮化硅層間的蝕刻選擇比是受到局限的，因此，當(dāng)試圖獲得所需的蝕刻外形輪廓時(shí)，采用氮化硅層的掩模層210的損失是無法避免的。因此，位線損失和錯(cuò)誤的蝕刻外形輪廓可能于形成后續(xù)電容器接觸孔的SAC蝕刻工藝中產(chǎn)生。為此原因，依照本發(fā)明，金屬掩模層221層疊在氮化硅層建構(gòu)成的掩模層210上，使得金屬掩模層221于形成氧化硅層間隔壁212時(shí)，藉適當(dāng)控制金屬掩模層221的厚度和蝕刻條件而同時(shí)移除。
參照圖4D，氮化硅層213藉由應(yīng)用低壓化學(xué)氣相沉積(以下稱作LPCVD)技術(shù)，沿著其中氧化硅層間隔壁212部分地形成在位線導(dǎo)電圖案211的橫向側(cè)上的整體外形輪廓而沉積，直到具有約50至約500的厚度。
接著參照圖4E，氮化硅層213被各向異性地蝕刻，以形成氮化硅層間隔壁214于露出的位線導(dǎo)電圖案211的橫向側(cè)和氧化硅層間隔壁212的表面。該氮化硅層間隔壁214在施行蝕刻工藝以形成SAC結(jié)構(gòu)時(shí)，用作遮蔽位線導(dǎo)電圖案211的肩部。形成氮化硅層間隔壁214的各向異性蝕刻工藝可省略，亦即氮化硅層213被保留以覆蓋位線導(dǎo)電圖案211和氧化硅層間隔壁212。
參照圖4F，藉由沉積厚度為約3000至約10000的氧化硅層而形成第二層間絕緣層216于整個(gè)結(jié)構(gòu)上，該結(jié)構(gòu)中形成有氮化硅層間隔壁214。
參照圖4G，第二層間絕緣層216以光阻擋層薄膜涂覆，其依序利用用于形成SAC結(jié)構(gòu)的掩模來曝光和顯影，使得形成敞開SAC形成區(qū)域的光阻擋層圖案(未顯示)。然后，第二層間絕緣層216藉使用光阻擋層圖案當(dāng)作蝕刻掩模，在氧化硅層和氮化硅層間具有高蝕刻選擇比的條件下，作各向異性蝕刻，以形成露出源極區(qū)域205A、接觸源極區(qū)域205A的焊盤電極204A、或氮化硅層間隔壁214的頂部的SAC接觸孔218。
參照圖4H，光阻擋層圖案經(jīng)由灰化(ashing)和剝離(strip)工藝而移除。在移除后，填充SAC接觸孔218的電容器導(dǎo)電層220，例如摻雜多晶硅層藉使用CVD技術(shù)沉積而成。于沉積后，電容器導(dǎo)電層220藉回蝕過程或CMP技術(shù)而移除，直到露出第二層間絕緣層216的頂面，使得電容器導(dǎo)電層220僅在SAC結(jié)構(gòu)接觸孔218內(nèi)部以插塞形式(plug form)保留。
此外，作為選擇地，電容器導(dǎo)電層220可藉傳統(tǒng)光蝕刻工藝，以貯存電極圖案的形式構(gòu)圖。
接著，通常采用的電容器形成工藝，被應(yīng)用以形成包括經(jīng)由SAC接觸孔218電接觸源極區(qū)域205A的貯存電極、介電層和平板電極的電容器(未示出)。
依照本發(fā)明的如前所述優(yōu)選實(shí)施例，因位線208的橫向側(cè)由介電常數(shù)低于氮化硅層的氧化硅層間隔壁212包圍，所以可以降低位線208和SAC接觸孔內(nèi)218內(nèi)電容器導(dǎo)電層220間的負(fù)載電容量，即位線電容量。此外，氧化硅間隔壁212的頂部位于比由氮化硅層所建構(gòu)的掩模層210低的位置的事實(shí)導(dǎo)致僅有氮化硅層間隔壁214在位線導(dǎo)電圖案211的角落被保留。因此，即使在形成SAC結(jié)構(gòu)的光蝕刻工藝中產(chǎn)生誤對(duì)齊時(shí)，此氮化硅間隔壁214提供一肩部邊界區(qū)，以堵塞(block)住位線208和電容器導(dǎo)電層220間的電路短路。
為了增強(qiáng)降低負(fù)載電容量的效果，氧化硅層間隔壁212的頂部優(yōu)選地形成來使得其高于采用氮化硅層的掩模層210的底部，但低于掩模層210的厚度的一半。
此外，如由上述本發(fā)明優(yōu)選實(shí)施例所看到的那樣，金屬掩模層221在各向異性蝕刻以形成氧化硅層間隔壁212的過程中防止掩模層210損失。
依照本發(fā)明的優(yōu)選實(shí)施例，具有降低負(fù)載電容量的效果，如位線等，其因而提高了單元電容量。還可以防止位于位線頂部上的采用氮化硅層的掩模層的損失。最終，這些優(yōu)點(diǎn)影響了半導(dǎo)體的功能、以及半導(dǎo)體器件的產(chǎn)量。
雖然本發(fā)明依照上述特定優(yōu)選實(shí)施例進(jìn)行了敘述，但顯然的是，本領(lǐng)域技術(shù)人員可以在不偏離本發(fā)明的如所附權(quán)利要求所定義的范疇的情況下，對(duì)其作不同的變化和修改。
權(quán)利要求
1.一種制造半導(dǎo)體器件的方法，包括步驟形成多個(gè)圖案于襯底上，其中該圖案藉層疊和圖案化第一導(dǎo)電層、氮化硅掩模層和金屬掩模層于襯底上而形成；沿著包括該圖案的外形沉積第一氧化硅層；蝕刻第一氧化硅層，以形成具有較氮化硅掩模層頂部更低的高度的氧化硅間隔壁，使得部分露出圖案橫向側(cè)的頂部，且同時(shí)蝕刻金屬掩模層以露出氮化硅掩模層，其中金屬掩模層防止氮化硅掩模層的損失；形成氮化硅間隔壁于氧化硅間隔壁的表面和圖案的橫向側(cè)上；形成第二氧化硅層于其中形成有氮化硅間隔壁的整個(gè)結(jié)構(gòu)上；選擇性地蝕刻第二氧化硅層以露出氮化硅層間隔壁，及形成部分延伸至圖案頂部的自對(duì)準(zhǔn)接觸孔；以及通過以第二導(dǎo)電層填入自對(duì)準(zhǔn)接觸孔，而形成自對(duì)準(zhǔn)接觸結(jié)構(gòu)。
2.如權(quán)利要求1所述的方法，其中，金屬掩模層以約200至約2000的厚度形成。
3.如權(quán)利要求2所述的方法，其中，金屬掩模層包括自鎢、硅化鎢和氮化鎢所組成的組中選出的任一種材料。
4.如權(quán)利要求1所述的方法，其中，每一氧化硅間隔壁和氮化硅間隔壁以約50至約2000的厚度形成。
5.如權(quán)利要求1所述的方法，其中，氧化硅間隔壁的形成藉由各向異性地蝕刻氧化硅層和金屬掩模層而實(shí)現(xiàn)。
6.如權(quán)利要求5所述的方法，其中，氧化硅層的各向異性蝕刻藉使用通過將氟和碳以約1.5比約1的比例混合而成的氣體來進(jìn)行。
7.如權(quán)利要求1所述的方法，還包括以氟基蝕刻劑來蝕刻第一氧化硅層的步驟。
8.如權(quán)利要求6所述的方法，其中，該混合氣體是自C4F8、C5F8和C4F6所組成的組中選出的任一種氣體。
9.如權(quán)利要求1所述的方法，其中，第一導(dǎo)電層由金屬形成。
10.一種制造半導(dǎo)體器件的方法，包括步驟形成第一層間絕緣層于襯底上，該襯底建構(gòu)有包括柵極、電容接觸區(qū)域和位線接觸區(qū)域的晶體管；選擇性蝕刻第一層間絕緣層，以形成露出位線接觸區(qū)域的位線接觸孔；形成數(shù)個(gè)通過位線接觸孔接觸至位線接觸區(qū)域的位線圖案，形成氮化硅掩模層于位線圖案上，及形成金屬掩模層于氮化硅掩模層上；沿著包括位線圖案的外形沉積氧化硅層；蝕刻氧化硅層，以形成具有較氮化硅掩模層頂部低的高度的氧化硅間隔壁，使得部分地露出位線圖案橫向側(cè)的頂部，且同時(shí)蝕刻金屬掩模層以露出氮化硅掩模層，其中金屬掩模層防止了氮化硅掩模層的損失；形成氮化硅間隔壁于位線圖案的橫向側(cè)和氧化硅層間隔壁的表面上；形成第二層間絕緣層于其中形成有氮化硅間隔壁的整個(gè)結(jié)構(gòu)上；選擇性地蝕刻第二層間絕緣層以露出電容器接觸區(qū)域上的氮化硅層間隔壁，及形成部分?jǐn)U張至每一位線圖案上方的自對(duì)準(zhǔn)接觸孔；以及通過以導(dǎo)電層填入自對(duì)準(zhǔn)接觸孔而形成自對(duì)準(zhǔn)接觸結(jié)構(gòu)。
11.如權(quán)利要求10所述的方法，其中，金屬掩模層以約200至約2000的厚度形成。
12.如權(quán)利要求11所述的方法，其中，金屬掩模層包括自鎢、硅化鎢和氮化鎢所組成的組中選出的任一種材料。
13.如權(quán)利要求10所述的方法，其中，每一氧化硅間隔壁和氮化硅間隔壁以約50至約2000的厚度形成。
14.如權(quán)利要求10所述的方法，其中，氧化硅間隔壁藉由各向異性地蝕刻氧化硅層和金屬掩模層而實(shí)現(xiàn)。
15.如權(quán)利要求14所述的方法，其中，氧化硅層的各向異性蝕刻藉使用通過將氟和碳以約1.5比約1的比例混合而成的氣體來進(jìn)行。
16.如權(quán)利要求15所述的方法，其中，混合氣體是自C4F8、C5F8、CH2F2和C4F6所組成的組中選出的任一種氣體。
17.如權(quán)利要求10所述的方法，其中，導(dǎo)電層由金屬形成。
全文摘要
本發(fā)明提供一種制造半導(dǎo)體器件的方法。其包括形成多個(gè)圖案于襯底上，其中圖案藉層疊和圖案化第一導(dǎo)電層、氮化硅掩模層和金屬掩模層于襯底上形成；沿包括圖案的外形沉積第一氧化硅層；蝕刻第一氧化硅層以形成具有較氮化硅掩模層頂部低的高度的氧化硅間隔壁，使得部分地露出圖案橫向側(cè)的頂部，且同時(shí)蝕刻金屬掩模層以露出氮化硅掩模層，其中金屬掩模層防止氮化硅掩模層的損失；形成氮化硅間隔壁于氧化硅間隔壁的表面和圖案的橫向側(cè)上；形成第二氧化硅層于形成有氮化硅間隔壁的整個(gè)結(jié)構(gòu)上；選擇性蝕刻第二氧化硅層以露出氮化硅層間隔壁及形成部分延伸至圖案頂部的自對(duì)準(zhǔn)接觸孔；及通過以第二導(dǎo)電層填入自對(duì)準(zhǔn)接觸孔而形成自對(duì)準(zhǔn)接觸結(jié)構(gòu)。
文檔編號(hào)H01L21/8242GK1469428SQ0311047
公開日2004年1月21日 申請日期2003年4月16日 優(yōu)先權(quán)日2002年7月19日
發(fā)明者李圣權(quán), 金東錫 申請人:海力士半導(dǎo)體有限公司