技術(shù)編號：7004986
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及一種；尤其是制造可減少半導(dǎo)體存儲單元的寄生電容的方法。背景技術(shù) 隨著半導(dǎo)體器件的集成度越發(fā)提高，更加難以通過利用光阻擋層(photoregistry)獲致圖案形成工藝的重疊精度和工藝容限。因此，自對準接觸(以下稱為SAC)工藝特別地被采用且適用于解決此問題。SAC工藝為一蝕刻工藝，其藉使用先前所沉積的材料自身而非外加的掩模來蝕刻物體。因為此一特性，此SAC工藝于制造半導(dǎo)體器件時會明顯地減少費用。該SAC工藝本身使用數(shù)種達成有效蝕刻的方法，在這些不...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。