專利名稱：一種多晶粒封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明提供一種半導(dǎo)體封裝結(jié)構(gòu)，尤指一種多晶粒封裝(multi-diepackage)結(jié)構(gòu)。
對于單一晶片的半導(dǎo)體封裝而言，晶片上有導(dǎo)腳(lead on chip，LOC)的封裝結(jié)構(gòu)是常見縮小晶片與承載器接合所占空間的方法，LOC架構(gòu)是指承載器的導(dǎo)腳延伸至晶片中央的接合墊，導(dǎo)腳與晶片主動表面連接，亦同時提供晶片物理上的支撐，因此可以縮小整個封裝的體積。其中，承載器包括習(xí)知的LOC型態(tài)的導(dǎo)線架，或是具有開口的積層板(laminate substrate)。
對于多晶粒集成電路的封裝而言，多晶片封裝模組(multi-chip module，MCM)為常見高積集度的封裝結(jié)構(gòu)。MCM根據(jù)不同的集成電路設(shè)計需求，將多個晶片同時封裝于同一承載器上，不但能縮小封裝體積，減少制程費(fèi)用，且因為晶片間訊號傳遞路徑縮短，故可增加其效能。目前MCM通常架構(gòu)在一印刷電路板(printed circuit board)上，將多個晶片配置于印刷電路板的同一表面，而晶片與電路板連接方式包括打線(wire bonding)、軟片自動接合(tapeautomatic bonding，TAB)或覆晶(flip chip)的方式。
請參照

圖1與圖2，圖1與圖2為習(xí)知多晶粒(multi-die)封裝結(jié)構(gòu)20的示意圖。如圖1所示，將至少一晶粒12的主動表面朝上，以絕緣黏著劑14(insulation glue)涂抹于晶粒12的背面，并將晶粒12貼附于一基板10的一預(yù)定區(qū)域上，以溫度150℃加熱烘烤固化晶粒12。接著利用打線(wirebonding)方式，以銅線15電連接晶粒12的主動表面上的接合墊16與基板10上相對應(yīng)的接點(diǎn)(未顯示)，然后以一封裝材料18完整覆蓋晶粒12和銅線15，并加熱烘烤使封裝材料18固化。之后再進(jìn)行一蝕刻制程以于基板10下側(cè)形成復(fù)數(shù)個以球格陣列(ball grid array，BGA)方式排列的焊球墊(未顯示)，并焊接復(fù)數(shù)個錫球19于復(fù)數(shù)個焊球墊上。其中，錫球19用來電連接整個封裝結(jié)構(gòu)20與一印刷電路板(未顯示)，而基板10內(nèi)部具有一電路(未顯示)，用來電連接基板10的接點(diǎn)與錫球19，因此晶粒12可透過銅線15、基板10內(nèi)部的電路與錫球19以電連接印刷電路板。此外，基板10為一積層板，黏著劑14為一高分子材料，封裝材料18為陶瓷、玻璃環(huán)氧樹脂或BT樹脂(BT resin)。
習(xí)知利用打線方式所形成的封裝結(jié)構(gòu)所占面積較大，不符合小型化的需求，因此發(fā)展出一種錫球間距較小，封裝外型接近晶粒大小，且厚度不必考慮到打線的線弧度高度，稱為晶片型封裝(chip scale package)，以裸晶片(bare chip)與覆晶(flip chip)方式以達(dá)成高密度封裝。如圖2所示，習(xí)知覆晶晶片型封裝結(jié)構(gòu)28中，將至少一晶粒12的主動表面朝下，以覆晶方式貼附于基板10的預(yù)定區(qū)域表面，其中基板10的表面具有復(fù)數(shù)個凸塊焊墊(bump pad)22，用來植接復(fù)數(shù)個相對應(yīng)的錫球(solder ball)24，而晶粒12主動表面上的接合墊16以電連接復(fù)數(shù)個相對應(yīng)的凸塊焊墊22，接著以一填充物質(zhì)26，如樹脂填充于各晶粒12與基板10之間，并與錫球24周圍的外側(cè)區(qū)域形成一底充區(qū)域(under fill region)，以減輕錫球24因為基板10與晶粒12的熱膨脹系數(shù)不同所產(chǎn)生的應(yīng)力集中。
習(xí)知多晶粒封裝結(jié)構(gòu)是將晶片配置于印刷電路板的同一面，因此當(dāng)晶粒較多時，所占的印刷電路板面積會較大，不符合目前趨勢。且晶粒之間的連接線路需透過印刷電路板中復(fù)雜的路徑傳輸，不但增加訊號傳遞路徑的長度及阻抗，亦同時降低整體效能，雖然可以利用覆晶方式來縮小封裝體積，但是晶粒的接合墊間距會由于晶粒的小型化而過于狹窄，錫球的高度也降低，使得填充物質(zhì)和晶粒之間的間隙狹窄，增加形成底充區(qū)域的難度，目前雖然已有使用known good die(KGD)方式，但是良率很低且增加成本。
本發(fā)明的另一目的在于提供一種多晶粒封裝結(jié)構(gòu)，不但可以強(qiáng)化機(jī)械強(qiáng)度以保護(hù)晶粒免于外在環(huán)境如機(jī)械碰撞、化學(xué)物質(zhì)或濕氣的影響而失去功能，更可以縮小整體封裝體積，提高封裝的積集度。
一種多晶粒(multi-die)的封裝結(jié)構(gòu)，該封裝結(jié)構(gòu)包含有一L型基板，該L型基板包含有一晶粒封裝區(qū)，復(fù)數(shù)個凸塊焊墊(solder bumppad)設(shè)于該晶粒封裝區(qū)中，復(fù)數(shù)個針腳(pin)用來電連接一印刷電路板，以及一電路設(shè)于該L型基板的內(nèi)部，用來電連接該復(fù)數(shù)個凸塊焊與該相對應(yīng)的復(fù)數(shù)個外部接腳；以及復(fù)數(shù)個晶粒，該復(fù)數(shù)個晶粒配置于該L型基板的晶粒封裝區(qū)中，其中該晶粒的主動表面包含有復(fù)數(shù)個接合墊(bonding pad)，用來電連接該復(fù)數(shù)個相對應(yīng)的凸塊焊墊。
所述的的封裝結(jié)構(gòu)，其中是利用覆晶(flip chip)方式，以電連接該晶粒的接合墊與該L型基板的凸塊焊墊。
所述的封裝結(jié)構(gòu)，其中另包含復(fù)數(shù)個焊料凸塊(solder bump)設(shè)于該復(fù)數(shù)個晶粒的接合墊與該L型基板的凸塊焊墊之間，用來固定并電連接該復(fù)數(shù)個晶粒。
所述的封裝結(jié)構(gòu)，其中是先將該晶粒貼設(shè)于該L型基板上，再以打線(wirebonding)方式電連接該晶粒的接合墊與該L型基板的凸塊焊墊。
所述的封裝結(jié)構(gòu)，其中還包含一封膠(encapsulating)制程，以一封裝材料(molding compound)完整包覆該L型基板與該復(fù)數(shù)個晶粒。
所述的封裝結(jié)構(gòu)，其中該封裝材料是包含有硅膠、環(huán)氧樹脂、聚醯胺類、聚苯二甲基類或硅聚醯胺類。
所述的封裝結(jié)構(gòu)，其中該復(fù)數(shù)個外部接腳的封裝形狀包含有筒狀(can)封裝、雙列直插式封裝(dual-inline package，DIP)、扁平封裝(flat package，F(xiàn)P)、柵格陣列(pin grid array，PGA)、晶片座(chip carrier)或帶狀在座(tape carrier)封裝。
所述的封裝結(jié)構(gòu)，其中該L型基板還包含一具有一控制電路的周邊(periphery)區(qū)域。
所述的封裝結(jié)構(gòu)，其中該晶粒是包含有邏輯(logic)電路晶粒，靜態(tài)隨機(jī)存取記憶體(SRAM)晶粒，動態(tài)隨機(jī)存取記憶體(DRAM)晶粒，中央處理單元(CPU)晶粒或快閃記憶體(flash memory)晶粒。
一種系統(tǒng)整合的封裝結(jié)構(gòu)，用以同時封裝復(fù)數(shù)個晶粒(die)，該封裝結(jié)構(gòu)包含有一基板結(jié)構(gòu)，該基板結(jié)構(gòu)包含有至少一垂直基板連結(jié)于一水平基板上，該垂直基板包含有一晶片封裝區(qū)，復(fù)數(shù)個凸塊焊墊(solder bump pad)設(shè)于該晶片封裝區(qū)中，復(fù)數(shù)個外部接腳，以及一電路設(shè)于該基板結(jié)構(gòu)的內(nèi)部，用以電連接該復(fù)數(shù)個凸塊焊墊與相對應(yīng)的該復(fù)數(shù)個針腳；以及復(fù)數(shù)個晶粒，該復(fù)數(shù)個晶粒設(shè)于該垂直基板的晶片封裝區(qū)中，且每一個晶粒的表面包含有復(fù)數(shù)個接合墊(bonding pad)，用來電連接該復(fù)數(shù)個相對應(yīng)的凸塊焊墊。
所述的封裝結(jié)構(gòu)，其中該復(fù)數(shù)個外部接腳是用來電連接一印刷電路板。
所述的封裝結(jié)構(gòu)，其中該復(fù)數(shù)個外部接腳是用來電連接每一個垂直基板。
所述的封裝結(jié)構(gòu)，其中該復(fù)數(shù)個外部接腳的封裝形狀包含有筒狀(can)封裝、雙列直插式封裝(dual-inline package，DIP)、扁平封裝(flat package，F(xiàn)P)、柵格陣列(pin grid array，PGA)、晶片座(chip carrier)或帶狀在座封裝(tape carrier)。
所述的封裝結(jié)構(gòu)，其中是利用覆晶(flip chip)方式，以電連接該晶粒的接合墊與該垂直基板的凸塊焊墊。
所述的封裝結(jié)構(gòu)，其中還包含復(fù)數(shù)個焊料凸塊(solder bump)設(shè)于該復(fù)數(shù)個晶粒的接合墊與該垂直基板的凸塊焊墊之間，用來固定并電連接該復(fù)數(shù)個晶粒。
所述的封裝結(jié)構(gòu)，其中是先將該晶粒貼設(shè)于該垂直基板上，再以打線(wirebonding)方式打線電連接該晶粒的接合墊與該垂直基板的凸塊焊墊。
所述的封裝結(jié)構(gòu)，其中還包含一封膠(encapsulating)制程，以一封裝材料(molding compound)完整包覆該基板結(jié)構(gòu)與該復(fù)數(shù)個晶粒。
所述的封裝結(jié)構(gòu)，其中該封裝的封裝材料是包含有硅膠、環(huán)氧樹脂、聚醯胺類、聚苯二甲基類或硅聚醯胺類。
所述的封裝結(jié)構(gòu)，其中該垂直基板還包含一具有一控制電路的周邊(periphery)區(qū)域。
所述的封裝結(jié)構(gòu)，其中該晶粒是包含有邏輯(logic)電路晶粒，靜態(tài)隨機(jī)存取記憶體(SRAM)晶粒，動態(tài)隨機(jī)存取記憶體(DRAM)晶粒，中央處理單元(CPU)晶?；蚩扉W記憶體(flash memory)晶粒。
相較于習(xí)知晶粒直接配置于印刷電路板上，本發(fā)明的多晶粒封裝結(jié)構(gòu)先將晶粒配置于L型基板的晶粒封裝區(qū)中，再將L型基板以電連接印刷電路板，除了同樣可達(dá)到保護(hù)晶粒免于外界的傷害外，也具有尺寸規(guī)格化的功能。綜上所述，本發(fā)明具有下列優(yōu)點(diǎn)1.將復(fù)數(shù)個晶粒配置于L型基板上，可以縮短晶粒間訊號傳遞路徑，減少電路阻抗，降低訊號延遲，提高訊號傳輸速度，并提高整體效能，2.縮小封裝體積，提高封裝積集度，3.基板結(jié)構(gòu)可以無限延伸以同時配置多個晶粒，4.利用針腳封裝結(jié)構(gòu)，方便使用者自行組裝與拆卸。
圖1至圖2為習(xí)知多晶粒封裝結(jié)構(gòu)的示意圖；圖3為本發(fā)明L型基板結(jié)構(gòu)的正面示意圖；圖4為本發(fā)明多晶粒封裝的側(cè)面示意圖；圖5為本發(fā)明多晶粒封裝的局部放大示意圖；圖6為本發(fā)明多晶粒封裝的正面示意圖；圖7為本發(fā)明多晶粒封裝完成的側(cè)面示意圖；圖8為本發(fā)明第二實(shí)施例基板結(jié)構(gòu)的正面示意圖；圖9為本發(fā)明第二實(shí)施例基板結(jié)構(gòu)的側(cè)面示意圖；圖10為本發(fā)明第二實(shí)施例多晶粒封裝完成的側(cè)面示意圖。
符號說明10 基板 12 晶粒14 絕緣黏著劑15 銅導(dǎo)線16 接合墊18 封裝材料19 焊球 20 多晶粒封裝結(jié)構(gòu)22 凸塊焊墊 24 錫球26 填充材料 28 多晶粒封裝結(jié)構(gòu)30 L型基板 32 垂直基板34 水平基板 36 晶粒封裝區(qū)38 周邊區(qū)域 40 凸塊焊墊42 外部接腳 44-48晶粒50 接合墊52 焊料凸塊
54 填充材料 56 晶粒封裝區(qū)58 封裝材料 60 多晶粒封裝結(jié)構(gòu)62 基板結(jié)構(gòu) 64 垂直基板66 水平基板 68 周邊區(qū)域70 凸塊焊墊 72 接腳74 外部接腳 76 孔洞78 接腳 80--88晶粒90 封裝材料 92 多晶粒封裝結(jié)構(gòu)如圖4所示，先將一晶粒44配置于晶粒封裝區(qū)36的一預(yù)定區(qū)域中，再依照不同的集成電路的設(shè)計需求，配置所需的相同功能或不同功能的晶粒(die)，如晶粒46。其中，晶粒44與46可為邏輯(logic)電路晶粒、靜態(tài)隨機(jī)存取記憶體(SRAM)晶粒，動態(tài)隨機(jī)存取記憶體(DRAM)晶粒，中央處理單元(CPU)晶?；蚩扉W記憶體(flash memory)晶粒等的晶粒。
接著如圖5所示，圖5為圖4的晶粒封裝區(qū)36的放大示意圖。晶粒44與46的主動表面具有復(fù)數(shù)個接合墊50(bonding pad)，用來電連接晶粒封裝區(qū)36的相對應(yīng)的凸塊焊墊(solder bump pad)40。首先將晶粒44與46以主動表面面向L型基板30的表面，以覆晶方式將晶粒44與46貼設(shè)于晶粒封裝區(qū)36的預(yù)定區(qū)域中，且接合墊50與凸塊焊墊40之間設(shè)有復(fù)數(shù)個焊料凸塊52(solderbump)或?qū)щ娋酆衔锿箟K(conductive polymer bump)，用來固定并電連接晶粒44與46以及晶粒封裝區(qū)36的凸塊焊墊40。
為了避免后續(xù)操作時，焊料凸塊52因受到熱循環(huán)與熱應(yīng)力的影響，而產(chǎn)生疲勞斷裂的情形，可分別于晶粒44、晶粒46與L型基板30的晶粒封裝區(qū)36之間填入一填充材料54，并充滿于焊料凸塊52之間以形成一底部密封層(epoxyunderfill layer)。此外，為了改善本發(fā)明的多晶粒封裝的散熱效能，可于晶粒44與46的背面配置一散熱片(未顯示)，散熱片與晶粒44與46以導(dǎo)熱性連接(thermal coupling)。其中，焊料凸塊52的材質(zhì)為錫鉛合金或金，填充材料54的材質(zhì)包括液態(tài)封裝材料、環(huán)氧樹脂或異方性導(dǎo)電樹脂(anisotropicconductive film，ACF)。
如圖6所示，圖6為圖4的正面示意圖。若是晶粒數(shù)量太多可另將晶粒配置于水平基板34的晶粒封裝區(qū)56中，或垂直基板32的背面。同樣地，水平基板34的晶粒封裝區(qū)56或垂直基板32背面的晶粒封裝區(qū)(未顯示)表面亦具有復(fù)數(shù)個凸塊焊墊40。
最后如圖7所示，將配置完成的多晶粒封裝結(jié)構(gòu)60浸入一封裝材料58(molding compound)中，進(jìn)行一封膠(encapsulating)制程，以完整包覆L型基板30、晶粒44至48以及L型基板30與晶粒44至48相連接的部分，以保護(hù)其不受外界環(huán)境、人為因素或濕氣所破壞，完成本發(fā)明的多晶粒封裝結(jié)構(gòu)60。其中，封裝材料58的材質(zhì)為硅膠、環(huán)氧樹脂、聚醯胺類、聚苯二甲基類或硅聚醯胺類等。另外，如前所述，L型基板30的內(nèi)部包含有一電路(未顯示)，用來電連接復(fù)數(shù)個凸塊焊墊40與其相對應(yīng)的針腳42，以將多晶粒封裝結(jié)構(gòu)60透過針腳42而與一印刷電路板(如主機(jī)板等產(chǎn)品)上相對應(yīng)的導(dǎo)電區(qū)域相電連接，組裝于該印刷電路板上，以符合需求的完整的電氣功能。
請參照圖8至圖10，圖8至圖10為本發(fā)明第二實(shí)施例多晶粒封裝結(jié)構(gòu)92的示意圖。如圖8與圖9所示，基板結(jié)構(gòu)62具有至少一垂直基板64與一水平基板66相連結(jié)。本實(shí)施例是以三個垂直基板64為例，每一個垂直基板64的表面具有一晶粒封裝區(qū)65與一周邊區(qū)域68，復(fù)數(shù)個凸塊焊墊70設(shè)于晶粒封裝區(qū)65中，復(fù)數(shù)個接腳72設(shè)于垂直基板64的下側(cè)，用以插入并電連接水平基板66的相對應(yīng)的孔洞76，而水平基板66下側(cè)還具有復(fù)數(shù)個外部接腳74，用以插入一印刷電路板(未顯示)，且垂直基板64與水平基板66的內(nèi)部具有一電路(未顯示)，用以電連接復(fù)數(shù)個凸塊焊墊70與相對應(yīng)的復(fù)數(shù)個外部接腳74，周邊區(qū)域68具有一控制電路(未顯示)，用以控制基板結(jié)構(gòu)62內(nèi)的電路連接。此外，垂直基板64的表面還可具有復(fù)數(shù)個相對應(yīng)的孔洞(未顯示)，而垂直基板64的背面則相對應(yīng)地具有復(fù)數(shù)個接腳78，用以相互電連接每一個垂直基板64。其中，基板結(jié)構(gòu)62為一般的積層板，其材質(zhì)包括有玻璃環(huán)氧基樹脂或雙順丁烯二酸醯亞胺，而接腳72、外部接腳74與接腳78均可為針腳或焊球，其排列方式為格狀陣列或特殊格狀陣列。
如圖10所示，本實(shí)施例以五個晶粒80至88為例，依照集成電路設(shè)計需求，將晶粒80至88分別貼設(shè)于垂直基板64的晶粒封裝區(qū)65中，最后利用一封裝材料90，如環(huán)氧樹脂，以完整包覆基板結(jié)構(gòu)62以及晶粒80至88，完成本發(fā)明的多晶粒封裝92。其中，如圖5所示，晶粒80至88可以利用打線方式或覆晶方式，而裝設(shè)于晶粒封裝區(qū)65上。
另外，所述的封裝結(jié)構(gòu)，其中該復(fù)數(shù)個外部接腳的封裝形狀包含有筒狀(can)封裝、雙列直插式封裝(dual-inline package，DIP)、扁平封裝(flatpackage，F(xiàn)P)、柵格陣列(pin grid array，PGA)、晶片座(chip carrier)或帶狀在座封裝(tape carrier)。
本發(fā)明利用L型基板為封裝架構(gòu)，將復(fù)數(shù)個具有相同功能或不同功能的復(fù)數(shù)個晶粒配置于L型基板的晶粒封裝區(qū)中，以形成一整合型封裝結(jié)構(gòu)，且若是所需封裝的晶粒數(shù)量太多，則可以延伸L型基板使其具有復(fù)數(shù)個垂直基板與復(fù)數(shù)個晶粒封裝區(qū)。而本發(fā)明中實(shí)施例的接腳均以針腳封裝結(jié)構(gòu)來說明，此乃因針腳封裝為面積陣列式配置(area array)，具有較高的積集度，但本發(fā)明的封裝架構(gòu)亦可選用其他種類的電連接針腳。
本發(fā)明經(jīng)過最后封膠制程之后所形成的整合型封裝結(jié)構(gòu)可以視為一插卡結(jié)構(gòu)，以方便使用者自行組裝，更換插卡，也不會損傷到晶粒及其內(nèi)部電路。
相較于習(xí)知晶粒直接配置于印刷電路板上，本發(fā)明的多晶粒封裝結(jié)構(gòu)先將晶粒配置于L型基板的晶粒封裝區(qū)中，再將L型基板以電連接印刷電路板，除了同樣可達(dá)到保護(hù)晶粒免于外界的傷害外，也具有尺寸規(guī)格化的功能。綜上所述，本發(fā)明具有下列優(yōu)點(diǎn)1.將復(fù)數(shù)個晶粒配置于L型基板上，可以縮短晶粒間訊號傳遞路徑，減少電路阻抗，降低訊號延遲，提高訊號傳輸速度，并提高整體效能，2.縮小封裝體積，提高封裝積集度，3.基板結(jié)構(gòu)可以無限延伸以同時配置多個晶粒，4.利用針腳封裝結(jié)構(gòu)，方便使用者自行組裝與拆卸。
以上所述僅為本發(fā)明的較佳實(shí)施例，凡依本發(fā)明申請專利范圍所做的均等變化與修飾，皆應(yīng)屬本發(fā)明專利的涵蓋范圍。
權(quán)利要求
1.一種多晶粒的封裝結(jié)構(gòu)，其特征在于該封裝結(jié)構(gòu)包含有一L型基板，該L型基板包含有一晶粒封裝區(qū)，復(fù)數(shù)個凸塊焊墊設(shè)于該晶粒封裝區(qū)中，復(fù)數(shù)個針腳用來電連接一印刷電路板，以及一電路設(shè)于該L型基板的內(nèi)部，用來電連接該復(fù)數(shù)個凸塊焊與該相對應(yīng)的復(fù)數(shù)個外部接腳；以及復(fù)數(shù)個晶粒，該復(fù)數(shù)個晶粒配置于該L型基板的晶粒封裝區(qū)中，其中該晶粒的主動表面包含有復(fù)數(shù)個接合墊，用來電連接該復(fù)數(shù)個相對應(yīng)的凸塊焊墊。
2.如權(quán)利要求1所述的封裝結(jié)構(gòu)，其特征在于其是利用覆晶方式，以電連接該晶粒的接合墊與該L型基板的凸塊焊墊。
3.如權(quán)利要求2所述的封裝結(jié)構(gòu)，其特征在于還包含復(fù)數(shù)個焊料凸塊設(shè)于該復(fù)數(shù)個晶粒的接合墊與該L型基板的凸塊焊墊之間，用來固定并電連接該復(fù)數(shù)個晶粒。
4.如權(quán)利要求1所述的封裝結(jié)構(gòu)，其特征在于先將該晶粒貼設(shè)于該L型基板上，再以打線方式電連接該晶粒的接合墊與該L型基板的凸塊焊墊。
5.如權(quán)利要求1所述的封裝結(jié)構(gòu)，其特征在于還包含一封膠制程，以一封裝材料完整包覆該L型基板與該復(fù)數(shù)個晶粒。
6.如權(quán)利要求4所述的封裝結(jié)構(gòu)，其特征在于該封裝材料是包含有硅膠、環(huán)氧樹脂、聚醯胺類、聚苯二甲基類或硅聚醯胺類。
7.如權(quán)利要求1所述的封裝結(jié)構(gòu)，其特征在于該復(fù)數(shù)個外部接腳的封裝形狀包含有筒狀封裝、雙列直插式封裝、扁平封裝、柵格陣列、晶片座或帶狀在座封裝。
8.如權(quán)利要求1所述的封裝結(jié)構(gòu)，其特征在于該L型基板還包含一具有一控制電路的周邊區(qū)域。
9.如權(quán)利要求1所述的封裝結(jié)構(gòu)，其特征在于該晶粒是包含有邏輯電路晶粒，靜態(tài)隨機(jī)存取記憶體晶粒，動態(tài)隨機(jī)存取記憶體晶粒，中央處理單元晶?；蚩扉W記憶體晶粒。
10.一種系統(tǒng)整合的封裝結(jié)構(gòu)，用以同時封裝復(fù)數(shù)個晶粒，其特征在于該封裝結(jié)構(gòu)包含有一基板結(jié)構(gòu)，該基板結(jié)構(gòu)包含有至少一垂直基板連結(jié)于一水平基板上，該垂直基板包含有一晶片封裝區(qū)，復(fù)數(shù)個凸塊焊墊設(shè)于該晶片封裝區(qū)中，復(fù)數(shù)個外部接腳，以及一電路設(shè)于該基板結(jié)構(gòu)的內(nèi)部，用以電連接該復(fù)數(shù)個凸塊焊墊與相對應(yīng)的該復(fù)數(shù)個針腳；以及復(fù)數(shù)個晶粒，該復(fù)數(shù)個晶粒設(shè)于該垂直基板的晶片封裝區(qū)中，且每一個晶粒的表面包含有復(fù)數(shù)個接合墊，用來電連接該復(fù)數(shù)個相對應(yīng)的凸塊焊墊。
11.如權(quán)利要求10所述的封裝結(jié)構(gòu)，其特征在于該復(fù)數(shù)個外部接腳是用來電連接一印刷電路板。
12.如權(quán)利要求10所述的封裝結(jié)構(gòu)，其特征在于該復(fù)數(shù)個外部接腳是用來電連接每一個垂直基板。
13.如權(quán)利要求10所述的封裝結(jié)構(gòu)，其特征在于該復(fù)數(shù)個外部接腳的封裝形狀包含有筒狀封裝、雙列直插式封裝、扁平封裝、柵格陣列、晶片座或帶狀在座封裝。
14.如權(quán)利要求10所述的封裝結(jié)構(gòu)，其特征在于其是利用覆晶方式，以電連接該晶粒的接合墊與該垂直基板的凸塊焊墊。
15.如權(quán)利要求14的封裝結(jié)構(gòu)，其特征在于還包含復(fù)數(shù)個焊料凸塊設(shè)于該復(fù)數(shù)個晶粒的接合墊與該垂直基板的凸塊焊墊之間，用來固定并電連接該復(fù)數(shù)個晶粒。
16.如權(quán)利要求10所述的封裝結(jié)構(gòu)，其特征在于先將該晶粒貼設(shè)于該垂直基板上，再以打線方式打線電連接該晶粒的接合墊與該垂直基板的凸塊焊墊。
17.如權(quán)利要求10所述的封裝結(jié)構(gòu)，其特征在于還包含一封膠制程，以一封裝材料完整包覆該基板結(jié)構(gòu)與該復(fù)數(shù)個晶粒。
18.如權(quán)利要求17所述的封裝結(jié)構(gòu)，其特征在于該封裝的封裝材料是包含有硅膠、環(huán)氧樹脂、聚醯胺類、聚苯二甲基類或硅聚醯胺類。
19.如權(quán)利要求10所述的封裝結(jié)構(gòu)，其特征在于該垂直基板還包含一具有一控制電路的周邊區(qū)域。
20.如權(quán)利要求10所述的封裝結(jié)構(gòu)，其特征在于該晶粒是包含有邏輯電路晶粒，靜態(tài)隨機(jī)存取記憶體晶粒，動態(tài)隨機(jī)存取記憶體晶粒，中央處理單元晶粒或快閃記憶體晶粒。
全文摘要
本發(fā)明是提供一種多晶粒(multi－die)封裝結(jié)構(gòu)。本發(fā)明的封裝結(jié)構(gòu)包含有一L型基板以及復(fù)數(shù)個晶粒設(shè)于該L型基板上。該L型基板包含有一晶粒封裝區(qū)，復(fù)數(shù)個凸塊焊墊(solder bump pad)設(shè)于該晶粒封裝區(qū)中，復(fù)數(shù)個針腳用來電連接一印刷電路板，與一電路設(shè)于該L型基板的內(nèi)部，用來電連接該復(fù)數(shù)個凸塊焊墊與該相對應(yīng)的復(fù)數(shù)個針腳。其中，該復(fù)數(shù)個晶粒是設(shè)于該L型基板的晶粒封裝區(qū)中，且該晶粒的主動表面包含有復(fù)數(shù)個接合墊(bonding pad)，用來電連接該復(fù)數(shù)個相對應(yīng)的凸塊焊墊。
文檔編號H01L25/065GK1467829SQ0310911
公開日2004年1月14日 申請日期2003年4月3日 優(yōu)先權(quán)日2002年6月12日
發(fā)明者李宗翰, 林錕吉 申請人:聯(lián)華電子股份有限公司