專利名稱：具有晶粒功能之半導(dǎo)體封裝結(jié)構(gòu)的制作方法
具有晶粒功能之半導(dǎo)體封裝結(jié)構(gòu)方法
技術(shù)領(lǐng)域：
本發(fā)明系有關(guān)一種半導(dǎo)體裝置封裝之結(jié)構(gòu)，特別是關(guān)于一種 具有偽晶粒功能之半導(dǎo)體封裝之結(jié)構(gòu)，因此得以縮減封裝尺寸及 增進良率與可靠度。背景技術(shù)：
近年來'，高科技電子制造產(chǎn)業(yè)日益趨向更精致(feature-packed)與人性化(humanized)之電子產(chǎn)品?？焖侔l(fā)展之半 導(dǎo)體技術(shù)更將半導(dǎo)體封裝導(dǎo)向縮減之尺寸，因而采用多重接腳 (multi-pin)、 良好間距(fine pitch)、 小型化(minimization)之電子 組件(electric components)及其相似物。由于一般封裝技術(shù)必須先將晶圓上之晶粒分割為個別晶粒， 再將晶粒分別封裝，因此上述技術(shù)之制程十分費時。由于晶粒封 裝技術(shù)與集成電路之發(fā)展有密切關(guān)聯(lián)，因此封裝技術(shù)對于電子組 件之尺寸要求越來越高?；谏鲜鲋碛?，現(xiàn)今之封裝技術(shù)已逐 漸趨向采用球門陣列封裝(ball grid array, BGA)、覆晶球門陣列 封裝(flip chip ball grid array, FC-BGA)、芯片尺寸封裝(chip size package, CSP)、晶圓級封裝(Wafer Level Package ， WLP)之技術(shù)。 應(yīng)可理解「晶圓級封裝(WLP)」系指晶圓上所有封裝及交互連接 結(jié)構(gòu)，如同其它制程步驟，系于切害'j(singulation)為個別晶粒之前 進行。利用上述晶圓級封裝(WLP)技術(shù)，可產(chǎn)生具有極小尺寸及 良好電性之晶粒。根據(jù)上述晶圓級封裝(WLP)技術(shù)之優(yōu)點，仍存 在 一 些可能影響晶圓級封裝(WLP)技術(shù)接受度(acceptance)之問 題。 一般而言，由于需要具有多重晶粒之封裝結(jié)構(gòu)，因此封裝結(jié) 構(gòu)之尺寸便隨多重晶粒之總高度而增加，而使得制程越驅(qū)復(fù)雜 化。 .圖1系為具有堆桟晶粒(stacked dice)之習(xí)知封裝。封裝結(jié)構(gòu) 100包含第一 晶粒120具有第一連接墊(first bonding pads)116形成于其上，及第二晶粒122具有第二連接墊118形成于其上，第 一晶粒120與第二晶粒122系形成于第一基底104之上，且具有 第一連接墊114形成于其上。封裝100更包含第三晶粒124具有 第三連接墊112，且形成于第一基底104之下，及配置于具有第 二接觸墊(second contact pads)110之第二基底102之上。黏著層 (attached materia1)106與107分別形成于第三晶粒124與第 一 基 底104之下方，而黏著層108形成于第一晶粒120與第二晶粒122 之下方。再者，第三連接墊112系利用連接線(bonding wires)126 連接至第二接觸墊110，第一接觸電114系利用連接線128連接 至第二接觸墊110，并且第一連接線116與第二連接線118系分 別藉由連接線130與132而分別連接至第一接觸墊114。接著， 保護層(protection layer)145系形成以覆蓋第一晶粒120、第二晶 粒122、第三晶粒124,以及焊錫凸塊(solder bumps)150系形成 于第二基底102之下層。因此，封裝100之尺寸系為累積 (accumulated)之尺寸，且約略等于每 一 材料層尺寸之總和，然而 上述封裝結(jié)構(gòu)會隨著晶粒數(shù)目增加，而使制程越趨復(fù)雜且提高成 本。有鑒于上述，本發(fā)明提供一種具有偽晶粒功能(pseudo chips function)之新穎結(jié)構(gòu)，以克服上述習(xí)知技術(shù)之缺點。
發(fā)明內(nèi)容本發(fā)明系為美國專利申請第11/648,688號之部份連續(xù)申請案 (continue-in-part (CIP) application)之對應(yīng)臺灣申請案，上述美國 專禾U申請案之名稱為 「 Wafer Level Package with Die Receiving Through-Hole and Method of the Same」，且申i青曰為2007年1月3日，在此一并作為參考。在此，本發(fā)明將詳細地敘述一些實施例。然而，值得注意的 是除了這些明確之?dāng)⑹鐾?，本發(fā)明可以實施在其它廣泛范圍之實 施例中，并且本發(fā)明之范圍不受限于上述實施例，其當(dāng)視后述之 專利申請范圍而定。本發(fā)明之一 目的系在于揭露一種半導(dǎo)體封裝結(jié)構(gòu)，可提供具 有偽晶粒功能之新穎結(jié)構(gòu)。本發(fā)明之另一目的系在于揭露一種半導(dǎo)體封裝結(jié)構(gòu)，可提供半導(dǎo)體封裝之小型化結(jié)構(gòu)(small foot print)與薄型(thinner)之結(jié)構(gòu)。本發(fā)明之又一目的系在于揭露一種半導(dǎo)體封裝結(jié)構(gòu)，可得到 較佳之可靠度(reliability)。本發(fā)明之再一目的系在于揭露一種半導(dǎo)體封裝結(jié)構(gòu)，可降低 成本及提高良率(yield)。本發(fā)明提供一種半導(dǎo)體裝置封裝之結(jié)構(gòu)，包含第一基底具有 晶粒置入穿孔；第一晶粒具有第一連接墊及第二晶粒具有第二連 接墊，且分別配置于晶粒置入穿孔之內(nèi)；黏著層形成于第一晶粒 與第二晶粒間之間隙及第 一 基底之晶粒置入穿孔之側(cè)邊；以及重 布線形成以將第一基底上之第一連接墊分別耦合至第一連接墊 與第二連接墊。本發(fā)明提供一種半導(dǎo)體裝置封裝之結(jié)構(gòu)，包含第一基底具有 第一晶粒置入穿孔；第一晶粒具有第一連接墊及第二晶粒具有第 二連接墊，且分別配置于第一晶粒置入穿孔之內(nèi)；第一黏著層形 成于第 一 與第二晶粒間之間隙及第 一 基底之第 一 晶粒置入穿孔 之側(cè)壁；重布線形成以將第一基底上之接觸墊分別耦合至第一連 接墊與第二連接墊；保護層形成于重布線、第一晶粒、第二晶粒 及第一基底之上；第二基底具有第二晶粒置入穿孔與第二接觸 墊，且形成于第二黏著層之上及第一基底之下；以及第三晶粒具 有第三連接墊配置于第二晶粒置入穿孔之內(nèi)。本發(fā)明提供一種半導(dǎo)體裝置封裝之結(jié)構(gòu)，包含第一基底具有 晶粒置入穿孔形成于其中；第一晶粒具有第一連接墊及第二晶粒 具有第二連接墊，且分別配置于晶粒置入穿孔之內(nèi)；第一黏著層 形成于第 一 與第二晶粒間之間隙及第 一 基底之第 一 晶粒置入穿 孔之側(cè)壁；重布線形成以將第一基底上之第一接觸墊分別耦合至 第一連接墊與第二連接墊；保護層形成于重布線、第一晶粒、第 二晶粒及第一基底之上；第三晶粒具有第三連接墊配置于第一基 底之下；以及第二基底具有第二接觸墊及電路線形成于其中及第 三晶粒之下。
藉由參考下列詳細敘述，將可以更快地了解上述觀點以及本發(fā)明之優(yōu)點，并且藉由下面的描述以及附加圖式，可以更容易了 解本發(fā)明之精神。其中圖1系為根據(jù)習(xí)知技術(shù)之半導(dǎo)體裝置封裝結(jié)構(gòu)之剖面示意圖。圖2系為根據(jù)本發(fā)明之一實施例之半導(dǎo)體裝置封裝結(jié)構(gòu)之上 視示意圖。圖3系為根據(jù)本發(fā)明之一實施例之半導(dǎo)體裝置封裝結(jié)構(gòu)之剖 面示意圖。圖4系為根據(jù)本發(fā)明之另一實施例之半導(dǎo)體裝置封裝結(jié)構(gòu)之 剖面示意圖。圖5系為根據(jù)本發(fā)明之另一實施例之半導(dǎo)體裝置封裝結(jié)構(gòu)之 剖面示意圖。圖6系為根據(jù)本發(fā)明之另一實施例之半導(dǎo)體裝置封裝結(jié)構(gòu)之 剖面示意圖。圖7系為根據(jù)本發(fā)明之另一實施例之半導(dǎo)體裝置封裝結(jié)構(gòu)之 剖面示意圖。 圖中100封裝結(jié)構(gòu)202第一基底102第二基底203第~"晶粒置104第一基底204第二基底106、 107、 108黏著層206金屬或?qū)щ?10第二接觸墊208黏著層112第三連接墊210第一接觸墊114第一接觸墊216第一連接墊116第一連接墊218第二連接墊118第二連接墊220第 一 晶粒120第一晶粒222第二晶粒122第二晶粒226重布線124第三晶粒230介電層126、 128、 130、 132連接線232保護層145保護層240黏著層150悍錫凸塊300封裝結(jié)構(gòu)200封裝結(jié)構(gòu)302基底303第一晶粒置入穿孔503第二晶粒置入穿孔308黏著層504第二晶粒310接觸墊505第三接觸墊316第一連接墊506金屬或?qū)щ妼?18第二連接墊508黏著層320第 一 晶粒509第二基底322第二晶粒510第二接觸墊326連接線.512、514連接線400封裝結(jié)構(gòu)545保護層術(shù)第二基底550焊錫層據(jù)第二接觸墊600封裝結(jié)構(gòu)楊連接線602第二基底445保護層604第二接觸墊450焊錫層612-、614連接線500封裝結(jié)構(gòu)645保護層502黏著層650焊錫層具體實施方式在下列敘述中，各式特定細節(jié)系用以提供本發(fā)明實施例之通 ,了解。本發(fā)明將配合其較佳實施例與后附之圖式詳述于下，應(yīng) i解者為本發(fā)明中所有之較佳實施例僅為例示之用，并非用以限制本發(fā)明。熟知該項技術(shù)者亦應(yīng)理解，本發(fā)明之實施不須一或多 特定細節(jié)，或其它特定方法、組件或材料等。根據(jù)本發(fā)明之 一 觀點，本發(fā)明提供 一 種半導(dǎo)體裝置之水平(side-by-side)結(jié)構(gòu)，如第二、三、四圖所示。圖2系為根據(jù)本發(fā)明之一實施例之半導(dǎo)體裝置封裝200之結(jié) 構(gòu)之上視示意圖。封裝200包含第一基底202具有第一晶粒220 包含第一連接墊216，及第二晶粒222包含第二連接墊218。黏 著層208系分別形成以環(huán)繞于第 一 晶粒220與第二晶粒222之邊 緣。重布線(RDL)226系分別形成以電性連接于第一接觸墊210 與第一連接墊216之間、第一接觸墊210與第二連接墊218之間 以及第一連接墊216與第二連接墊218之間。參考圖3，系為根據(jù)本發(fā)明之一實施例之半導(dǎo)體裝置封裝200結(jié)構(gòu)之剖面示意圖。在圖3中，第一基底202具有第一晶粒置入 穿孔(first die receiving through hole)203形成于其中，用以容納 第一晶粒220與第二晶粒222。穿孔203形成于第一基底202由 上表面穿透至下表面。第一晶粒置入穿孔203，穿孔203系預(yù)先 形成于第一基底202之內(nèi)。黏著層208系形成于第一與第二晶粒 220與222邊緣間及穿孔203側(cè)壁之間隙間。第一接觸墊210(有 機基底)系形成于第一基底202之上表面。再者，介電層230形成于第一晶粒220、第二晶粒222及第 一基底202之上，以暴露第一連接墊216、第二連接墊218與第 一接觸墊210之表面。重布線(RDL)226系形成于第一連接墊216 與第二連接墊218之間、第一接觸墊210與第一連接墊216之間 以及第一接觸墊210與第二連接墊218之間，以彼此互相電性連 接(第一接觸墊210與重布線(RDL)226可同時形成)。保護層232 系形成于第一與第二晶粒220與222、介電層230及重布層 (RDL)226，以暴露第一接觸墊210之表面。值得注意的是，在形 成最終黏著層后，重布層(RDL)226系隱藏于其后。金屬或?qū)щ妼?06系選擇性涂布于第一晶粒置入穿孔203側(cè) 壁上，換言之，金屬層206系形成于第一與第二晶粒220與222 之間，且被黏著層208與第一基底202所環(huán)繞。因此，本發(fā)明可 利用特殊黏著材料，特別是橡膠型黏著材料，以增進晶粒邊緣與 她一基底202之晶粒置入穿孔203側(cè)壁間之黏著強度及應(yīng)力吸收 能力。第 一 晶粒220與第二晶粒222系分別配置于第 一 基底202之 第一晶粒置入穿孔203。如熟知該項技術(shù)者所熟知，第一連接墊 216系形成于第一晶粒220之上表面，及第二連接墊218系形成 于第二晶粒222之上表面。保護層232系用以于進階封裝制程期間避免封裝受到外力傷 害，因此于最終封裝制程后由最終黏著材料所覆蓋，以作為保護 層232。在一實施例中，第一基底202之材料包含環(huán)氧樹脂型FR5、 FR4或BT(Bismaleimide triazine epoxy)。第 一基底202之材料亦 包含金屬、合金、玻璃、陶瓷或印刷電路板(PCB)。上述合金更 包含Alloy 42 (42%鎳-58%鐵)或Kovar (29 %鎳-17 %鈷-54 %鐵)。再者，合金金屬較佳的系由Alloy 42所構(gòu)成，為一鎳鐵合金，其 熱膨脹系數(shù)適用于小型化之電子電路，且其包含鎳42%與鐵58 。％。上述合金金屬亦由Kovar所構(gòu)成，且其包含29%鎳、17%鈷 及54%鐵。較佳的，第一基底202之材料系為有機基底，例如具有已定 義置入穿孔之環(huán)氧樹脂型FR5、 BT、印刷電路板(PCB)或具有預(yù) 蝕刻電路之銅合金金屬，并且由于第一基底202之熱膨脹系數(shù) (CTE)系與印刷電路板(PCB)(母板)之熱膨脹系數(shù)(CTE)相符 (matching),因此本發(fā)明可提供較佳可靠度結(jié)構(gòu)。較佳的，具有 玻璃轉(zhuǎn)換溫度點(Glass transition temperature, Tg)之有機基底系 為環(huán)氧樹脂型FR5或BT型基底。亦可使用銅合金金屬(CTE約為 16)。上述基底也包含玻璃、陶瓷、硅。黏著層208系由硅橡膠彈 性材料所構(gòu)成。在 一 實施例中，黏著層208之材料包含硅氧烷聚合物 (Siloxane polymer, SINR)、 WL5000、橡膠(rubber)、環(huán)氧樹脂(epoxy resin)、液態(tài)化合物(liquid compound)及聚亞酰胺(polyimide ， PI)。 黏著層208之材料亦包含金屬材料。在另一實施例中，圖3所顯示之重布層(RDL)226系為連接線 (bonding wires)326以利電性連接，如圖4所示。在圖4中，封裝結(jié)構(gòu)300包含基底302具有第一晶粒320及 索二晶粒322形成于預(yù)形成之第一晶粒置入穿孔303之內(nèi)。黏著 層308系形成于基底302與第一及第二晶粒320及322間之間隙。 金屬或?qū)щ妼?06系選擇性形成以填充基底302與黏著層308間 之間隙。接觸墊310系分別利用連接線326耦合至第一連接墊316 與第二連接墊318。連接線326系分別耦合至金屬或?qū)щ妼?06 及第一連接墊316與第二連接墊318。接下來，保護層332系形 成于第一晶粒320、第二晶粒322及連接線326之上，且暴露接 觸墊310之表面以利于電性連接。圖5系為根據(jù)本發(fā)明之另一實施例顯示一半導(dǎo)體裝置封裝結(jié) 構(gòu)400之剖面示意圖。值得注意的是，在此省略相似組件之說明 與敘述，以避免模糊本發(fā)明。在圖5中，封裝結(jié)構(gòu)400包含封裝結(jié)構(gòu)200，如圖3所示， 形成于具有第二接觸墊404及形成于其中之電路線的第二基底402之上。封裝結(jié)構(gòu)200系形成于黏著層240之上，且形成于第 二基底402之上。封裝400更包含連接線406耦合至第二接觸墊 404與第一接觸墊210，以利電性連接。換言之，第一接觸墊210 形成且環(huán)繞于第一基底202之邊緣區(qū)域可電性耦合至形成于第二 基底402內(nèi)之第二接觸墊404。本發(fā)明更包含形成最后之保護層 445以覆蓋上述封裝，及最后之焊錫層450系形成于第二基底402 下表面之末端金屬墊。根據(jù)本發(fā)明之一觀點，本發(fā)明更提供一種半導(dǎo)體裝置之堆棧 (stacking)結(jié)構(gòu)，如第六與七圖所示。下述之實施例更包含偽晶粒 (pseudo chips)形成于第二基底上之結(jié)構(gòu)內(nèi)。偽晶粒用以作為本發(fā) 明中之單一晶粒，由于晶粒堆棧封裝結(jié)構(gòu)中之晶粒尺寸差異，因 而可避免連接線過長或過短之問題，偽晶粒不僅可減少封裝體之 厚度與foot print,亦可簡化連接線制程以增加封裝之良率與質(zhì) 量。參考圖6，系根據(jù)本發(fā)明另一實施例之半導(dǎo)體裝置之封裝結(jié) 構(gòu)500之剖兩示意圖。封裝結(jié)構(gòu)500包含封裝結(jié)構(gòu)200，如圖3 所示，形成于第二基底509之上且具有第二接觸墊510形成于其 中。再者，第二基底509具有預(yù)形成之第二晶粒置入穿孔503， 用以容納第三晶粒504且具有復(fù)數(shù)第三接觸墊505形成于其中。 黏著層502系形成于第三晶粒504與第二基底509之下，及黏著 層508系填充于第三晶粒504與第二基底509間之間隙。金屬或 導(dǎo)電層506系形成于第二基底402與黏著層508間之間隙，作為 交互連接穿孔(inter-connecting through hole)以耦合第二基底509 上表面至第二基底509下表面之訊號。在圖6中，封裝結(jié)構(gòu)500更包含復(fù)數(shù)連接線512以耦合至第 二接觸墊510與第一接觸墊210，及復(fù)數(shù)連接線514以耦合至第 二接觸墊510與第三接觸墊505 。最終之保護層545系形成以覆 蓋上述封裝，并且最終之焊錫層550系形成于第二基底509下表 面之末端金屬墊上。值得注意的是，在此省略相似組件之說明與 敘述，以避免模糊本發(fā)明。參考圖7，系為根據(jù)本發(fā)明另一實施例之半導(dǎo)體裝置之封裝 結(jié)構(gòu)600之剖面示意圖。封裝結(jié)構(gòu)600包含封裝結(jié)構(gòu)200，如圖 3所示，形成于具有第三接觸墊505之第三晶粒504。第三晶粒504系形成于黏著層502之上，并且第三晶粒504系形成于具有 復(fù)數(shù)第二接觸墊604及電路線形成于其中之第二基底602上。在 圖7中，封裝結(jié)構(gòu)600更包含復(fù)數(shù)連接線612耦合至第二接觸墊 604與第一接觸墊210，及復(fù)數(shù)連接線614耦合至第二接觸墊604 與第三接觸墊505。形成最后之保護層645以覆蓋上述封裝，及 最后之焊錫層650系形成于第二基底602下表面之末端金屬墊。 金屬膜(或?qū)?(未顯示)可選擇性濺鍍(sputtered)或涂布 (plated)于第一、第二與第三晶粒220、 222與504，以利于解決 熱管理需求。在說明書中，應(yīng)可理解在此省略相似組件之說明與敘述，以 避免混淆本發(fā)明。值得注意的是，上述結(jié)構(gòu)之材料與排列方式并 非用以限定本發(fā)明。上述結(jié)構(gòu)之材料與排列方式亦可根據(jù)不同情 況與要求而作變動。根據(jù)本發(fā)明之一觀點，本發(fā)明提供一種具有偽晶粒之半導(dǎo)體 裝置結(jié)構(gòu)，且提供薄型(thin)封裝結(jié)構(gòu)。上述封裝(偽晶粒)尺寸可 根據(jù)多重晶粒之尺寸而作調(diào)整。再者，本發(fā)明提供一種簡易封裝 結(jié)構(gòu)，可增進可靠度與產(chǎn)率。并且，本發(fā)明更提供一種具有偽晶 粒之新穎結(jié)構(gòu)，用以作為晶粒功能且省略習(xí)知技術(shù)中之基底層， 因而可縮減晶粒尺寸封裝(chip scale package)結(jié)構(gòu)之尺寸，以及 因使用低成本材料亦可降低成本。因此，本發(fā)明所揭露之薄型晶 粒尺寸封裝結(jié)構(gòu)可提供習(xí)知技術(shù)所無法預(yù)期之功效，并且解決習(xí) 知技術(shù)之問題。上述結(jié)構(gòu)可應(yīng)用至晶圓或面板產(chǎn)業(yè)，亦可應(yīng)用與 潤飾至其它相關(guān)產(chǎn)業(yè)之應(yīng)用。本發(fā)明以較佳實施例說明如上，然其并非用以限定本發(fā)明所 主張之專利權(quán)利范圍。其專利保護范圍當(dāng)視后附之申請專利范圍 及其等同領(lǐng)域而定。凡熟悉此領(lǐng)域之技藝者，在不脫離本專利精神或范圍內(nèi)，所作之更動或潤飾，均屬于本發(fā)明所揭示精神下所 完成之等效改變或設(shè)計，且應(yīng)包含在下述之申請專利范圍內(nèi)。
權(quán)利要求
1.一種半導(dǎo)體裝置封裝之結(jié)構(gòu)，其特征在于包含第一基底具有晶粒置入穿孔；第一晶粒具有第一連接墊及第二晶粒具有第二連接墊，且分別配置于該晶粒置入穿孔之內(nèi)；黏著層形成于該第一晶粒與該第二晶粒間之間隙及該第一基底之該晶粒置入穿孔之側(cè)邊；以及重布線形成以將該第一基底上之該第一連接墊分別耦合至該第一連接墊與該第二連接墊。
2. 根據(jù)權(quán)利要求l所述之半導(dǎo)體裝置封裝之結(jié)構(gòu)， 其特征在于更包含偽晶粒形成于該第一基底之 上。
3. 根據(jù)權(quán)利要求1所述之半導(dǎo)體裝置封裝之結(jié)構(gòu)， 其特征在于更包含介電層形成于該重布線之上。
4. 根據(jù)權(quán)利要求1所述之半導(dǎo)體裝置封裝之結(jié)構(gòu)， 其特征在于更包含保護層形成于該重布線、該 第一晶粒、該第二晶粒及第一基底之上，且暴露 該第一連接墊之表面。
5. 根據(jù)權(quán)利要求1所述之半導(dǎo)體裝置封裝之結(jié)構(gòu)， 其特征在于更包含一金屬或?qū)щ妼有纬捎谠摰?一基底之該晶粒置入穿孔中之側(cè)壁。
6. 根據(jù)權(quán)利要求1所述之半導(dǎo)體裝置封裝之結(jié)構(gòu)， 其特征在于更包含第二基底具有第二接觸墊與 電路線形成于其中。
7. 根據(jù)權(quán)利要求 6所述之半導(dǎo)體裝置封裝之結(jié)構(gòu)， 其特征在于其中該第二接觸墊系利用復(fù)數(shù)連接 線而耦合至該第一接觸墊。
8. 根據(jù)權(quán)利要求6所述之半導(dǎo)體裝置封裝之結(jié)構(gòu)，其特征在于更包含黏著層形成且環(huán)繞該第一基 底與該第二基底。
9. 一種半導(dǎo)體裝置封裝之結(jié)構(gòu)，其特征在于包含 第 一 基底具有第 一 晶粒置入穿孔；第晶粒具有第連接墊及一第二晶粒具有第二連接墊，且分別配置于該第一晶粒置入穿孔之內(nèi)；第黏著層形成于該第 一 與第二晶粒間之間隙及該第基底之該第一晶粒置入穿孔之側(cè)壁；重布線形成以將該第一基底上之接觸墊分別耦合至該第連接墊與該第二連接墊；保護層形成于該重布線、該第 一 晶粒、該第二晶粒及該第一基底之上；第基底具有第晶粒置入穿孔與第二接觸墊，且形成于——第一黏著層之上及該第一基底之下；以及第晶粒具有第連接墊配置于該第二晶粒置入穿孔之內(nèi)
10. —種半導(dǎo)體裝置封裝之結(jié)構(gòu)，其特征在于包含第一基底具有晶粒置入穿孔；第曰 曰曰粒具有第一連接墊及一第二晶粒具有第—連接墊，且分別配置于該晶粒置入穿孔之內(nèi)；第黏著層形成于該第 一 與第二晶粒間之間隙及該第基底之該第一晶粒置入穿孔之側(cè)壁；重布線形成以將該第一基底上之第一接觸墊分別耦合至該第 一 連接墊與該第二連接墊；保護層形成于該重布線、該第 一 晶粒、該第二晶粒及該第一基底之上；第晶粒具有第三l連接墊配置于該第一基底之下以及第基底具有第接觸墊及電路線形成于其中及該第曰 曰曰粒之下。
全文摘要
本發(fā)明提供一種具有偽晶粒之半導(dǎo)體封裝結(jié)構(gòu)，包含第一基底具有晶粒置入穿孔形成于其上；第一晶粒具有第一連接墊及第二晶粒具有第二連接墊，且分別配置于晶粒置入穿孔之內(nèi)；黏著層形成于第一晶粒與第二晶粒間之間隙及第一基底之晶粒置入穿孔之側(cè)壁；重布線形成以將第一基底上之第一接觸墊分別耦合至第一連接墊與第二連接墊；以及保護層形成于重布線、第一晶粒、第二晶粒及第一基底之上。
文檔編號H01L25/00GK101335265SQ200810127530
公開日2008年12月31日 申請日期2008年6月25日 優(yōu)先權(quán)日2007年6月26日
發(fā)明者張瑞賢, 李基城, 楊文彬, 楊文焜 申請人:育霈科技股份有限公司