專利名稱：快閃存儲器的存儲單元的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)據(jù)存儲器件的制造方法，特別涉及一種快閃存儲器的存儲單元的制造方法。
請參考

圖1A，首先對P型硅基底100實(shí)施熱氧化過程，如區(qū)域氧化法(LOCOS)來形成場絕緣層(未顯示)，并借該場絕緣層來隔離出主動區(qū)。然后于主動區(qū)內(nèi)的基底100表面，形成氧化硅作為第一絕緣層110。其次，于第一柵極絕緣層110上，以化學(xué)氣相沉積法(CVD)沉積一層復(fù)晶硅層，并摻入適量的雜質(zhì)以形成第一導(dǎo)電層115。接著，在第一導(dǎo)電層115表面沉積一層氮化硅層以形成第一遮蔽層120。
請參考圖1B，實(shí)施微影與蝕刻過程，移除部分的第一遮蔽層120以定義第一開口125，露出第一導(dǎo)電層115表面，殘余的第一遮蔽層120以殘留第一遮蔽層120，表示。接著進(jìn)行氧化過程，使外露的第一導(dǎo)電層115表面形成氧化層，此氧化層以第一絕緣層130表示之。
請參考圖1C，以等向性蝕刻步驟去除殘留第一遮蔽層120’之后，以第一絕緣層130為硬式遮蔽罩幕(hard mask)，實(shí)施非等向性蝕刻步驟，依序去除部分的第一導(dǎo)電層115與第一絕緣層110，留下第一絕緣層130以下的部分第一導(dǎo)電層115與第一絕緣層110，并露出基底100表面。殘留的第一導(dǎo)電層115即為浮置柵136，殘余的第一絕緣層110則為第一柵極絕緣層132。
請參考圖1D，實(shí)施氧化法或化學(xué)氣相沉積法(CVD)形成氧化硅層做為第二絕緣層134，此第二絕緣層134覆蓋基底100與第一絕緣層130表面以及浮置柵136與第一柵極絕緣層132側(cè)壁。
請參考圖1E，以化學(xué)氣相沉積法(CVD)沉積一層復(fù)晶硅層做為導(dǎo)電層覆蓋第二絕緣層134表面，并摻入適量的雜質(zhì)使的導(dǎo)電，此導(dǎo)電層以第二導(dǎo)電層135表示。
請參考圖1F，實(shí)施微影與蝕刻過程，移除部分的第二導(dǎo)電層135與第二絕緣層134，定義第二開口142與第三開口144，殘留的第二導(dǎo)電層135即為控制柵170，殘留的第二絕緣層134以第二柵極絕緣層136表示。然后，涂布一層光阻(未顯示)并填入第二開口142與第三開口144中，以微影過程移除部分的光阻以露出第二開口142，接著，植入磷或砷等N型雜質(zhì)離子進(jìn)入半導(dǎo)體基底100，于第二開口142內(nèi)的半導(dǎo)體基底100表層形成源極區(qū)146。
請參考圖1G，沉積一層絕緣層(未顯示)覆蓋控制柵170的表面與第二開口142、第三開口144的側(cè)壁及底部，接著實(shí)施一等向性蝕刻過程去除部分的前述絕緣層，于第二開口142、第三開口144的所有側(cè)壁形成絕緣側(cè)壁層150。然后，涂布一層光阻(未顯示)并填入第二開口142與第三開口144中，以微影過程移除部分的光阻以露出第三開口144，接著，植入磷或砷等N型雜質(zhì)離子進(jìn)入半導(dǎo)體基底100，于第三開口144內(nèi)的半導(dǎo)體基底100表層形成漏極區(qū)160，至此即完成現(xiàn)有的快閃存儲器的存儲單元的制造。
請參考圖1H，以此現(xiàn)有的過程所制造的快閃存儲器，于定義第二開口142與第三開口144時，當(dāng)發(fā)生微影偏差(misalignment)時，控制柵的底部長度即通稱的柵極長度(gate length，如本圖的L1與L2)長短不一，如本圖中，L1遠(yuǎn)大于L2。當(dāng)控制柵的長度較短(如L2)時，會有漏電流(current leakage)的異常發(fā)生，控制柵的長度過長(如L1)時，會有電流變小的缺點(diǎn)。如此，整體快閃存儲器的表現(xiàn)(performance)勢必與原先所設(shè)計(jì)者不同。所以，在快閃存儲器的存儲單元中，控制柵的長度必須一致，才可確保該快閃存儲器原先所設(shè)計(jì)的特性。
因?yàn)榇鎯ζ鞯募啥燃彼僭黾?，為達(dá)到高集成度的要求，所有元件的尺寸都必須縮小，現(xiàn)有快閃存儲器的過程全部仰賴光罩以界定元件的大小及位置，由于光罩的精密度有其極限，而對于線寬較小的元件，光罩對準(zhǔn)的困難度大為提高，只要些微的微影偏差(misalign)就足以造成半導(dǎo)體元件電性的短路或斷路，使該元件失去原先設(shè)計(jì)的功能。由于存儲器的生產(chǎn)步驟極多，其生產(chǎn)周期都長達(dá)數(shù)周或數(shù)月，電性上的異常通常要到最后的階段才可以被檢測出來，因此微影偏差所造成的異常被檢測出來時，已有大量的異常半成品發(fā)生于線上，因此都會使半導(dǎo)體廠造成極為嚴(yán)重的損失，因此事先針對異常作改善才是最好的方法。
本發(fā)明在于提出一種快閃存儲器的存儲單元的制造方法，其制造方法包括下列步驟提供半導(dǎo)體基底，于半導(dǎo)體基底表面形成主動區(qū)；接著，于主動區(qū)內(nèi)的基底表面形成第一絕緣層；于第一柵極絕緣層表面形成第一導(dǎo)電層；于第一導(dǎo)電層表面形成第一遮蔽層；移除部分的第一遮蔽層以定義第一開口，露出第一導(dǎo)電層表面；進(jìn)行氧化過程，使外露的第一導(dǎo)電層表面形成浮置柵氧化層；去除相鄰的前述浮置柵氧化層間的殘留第一遮蔽層，使原來位于部分第一遮蔽層底下的第一導(dǎo)電層表面外露；以浮置柵氧化層與殘留的第一遮蔽層為遮蔽罩幕，去除前述相鄰的浮置柵氧化層間外露的部分第一導(dǎo)電層與位于其正下方的第一絕緣層，形成第二開口，暴露基底表面；于第二開口內(nèi)的半導(dǎo)體基底表層形成源極區(qū)；于浮置柵氧化層與殘留的第一遮蔽層表面沉積第二絕緣層并填滿第二開口；以第一遮蔽層為停止層，實(shí)施一平坦化過程，去除第一遮蔽層表面上方的第二絕緣層，僅保留浮置柵氧化層上方與第二開口內(nèi)的部分；去除殘留的第一遮蔽層。以殘留的第二絕緣層為遮蔽罩幕，依序去除未被殘留的第二絕緣層覆蓋的殘留第一導(dǎo)電層與殘留第一絕緣層，形成浮置柵與柵極絕緣層，同時暴露基底表面，其中，殘留的第二絕緣層、柵極絕緣層與浮置柵，共同形成一長方體的浮置柵區(qū)，突出于基底表面；形成第三絕緣層覆蓋基底的表面以及浮置柵區(qū)表面與側(cè)壁；形成第二導(dǎo)電層覆蓋第三絕緣層。形成第四絕緣層覆蓋第二導(dǎo)電層；去除部分的第四絕緣層，保留第二導(dǎo)電層的側(cè)壁部分，形成第一絕緣側(cè)壁層。以第一絕緣側(cè)壁層為遮蔽罩幕，實(shí)施微影與蝕刻過程，依序去除部分的第二導(dǎo)電層與第三絕緣層，于殘留的第二絕緣層的上方形成第三開口，于浮置柵旁的基底上方形成第四開口，其中殘余的第二導(dǎo)電層形成控制柵，殘余的第三絕緣層形成穿隧氧化層；接著，于第三開口與第四開口的側(cè)壁，形成第二絕緣側(cè)壁層；并于第四開口底部的半導(dǎo)體基底表層形成漏極區(qū)，至此即完成快閃存儲器存儲單元的制造。
為讓本發(fā)明的上述和其他目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉一較佳實(shí)施例，并配合所附圖式，作詳細(xì)說明如下
圖2A至圖2J是一代表本發(fā)明實(shí)施例的快閃存儲器存儲單元的制造方法的主要步驟；圖2K顯示利用本發(fā)明實(shí)施例的快閃存儲器存儲單元的制造方法，于形成控制柵時，雖有微影誤差的異常發(fā)生，控制柵的底部長度仍然可以維持固定的長度；圖2L顯示利用本發(fā)明實(shí)施例的快閃存儲器存儲單元的制造方法，于形成位元線接觸窗時，雖有微影誤差的異常發(fā)生，控制柵的底部長度可以維持固定的長度。同時，本發(fā)明因形成第一絕緣側(cè)壁層270，于形成位元線接觸窗時，可采用自對準(zhǔn)(self-aligned)過程，因此可減少快閃存儲器存儲單元的面積，可提高快閃存儲器的集成度。
請參考圖2B，實(shí)施微影與蝕刻過程，移除部分的第一遮蔽層220以定義第一開口225，露出第一導(dǎo)電層215表面，殘余的第一遮蔽層220以殘留第一遮蔽層220’表示。接著進(jìn)行氧化過程，使外露的第一導(dǎo)電層215表面經(jīng)氧化而形成浮置柵氧化層230。
請參考圖2C，去除此相鄰二個浮置柵氧化層230間的殘留第一遮蔽層220’，使原來位于其底下的第一導(dǎo)電層215表面外露。
請參考圖2D，以浮置柵氧化層230與殘留第一遮蔽層220’為遮蔽罩幕，去除前述相鄰二個浮置柵氧化層230間未被殘留第一遮蔽層220’與浮置柵氧化層230所遮蔽的部分第一導(dǎo)電層215與第一絕緣層210，形成第二開口234并暴露基底200表面。殘余的第一導(dǎo)電層215以殘留第一導(dǎo)電層215’表示，殘余的第一絕緣層210以殘留第一絕緣層210’表示。接著，運(yùn)用現(xiàn)有的技術(shù)，植入磷或砷等N型雜質(zhì)離子進(jìn)入半導(dǎo)體基底200，于第二開口234內(nèi)的半導(dǎo)體基底200表層形成源極區(qū)238。
請參考圖2E，于浮置柵氧化層230與殘留第一遮蔽層220’表面沉積第二絕緣層240并填滿第二開口234。此第二絕緣層240可以是由低壓化學(xué)氣相沉積法(LPCVD)形成的氧化硅所構(gòu)成，厚度約為1000-5000埃。
請參考圖2F，以殘留第一遮蔽層220’為停止層，實(shí)施一平坦化過程，去除殘留第一遮蔽層220’表面上方的第二絕緣層240，僅保留浮置柵氧化層230上方與第二開口234內(nèi)的部分，這部分以殘留第二絕緣層240’表示，此平坦化過程可以是化學(xué)機(jī)械研磨(CMP)過程。接著，以蝕刻過程去除殘留第一遮蔽層220’，此蝕刻過程可以是等向性蝕刻過程。
請參考圖2G，以殘留第二絕緣層240’為遮蔽罩幕，實(shí)施一蝕刻過程，依序去除未被殘留第二絕緣層240’覆蓋的殘留第一導(dǎo)電層215’與殘留第一絕緣層210’，同時暴露基底200表面。殘余未被蝕刻的殘留第一導(dǎo)電層215’即為浮置柵250，殘余未被蝕刻的殘留第一絕緣層210’即為柵極絕緣層212。殘留第二絕緣層240’、柵極絕緣層212與浮置柵250共同形成一長方體的浮置柵區(qū)255，突出于基底200表面。
請參考圖2H，形成第三絕緣層260覆蓋基底200表面與浮置柵區(qū)255的表面及側(cè)壁，此第三絕緣層260可以是由氧化法或化學(xué)氣相沉積法(CVD)形成的氧化硅所組成，其厚度約為50-250埃。接著，形成一層厚度為1000-2000埃的第二導(dǎo)電層265覆蓋第三絕緣層260，此第二導(dǎo)電層265可以是經(jīng)摻雜的復(fù)晶硅層，其制法例如是先以低壓化學(xué)氣相沉積法沉積一層復(fù)晶硅層，再運(yùn)用擴(kuò)散或離子植入法植入砷離子或磷離子，或者利用同步摻雜的方式，形成經(jīng)摻雜的復(fù)晶硅層做為導(dǎo)電層。然后，再形成一層第四絕緣層(未顯示)覆蓋第二導(dǎo)電層265，此第四絕緣層厚度為1000-3000埃，可以是由化學(xué)氣相沉積法(CVD)形成的氮化硅所組成。然后，實(shí)施回蝕刻過程，去除部分的第四絕緣層，保留第二導(dǎo)電層265的側(cè)壁部分形成第一絕緣側(cè)壁層270。
請參考圖2I，涂布一層光阻層283，以第一絕緣側(cè)壁層270為遮蔽罩幕，實(shí)施微影與蝕刻過程，依序去除部分第二導(dǎo)電層265與第三絕緣層260，于殘留第二絕緣層240’的上方形成第三開口280，并于浮置柵250旁的基底200上方形成第四開口282，如此，殘余的第二導(dǎo)電層265形成一Z字形與一反Z字型控制柵275，殘余的第三絕緣層260成為穿隧氧化層(tunneling oxide)262。然后，再去除光阻層283。在本圖中，L1與L2分別代表右邊(Z字形)及左邊(反Z字形)二個控制柵的長度(gate length)，如果實(shí)施本實(shí)施例的步驟，因?yàn)橛械谝唤^緣側(cè)壁層270做為遮蔽罩幕，所以可以確保L1等于L2。
請參考圖2J，形成一層第五絕緣層(未顯示)于控制柵275與第一絕緣側(cè)壁層270的表面，并覆蓋第三開口280與第四開口282的側(cè)壁與底部，此第五絕緣層厚度為200-2000埃，可以是由化學(xué)氣相沉積法(CVD)形成的氮化硅所組成。然后實(shí)施回蝕刻過程，去除部分的第五絕緣層，于第三開口280與第四開口282的側(cè)壁，即穿隧氧化層262與控制柵275的側(cè)壁，形成第二絕緣側(cè)壁層290。接著，涂布一層光阻(未顯示)并填入第三開口280與第四開口282中，以微影過程移除部分的光阻以定義第四開口282，然后植入磷或砷等N型雜質(zhì)離子進(jìn)入基底200，于第四開口282底部的半導(dǎo)體基底200表層形成漏極區(qū)285，至此即完成快閃存儲器的存儲單元的制造。
請參考圖2K，采用本發(fā)明，當(dāng)微影過程中產(chǎn)生微影偏差的現(xiàn)象時，以光阻層283定義的開口280即產(chǎn)生位移，虛線A所代表的位置即為未偏差前的正確位置。不論所有Z字形或反Z字型控制柵275頂部的長度因?yàn)槲⒂捌畹挠绊懯沟瞄L度有所不同，但由于有第一絕緣側(cè)壁層270的遮蔽，于定義控制柵275時，經(jīng)實(shí)施非等向性蝕刻以后，所有Z字形或反Z字型控制柵275底部的長度(即控制柵的長度)卻一定相等，此即為本圖中的L1與L2的長度可以維持相同的原因，所以，可確保此該快閃存儲器的功能與特性。
請參考圖2L，本圖是采用前述圖2J中的一組控制柵275與浮置柵250，以及其隔鄰的一組控制柵275與浮置柵250一起加以繪制而成者，且其中二者的第一絕緣側(cè)壁層270是隔著基底200相對。在完成本實(shí)施例的快閃存儲器存儲單元的過程后，接著便要形成位元接觸窗295，如本圖所示，定義覆蓋控制柵275與浮置柵250的第六絕緣層292以形成位元線接觸窗295，如果發(fā)生微影偏差的異常，控制柵275因有第一絕緣側(cè)壁層270的保護(hù)，控制柵275的底部長度(即gate length)并不會受到影響，也因此可確保該快閃存儲器原來該有的功能與特性。另外，本發(fā)明因形成第一絕緣側(cè)壁層270，于形成位元線接觸窗295時，可采用自對準(zhǔn)(self-aligned)的過程，因此可減少快閃存儲器存儲單元的面積，可大大提高快閃存儲器的集成度。
雖然本發(fā)明已以較佳實(shí)施例公開，然其并非用以限制本發(fā)明。任何本領(lǐng)域的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作等效變更與修改。因此本發(fā)明的權(quán)利范圍以權(quán)利要求為準(zhǔn)。
權(quán)利要求
1.一種快閃存儲器的存儲單元的制造方法，其特征在于，制造方法包括下列步驟提供半導(dǎo)體基底；于該半導(dǎo)體基底表面形成主動區(qū)；于主動區(qū)內(nèi)的該基底表面形成第一絕緣層；于該第一柵極絕緣層表面形成第一導(dǎo)電層；于該第一導(dǎo)電層表面形成第一遮蔽層；移除部分的該第一遮蔽層以定義第一開口，露出該第一導(dǎo)電層表面；進(jìn)行氧化過程，使外露的該第一導(dǎo)電層表面形成浮置柵氧化層；去除相鄰的前述浮置柵氧化層間的殘留該第一遮蔽層，使原來位于其下的該第一導(dǎo)電層表面外露；以該浮置柵氧化層與殘留的第一遮蔽層為遮蔽罩幕，去除前述相鄰的浮置柵氧化層間外露的部分該第一導(dǎo)電層與位于其正下方的該第一絕緣層，形成第二開口，并暴露該基底表面；于該第二開口內(nèi)的該半導(dǎo)體基底表層形成源極區(qū)；于該浮置柵氧化層與殘留的第一遮蔽層表面沉積第二絕緣層并填滿該第二開口；以該第一遮蔽層為停止層，實(shí)施一平坦化過程，去除該第一遮蔽層表面上方的該第二絕緣層，僅保留該浮置柵氧化層上方與該第二開口內(nèi)的部分；去除殘留的該第一遮蔽層；以殘留的該第二絕緣層為遮蔽罩幕，依序去除未被殘留的該第二絕緣層覆蓋的殘留該第一導(dǎo)電層與殘留第一絕緣層形成浮置柵與柵極絕緣層，同時暴露該基底表面，其中，殘留的該第二絕緣層、柵極絕緣層與浮置柵，共同形成一長方體的浮置柵區(qū)，突出于該基底表面；形成第三絕緣層覆蓋該基底的表面以及浮置柵區(qū)表面與側(cè)壁；形成第二導(dǎo)電層覆蓋該第三絕緣層；形成第四絕緣層覆蓋該第二導(dǎo)電層；去除部分的該第四絕緣層，保留該第二導(dǎo)電層的側(cè)壁部分，形成第一絕緣側(cè)壁層；以該第一絕緣側(cè)壁層為遮蔽罩幕，實(shí)施微影與蝕刻過程，依序去除部分的該第二導(dǎo)電層與第三絕緣層，于殘留的該第二絕緣層的上方形成第三開口，于該浮置柵旁的該基底上方形成第四開口，其中殘余的該第二導(dǎo)電層形成控制柵，殘余的該第三絕緣層形成穿隧氧化層；于該第三開口與第四開口的側(cè)壁，形成第二絕緣側(cè)壁層；以及于第四開口底部的半導(dǎo)體基底表層形成漏極區(qū)。
2.如權(quán)利要求1所述的快閃存儲器的存儲單元的制造方法，其特征在于所述的形成的該半導(dǎo)體基底是硅基底。
3.如權(quán)利要求1所述的快閃存儲器的存儲單元的制造方法，其特征在于所述的形成的該第一導(dǎo)電層是由經(jīng)摻雜的復(fù)晶硅所構(gòu)成。
4.如權(quán)利要求1所述的快閃存儲器的存儲單元的制造方法，其特征在于所述的形成的該第一導(dǎo)電層厚度約為1000-2000埃。
5.如權(quán)利要求1所述的快閃存儲器的存儲單元的制造方法，其特征在于所述的形成的該第一遮蔽層是由氧化硅層所組成。
6.如權(quán)利要求1所述的快閃存儲器的存儲單元的制造方法，其特征在于所述的形成的該第一遮蔽層厚度約為500-3000埃。
7.如權(quán)利要求1所述的快閃存儲器的存儲單元的制造方法，其特征在于所述的形成的該第二絕緣層是由氧化硅所組成。
8.如權(quán)利要求1所述的快閃存儲器的存儲單元的制造方法，其特征在于所述的形成的該第二絕緣層厚度約為1000-5000埃。
9.如權(quán)利要求1所述的快閃存儲器的存儲單元的制造方法，其特征在于所述的形成的該第三絕緣層是由氧化硅層所組成。
10.如權(quán)利要求1所述的快閃存儲器的存儲單元的制造方法，其特征在于所述的形成的該第三絕緣層厚度約為50-250埃。
11.如權(quán)利要求1所述的快閃存儲器的存儲單元的制造方法，其特征在于所述的形成的該第二導(dǎo)電層是由經(jīng)摻雜的復(fù)晶硅所組成。
12.如權(quán)利要求1所述的快閃存儲器的存儲單元的制造方法，其特征在于所述的形成的該第二導(dǎo)電層厚度約為1000-2000埃。
13.如權(quán)利要求1所述的快閃存儲器的存儲單元的制造方法，其特征在于所述的形成的該第四絕緣層是由氮化硅層所組成。
14.如權(quán)利要求1所述的快閃存儲器的存儲單元的制造方法，其特征在于所述的形成的該第四絕緣層厚度約為1000-3000埃。
15.如權(quán)利要求1所述的快閃存儲器的存儲單元的制造方法，其特征在于所述的第二絕緣側(cè)壁層的形成至少包含以下步驟形成一層絕緣層于該控制柵與第一絕緣側(cè)壁層的表面，并覆蓋該第三開口與第四開口的側(cè)壁與底部；以及去除部分的該絕緣層，于該第三開口與第四開口的側(cè)壁形成第二絕緣側(cè)壁層。
16.如權(quán)利要求15所述的制造方法，其特征在于所述的形成的該絕緣層是由氮化硅所組成。
17.如權(quán)利要求15所述的制造方法，其特征在于所述的形成的該絕緣層厚度約為200-2000埃。
全文摘要
本發(fā)明涉及一種快閃存儲器的存儲單元的制造方法，主要于半導(dǎo)體基底表面形成主動區(qū)，再依序形成第一絕緣層、第一導(dǎo)電層與第一遮蔽層，移除部分的第一遮蔽層以形成第一開口，進(jìn)行氧化過程形成浮置柵氧化層；去除部分的第一導(dǎo)電層與第一絕緣層，形成第二開口以形成源極區(qū)。于第二開口內(nèi)形成第二絕緣層；去除殘留的第一遮蔽層、部分第一導(dǎo)電層與第一絕緣層以形成浮置柵與柵極絕緣層；依序形成第三絕緣層、第二導(dǎo)電層；于第二導(dǎo)電層的側(cè)壁部分形成絕緣側(cè)壁層。依序去除部分的第二導(dǎo)電層與第三絕緣層，形成第三開口、第四開口以及控制柵，然后形成漏極區(qū)。
文檔編號H01L21/70GK1464549SQ0212434
公開日2003年12月31日 申請日期2002年6月19日 優(yōu)先權(quán)日2002年6月19日
發(fā)明者林圻輝, 黃仲麟, 黃承智 申請人:南亞科技股份有限公司