專利名稱：用于寬間隙基片接合的多層集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于接合基片、從而在基片的各部分之間形成寬間隙空間的微加工方法。更具體地說，本發(fā)明涉及利用上述寬間隙空間的系統(tǒng)。
在利用接合的基片的若干應(yīng)用中，各個(gè)接合的基片間需要緊密控制的間隙或空間，用于熱、電氣和機(jī)械方面的隔離。一個(gè)常規(guī)的解決方案是在至少一個(gè)基片上加上間隔材料以達(dá)到預(yù)定厚度來提供間隙空間，從而設(shè)置間隙。常規(guī)的集成電路(IC)制造技術(shù)是敷設(shè)間隔材料(如濺射金屬膜)，這無法淀積到一些應(yīng)用所需要的大厚度。因?yàn)闉R射得較厚的金屬膜受到應(yīng)力和剝落的影響，使用常規(guī)工藝的間隙距離的大小被限制在小于幾微米的厚度。
然而，一些應(yīng)用要求基片之間有很大的間隙，例如提供高壓隔離或絕緣。為了保證長(zhǎng)期的可靠性，接合基片的間隙內(nèi)空間最好被抽空空氣，并在產(chǎn)品的使用期限內(nèi)保持該空間中為真空。任何由濺射金屬膜的應(yīng)力或剝落引起的缺陷都可能導(dǎo)致漏泄而破壞真空，并最終導(dǎo)致產(chǎn)品可能失效。
或者，另一種常規(guī)的制作厚間隙的方法是通過電鍍至少一個(gè)基片從而在整個(gè)基片上面有一層厚的間隔材料。然后，蝕刻該間隔材料，僅留下接合間隔區(qū)?？墒俏g刻電鍍層會(huì)損壞其它材料，如之前就敷設(shè)到基片上的薄膜層。因此，電鍍已經(jīng)不是一種有效的選擇。
在將分離的基片接合在一起時(shí)，最好在接合起來的基片之間有能夠承載信號(hào)和電力的互連。通過加入間隔材料(如濺射金屬膜或電鍍金屬)就很難建立那種互連，因?yàn)榻⒒ミB時(shí)必須要補(bǔ)償間隔材料的附加厚度。
因此，需要有一種接合采用相同或不同技術(shù)的各種基片的新方法，這種方法實(shí)現(xiàn)寬間隔空間，并且最好能提供密封性，而且還最好易于在接合的基片間形成互連。


圖1是結(jié)合了本發(fā)明各方面的集成電路的示范實(shí)施例。
圖2是圖1中的示范實(shí)施例的剖面圖。
圖3是采用了利用本發(fā)明實(shí)施的多層集成電路的經(jīng)過微加工的系統(tǒng)的第一示范實(shí)施例。
圖4是具有兩個(gè)利用本發(fā)明實(shí)施的多層集成電路的經(jīng)過微加工的系統(tǒng)的第二示范實(shí)施例。
圖5是具有兩個(gè)利用本發(fā)明實(shí)施的多層集成電路的經(jīng)過微加工的系統(tǒng)的第三示范實(shí)施例。
圖6是采用通過本發(fā)明實(shí)施的多層集成電路以構(gòu)成壓力傳感器的經(jīng)過微加工的系統(tǒng)的第四示范實(shí)施例。
圖7是采用通過本發(fā)明實(shí)施的多層集成電路以構(gòu)成顯示裝置的經(jīng)過微加工的系統(tǒng)的第五示范實(shí)施例。
圖8是采用通過本發(fā)明實(shí)施的多層集成電路以構(gòu)成海量存儲(chǔ)裝置的經(jīng)過微加工的系統(tǒng)的第六示范實(shí)施例。
圖9-17是用來制造結(jié)合本發(fā)明幾個(gè)方面的多層集成電路的示范加工步驟。
圖18是接合多層集成電路而形成寬間隙空間的示范加工步驟。
圖19是制造本發(fā)明實(shí)施例的加工過程的示范流程圖。
本發(fā)明的半導(dǎo)體器件可應(yīng)用于范圍很廣的半導(dǎo)體器件技術(shù)，且可以用各種半導(dǎo)體材料來制造。因?yàn)槟壳按蠖鄶?shù)市面上的半導(dǎo)體器件都是在硅基片中制造的，且本發(fā)明最常見的應(yīng)用都涉及到硅基片，所以下面的描述討論幾個(gè)在硅基片中實(shí)現(xiàn)的本發(fā)明的半導(dǎo)體器件的當(dāng)前最佳實(shí)施例。但是，本發(fā)明還可以有利地應(yīng)用于砷化鎵、鍺及其它半導(dǎo)體材料。因此，本發(fā)明并不局限于在硅半導(dǎo)體材料中制造的那些器件，而是包括在一種或多種可用半導(dǎo)體材料中制造的那些器件以及本領(lǐng)域的技術(shù)人員可用的技術(shù)，如采用玻璃基片上多晶硅的薄膜晶體管(TFT)技術(shù)。
應(yīng)該指出，附圖不是按照真實(shí)的比例。而且，電路元件的各個(gè)部分也不是按比例繪制的。為了提供一個(gè)清晰的圖示和對(duì)本發(fā)明的更好理解，某些尺寸相對(duì)于其它尺寸有所夸大。
另外，盡管此處所示實(shí)施例是以二維視圖表示的，其中各個(gè)區(qū)域具有深度和寬度，但是顯然，這些區(qū)域顯示的只是實(shí)際上為三維結(jié)構(gòu)的器件的一部分。因此，這些區(qū)域在實(shí)際器件的制造中具有三個(gè)尺寸，包括長(zhǎng)度、寬度、高度。
而且，雖然本發(fā)明是通過針對(duì)電路元件的最佳實(shí)施例來說明的，但這并不意味著這些圖示是對(duì)本發(fā)明范圍或適用性的限制。也不表示本發(fā)明的這些電路元件僅限于所示的物理結(jié)構(gòu)。包括這些結(jié)構(gòu)僅僅是為了說明本發(fā)明在當(dāng)前的最優(yōu)實(shí)施例中的實(shí)用性和應(yīng)用。
多層蝕刻的基片的最簡(jiǎn)單的實(shí)施例是集成電路(IC)，它最好由硅制成，使用半導(dǎo)體薄膜和摻雜材料對(duì)蝕刻面進(jìn)行加工而形成有源或無源電路元件，如晶體管、電阻、電容、電感、電子發(fā)射器、光子發(fā)射器、二極管等等。本實(shí)施例具有的非蝕刻面在距蝕刻面一定的高度上，該高度由材料蝕刻加工的深度來確定。從蝕刻面起、最好經(jīng)過漸變斜面升高到(無特定取向)非蝕刻面，最好在蝕刻從基片去除的材料的過程中構(gòu)成一個(gè)或多個(gè)角度。作為選擇，可以在從基片去除材料之后另采用幾個(gè)蝕刻步驟來構(gòu)造漸變斜面。最好，IC有一組從蝕刻面延伸到非蝕刻面的連續(xù)導(dǎo)電跡線，用于提供與相配的接合基片或外部連接的電氣互連。如果不需要基片間的互連，蝕刻面可以和非蝕刻面經(jīng)過陡峭的斜面而分離，如采用各向同性蝕刻工藝、例如作為本領(lǐng)域的技術(shù)人員所熟知的多種工藝之一的干蝕刻所得的結(jié)果。
本發(fā)明具有遠(yuǎn)不止所述內(nèi)容的許多其它的特征和優(yōu)點(diǎn)。本領(lǐng)域的技術(shù)人員通過參考附圖和本發(fā)明的下列實(shí)施例的描述，將理解本發(fā)明的其它特征和優(yōu)點(diǎn)。所有這些特征和優(yōu)點(diǎn)都應(yīng)該包括在權(quán)利要求書所定義的本發(fā)明的范圍內(nèi)。
圖1是結(jié)合本發(fā)明幾個(gè)方面的集成電路(IC)30的示范實(shí)施例。IC30包括基片10(最好由具有<100>表面的硅基片構(gòu)成)，其中蝕刻面包括構(gòu)成電路元件的半導(dǎo)體薄膜層20。電路元件可以隨意地設(shè)置在分開的功能區(qū)域中，例如邏輯電路22和電子發(fā)射器陣列24?；蛘?，電路元件也可以散布在所有薄膜層之中。因此，薄膜層僅被表示成按照實(shí)際構(gòu)造的表示區(qū)域，薄膜區(qū)域的布局與本發(fā)明無關(guān)，僅表示在附圖中以反映基片之間的互連。在本實(shí)施例中，IC30具有一組層間導(dǎo)體32，它們沿漸變斜面(<111>晶棱28和<311>晶棱26)從包括電路元件的蝕刻面延伸到非蝕刻面。這些層間導(dǎo)體最好分布在IC30周邊附近。作為選擇，封口18(最好是氣密的)設(shè)置在IC30非蝕刻面的周圍邊緣，而非蝕刻面最好也用來形成和相配基片的表面接合的一部分。
圖2是圖1中所示的IC30的示范實(shí)施例的剖面圖?；?0的蝕刻面距基片的非蝕刻面為預(yù)定深度12。各向異性蝕刻最好僅形成預(yù)定深度12，雖然各向異性蝕刻之前的各向同性蝕刻也滿足本發(fā)明的精神和范圍?；?0的蝕刻面上已經(jīng)敷設(shè)包含具有諸如邏輯電路22和發(fā)射器陣列24之類功能的電路元件的所制造的薄膜層20。在薄膜層的制造過程中，介質(zhì)層14最好淀積在基片10的蝕刻面、傾斜面和非蝕刻面上，為層間導(dǎo)體16提供絕緣層。漸變斜面在與基片10的非蝕刻面銜接之前表示為沿著<111>晶棱28的第一斜面和沿著<311>晶棱26的較小斜面?；?0的非蝕刻面的外圍邊緣上還表示有可選的封口30。這可以通過淀積金-硅共晶體來制造，從而提供低溫的氣密封口。也可以采用其它封口，如硅化鈀的粘合劑。最好還采用與封口相同的材料來制作層間導(dǎo)體16，以便將加工步驟、總成本減至最少，并有助于基片之間的互連。
圖3是采用利用本發(fā)明實(shí)施的多層集成電路的經(jīng)過微加工的系統(tǒng)的第一示范實(shí)施例42。在本實(shí)施例中，已蝕刻第一IC30以去除一部分基片材料，然后對(duì)半導(dǎo)體薄膜層20進(jìn)行處理來構(gòu)成電路元件。IC30的蝕刻面上的電路元件利用導(dǎo)電層16作為層間導(dǎo)體32(見圖1)與非蝕刻面耦合。導(dǎo)電層16利用介質(zhì)層14與基片隔離。如圖所示，第一IC30被接合到常規(guī)基片、即第二IC36。第二IC36最好也用半導(dǎo)體薄膜層20進(jìn)行處理來制造電路元件。這些電路元件還與導(dǎo)電層16連接，從而與第一IC30的導(dǎo)電層16對(duì)齊。如圖所示，封口18最好但是任選地在第一IC30和第二IC36的周圍邊緣設(shè)置氣密封口。
基片接合的這種結(jié)構(gòu)在諸如計(jì)算機(jī)系統(tǒng)之類的應(yīng)用中是很有用的。例如，第一IC30可以是包括特殊的高速存儲(chǔ)器的定制存儲(chǔ)器電路。第二IC36最好是不使用本發(fā)明的多層集成電路的常規(guī)微處理器。通過將兩個(gè)集成電路基片接合在一起，就實(shí)現(xiàn)了高速接口(因?yàn)槎袒ミB的原因)且具有電磁屏蔽。再者，通過設(shè)置寬間隙和中介空間(最好為真空的)，使兩個(gè)集成電路的電路元件熱隔離(輻射熱和周邊傳導(dǎo)的熱除外)。第一IC30可以選擇性地在薄膜層20中包括需要與第二IC36上的微處理器間的高速接口的輸入/輸出電路。再者，處理器電路可以是在第一IC30上處理的定制集成電路，而第二IC36可以是標(biāo)準(zhǔn)存儲(chǔ)器IC或不含本發(fā)明的多層IC的I/O接口IC。
圖4是含有利用本發(fā)明實(shí)施的兩個(gè)多層集成電路的經(jīng)過微加工的系統(tǒng)的第二示范實(shí)施例40。本實(shí)施例可使寬間隙擴(kuò)大一倍，從而進(jìn)一步提供更好的熱隔離或更大的高壓絕緣。在本實(shí)施例中，第一IC30接合到第三IC34。這兩個(gè)IC都這樣制造而結(jié)合了具有多層基片表面的本發(fā)明特點(diǎn)。每個(gè)IC都被制作成包括形成電路元件的薄膜層20，這些元件與敷設(shè)在介質(zhì)層14上的導(dǎo)電層16耦合。在本實(shí)施例中，封口18設(shè)置在每個(gè)IC上并用于部分地構(gòu)成基片接合以及與導(dǎo)電層16的互連，后者還提供兩個(gè)IC之間的電連接。使用該實(shí)施例，可以使寬間隙距離變?yōu)樵瓉淼膬杀?，大約800微米。
圖5是含有用本發(fā)明實(shí)施的兩個(gè)多層集成電路的經(jīng)過微加工的系統(tǒng)的第三示范實(shí)施例44。在本實(shí)施例中，第四IC38具有比第一IC表面積小的表面積，利用最好也是粘合劑的另一種封口52接合到第一IC30上。前幾個(gè)實(shí)施例中的封口18也可以用于代替或配合所述另一種封口52使用。另一種封口52最好提供氣密封口，最好在第一IC30和第四IC38接合在一起后敷設(shè)，也可以在接合處理過程中敷設(shè)。本實(shí)施例中，另一個(gè)特征是第一IC30上的導(dǎo)電層16可以延伸到超過第四IC38的周圍邊緣，以便如利用引線接合法或其它常規(guī)連接技術(shù)實(shí)現(xiàn)與外部電路的連接。
圖6是采用通過本發(fā)明實(shí)現(xiàn)的多層集成電路的經(jīng)過微加工的系統(tǒng)來構(gòu)成壓力傳感器的第四示范實(shí)施例46。在本實(shí)施例中，單面蝕刻基片50的薄膜層20包括第一壓力傳感器53，最好是摻雜多晶硅層。非蝕刻基片54的薄膜層20同樣包括第二壓力傳感器51，最好也是摻雜多晶硅層。摻雜多晶硅層具有與施加到該層的撓曲力成比例地改變的電阻。對(duì)于非蝕刻基片，第一壓力55施加到基片的外表面，導(dǎo)致該基片彎曲以及相應(yīng)地導(dǎo)致第二壓力傳感器51彎曲，從而改變它的電阻。單個(gè)蝕刻基片50受到施加到其外表面的第二壓力57，導(dǎo)致該單蝕刻基片以及相應(yīng)地第一壓力傳感器53彎曲，從而改變它的電阻。通過在兩個(gè)基片間設(shè)置寬間隙，各個(gè)基片可以彎曲而不會(huì)接觸到另一基片。通過測(cè)量多晶硅層的電阻并獲取兩個(gè)值的差或者比值，推導(dǎo)出第一壓力55和第二壓力57之間的壓力差。最好將兩個(gè)基片間的空間抽空并且用第三封口56進(jìn)行密封，以便防止內(nèi)部空氣壓縮壓力影響讀數(shù)。作為選擇，前幾個(gè)實(shí)施例的封口18可以配合第三封口56使用或者代替它?？刹捎帽緦?shí)施例的其它可能的MEM裝置還包括加速計(jì)。
圖7是采用通過本發(fā)明實(shí)施的多層集成電路的經(jīng)過微加工的系統(tǒng)來形成顯示裝置70的第五示范實(shí)施例60。在本實(shí)施例中，將基片10蝕刻以去除材料，從而形成包括薄膜78的蝕刻面，薄膜78用于構(gòu)成諸如產(chǎn)生電子束81的紡錘尖(spindt tip)電子發(fā)射器76之類的電路元件。利用電子透鏡80使電子束81聚焦并指向像素74。電子束穿過玻璃基片58和基片10之間的抽空空間82。由于電子束帶負(fù)電荷，所以它指向高壓陽極72。如果電子撞擊到抽空空間82內(nèi)的氣體或其它微粒，它可能會(huì)電離并向具有高能量的紡錘尖推進(jìn)。當(dāng)它擊中紡錘尖時(shí)，紡錘尖可能會(huì)被損壞，導(dǎo)致它無法正常工作。因此，抽空空間82必須保持極低的真空壓力，而且封口52必須提供氣密封口。對(duì)于本實(shí)施例，導(dǎo)電層16的材料連同陽極72的材料可任意地選擇，從而產(chǎn)生氣密封口。封口52也可以被用作粘合接頭。
圖8是采用通過本發(fā)明實(shí)施的多層集成電路的經(jīng)過微加工的系統(tǒng)來構(gòu)成利用原子分辨率存儲(chǔ)的海量存儲(chǔ)裝置的第六示范實(shí)施例90。在本實(shí)施例中，把三個(gè)基片接合在一起而構(gòu)成該系統(tǒng)。發(fā)射器基片83是通過去除基片的各部分以形成蝕刻面來制造的，該蝕刻面利用薄膜95進(jìn)行處理，從而構(gòu)成平面發(fā)射器100和電子透鏡93的陣列。平面發(fā)射器100產(chǎn)生電子束99，通過電子透鏡93對(duì)電子束聚焦，從而在媒體88上產(chǎn)生電子斑。把媒體88淀積到利用導(dǎo)電層16和封口52接合到發(fā)射器基片83的轉(zhuǎn)子基片84上。該媒體被淀積到轉(zhuǎn)子基片84的通過彈簧92懸空并可以沿第一和第二方向移動(dòng)的部分。部分地在轉(zhuǎn)子基片84和定子基片86上形成的步進(jìn)電機(jī)(最好是靜電的)控制第一和第二方向。定子基片86利用片接合器96與轉(zhuǎn)子基片84接合。轉(zhuǎn)子基片84和定子基片86之間的電氣互連是利用電氣互連94完成的。轉(zhuǎn)子基片84和發(fā)射器基片83間的電氣連接是通過設(shè)置在實(shí)行隔離的介質(zhì)層14上的導(dǎo)電跡線16來實(shí)現(xiàn)的。導(dǎo)電跡線16連接到發(fā)射器基片83上的各電路元件。
實(shí)現(xiàn)本發(fā)明的加工過程的特定實(shí)施例采用在常規(guī)的半導(dǎo)體晶片加工中常見的硅基片的有利的晶體結(jié)構(gòu)。表面具有<100>晶軸(面)的硅基片最好被掩蔽并采用各向異性的硅蝕刻劑進(jìn)行濕蝕刻，舉例來講，這些蝕刻劑有氫氧化四甲銨(TMAH)或者氫氧化鉀等等，但最好是濃度按重量計(jì)大約為5％的TMAH。蝕刻劑作用于硅基片表面的<100>面上，并相對(duì)于<111>面以一定的角度對(duì)硅進(jìn)行蝕刻。蝕刻處理一直持續(xù)以此角度對(duì)基片進(jìn)行硅蝕刻，直到達(dá)到所需的深度為止，通常通過監(jiān)控蝕刻時(shí)間來實(shí)現(xiàn)。所需深度最好可以控制在大約2微米到大約400微米之間。根據(jù)需要，也可以執(zhí)行第二蝕刻步驟，進(jìn)一步使斜面逐漸變化，以便以更平緩的角度與非蝕刻面銜接，從而在淀積用于互連的導(dǎo)電層時(shí)實(shí)現(xiàn)更佳的側(cè)壁覆蓋。最佳的第二蝕刻步驟是全部或部分地去除基片上某些掩蔽，從而將傾斜面邊緣暴露給非蝕刻面。當(dāng)對(duì)硅基片施加更強(qiáng)的蝕刻劑、最好是濃度按重量計(jì)為25％的TMAH時(shí)，該蝕刻劑會(huì)侵蝕現(xiàn)在暴露的非蝕刻面的<100>面到硅基片的<311>面。
圖9-17是用于制造結(jié)合本發(fā)明若干方面的多層集成電路的示范加工步驟。例如，在圖9中，耐基片蝕刻劑的硬掩模、最好是介質(zhì)層或光致抗蝕劑在基片10上形成圖案。硬掩模最好采用厚度約為1000埃的光增強(qiáng)化學(xué)汽相淀積(PECVD)介質(zhì)來構(gòu)成。硬掩模內(nèi)的開口定義蝕刻基片10之處的開口。圖10是各向異性蝕刻的結(jié)果的說明，最好是用濃度按重量計(jì)約為5％的TMAH。在硬掩模62下，蝕刻槽64形成從蝕刻面到非蝕刻面的漸變斜面。蝕刻過程中，在硬掩模62下基片10的一部分一般將向下凹陷。沿硅基片的晶體結(jié)構(gòu)的<111>晶棱28蝕刻出漸變斜面。
在圖11中，部分或全部去除硬掩模之后，進(jìn)行更高濃度溶液的第二蝕刻，最好采用濃度按重計(jì)約為25％的TMAH，以便侵蝕通過去除硬掩模而暴露出來的硅，從而形成硅基片的晶體結(jié)構(gòu)的<311>晶棱26。利用干蝕刻處理可以部分地去除硬掩模，從而形成各向同性邊緣。圖12-14說明使導(dǎo)電層16更容易淀積的<311>晶棱26的產(chǎn)生。在圖12中，相對(duì)陡峭的<111>晶棱28在與硅基片的晶體結(jié)構(gòu)相關(guān)的54.7度的角度下被蝕刻。如圖所示，硬掩模62設(shè)置在基片的<100>面上。圖13表示從非蝕刻面去除硬掩模之后、基片的<311>和<111>晶體結(jié)構(gòu)的取向。圖14表示第二蝕刻的結(jié)果，其中<311>晶棱的更平緩面形成與基片的非蝕刻面銜接的25.24度的斜面。通過提供比<111>晶棱28更平緩的斜坡，使介質(zhì)層14和導(dǎo)電層16有可能具有更好的覆蓋，基本消除薄跡線和斷跡線的可能性。利用更長(zhǎng)的第二蝕刻，<111>晶棱28可以任意地完全被<311>晶棱26代替。如果<111>晶棱完全被<311>晶棱代替，則在光掩模曝光過程中可以消除從<111>晶棱到下面蝕刻面的不需要的UV(紫外)光反射。通過消除不需要的UV光反射，防止了抗蝕圖案異常，并允許使用成本較低、較為簡(jiǎn)單的光掩模曝光機(jī)。
作為選擇，如果不需要或不想要漸變斜面，可以對(duì)<110>硅使用TMAH蝕刻以形成陡峭的側(cè)面蝕刻。對(duì)于加工某些不需要層間互連的MEM裝置的情況，該技術(shù)會(huì)有用。
圖15-17表示基片10被處理而分別提供薄膜層20、介質(zhì)層14、導(dǎo)電層16和封口18之后的結(jié)果。最好采用聚焦深度光刻機(jī)、如Ultra-Tek Stepper制造的DSA1600系統(tǒng)，以便允許在蝕刻基片的各種高度上聚焦各種薄膜處理掩模。DSA1600系統(tǒng)采用兩步熔合加工，以便確保在整個(gè)晶片上正確聚焦。DSA1600系統(tǒng)利用該機(jī)器的熔合能力實(shí)現(xiàn)數(shù)百微米深度的分辨率。因此，薄膜層20、介質(zhì)層14、導(dǎo)電層16和封口18可以在一個(gè)制造加工過程中制造，從而降低了成本和加工時(shí)間。
圖18是接合多層集成電路以形成寬間隙的示范加工步驟。在該加工步驟中，利用兩個(gè)基片上的封口18將已經(jīng)用圖9-17的加工步驟制成的兩個(gè)基片30組裝和接合，從而最好形成沿基片30外圍周邊的氣密封口。
圖19是對(duì)可以用于制造本發(fā)明的實(shí)施例的任何基片的常用加工的示范流程圖。在步驟110中，硬掩模在基片上形成圖案。硬掩模圖案具有定義將要在步驟112中從基片蝕刻到預(yù)定深度的區(qū)域的開口。硬掩模覆蓋基片的非蝕刻層，最好設(shè)置在基片的周邊上，但是也可以設(shè)置在基片的內(nèi)部。作為選擇，可以在單個(gè)基片上形成幾個(gè)不同的蝕刻面，從而便于集成電路的多道加工，如晶片加工。因此，當(dāng)在晶片基片上制造若干芯片時(shí)，硬掩模圖案可以只設(shè)在基片上各個(gè)芯片的周圍。再者，在單個(gè)芯片上，可以有一個(gè)以上的蝕刻面而在各個(gè)蝕刻面上進(jìn)行集成電路元件加工，從而實(shí)現(xiàn)絕緣和/或電磁干擾隔離。步驟112中的預(yù)定深度選擇為寬間隙的分隔。所選擇的深度受限于基片的厚度和集成電路加工設(shè)備在多個(gè)高度上制造薄膜層的能力。最好采用濕蝕刻，以便進(jìn)行各向異性蝕刻，但是作為選擇方案，也可以采用深度反應(yīng)離子蝕刻(RIE)或Bosch處理，形成在宏觀尺度上是各向異性的、對(duì)聚合物涂敷/保護(hù)的側(cè)壁的各向同性蝕刻的連續(xù)性。最好在干蝕刻之后，進(jìn)行濕蝕刻來形成漸變斜面。漸變斜面使得層間連接可以有良好的分步覆蓋，但是如果不需要這些連接，可以單采用干蝕刻來只形成寬間隙和在蝕刻面上制造的電路元件。利用背面蝕刻和其他本領(lǐng)域的技術(shù)人員熟知的技術(shù)，可以使到電路元件的連接通過基片的背面。最好，對(duì)于具有<100>表面的硅基片，采用TMAH蝕刻劑來形成逐漸傾斜的傾斜側(cè)壁。對(duì)于具有<110>表面的硅基片，TMAH蝕刻劑會(huì)形成具有陡峭輪廓的側(cè)壁。
在將基片蝕刻到預(yù)定深度之后，在步驟114，在基片的蝕刻面上制造電路元件。最好電路元件由薄膜層和常規(guī)半導(dǎo)體加工材料的擴(kuò)散而形成。但是，某些電路元件可能采用其他技術(shù)、如制造微型電機(jī)和/或傳感器的MEM來制造。
作為選擇，如果需要層間連接，則在步驟116，最好通過首先設(shè)置絕緣層、如介質(zhì)材料、例如SiO2或SiN來制造這些層間連接。利用具有<311>斜坡的漸變斜面，在較平緩的凸角上淀積介質(zhì)，不會(huì)形成不需要的接縫，這種接縫會(huì)在后續(xù)加工步驟、如BOE(復(fù)緩沖層氧化物蝕刻)蝕刻中受侵蝕。在絕緣層頂部，使導(dǎo)電層形成圖案，以便提供電路元件與非蝕刻面之間的電連接。在非蝕刻面上的導(dǎo)電層的部分用于形成與配接基片的電氣連接，或者作為選擇，如果該部分延伸得超到配接基片的邊緣，則形成至外部電路的連接。最好，層間連接在蝕刻面與非蝕刻面之間的逐漸傾斜的斜坡側(cè)壁上形成圖案。具有漸變斜面使得利用介質(zhì)和導(dǎo)電材料的常規(guī)淀積設(shè)備時(shí)、斜坡覆蓋更好。作為選擇，用于形成導(dǎo)電層的相同材料也在芯片/基片的周圍上形成圖案，從而形成最好提供氣密封口的密封表面。
在步驟119，為了形成經(jīng)過微加工的系統(tǒng)，加工后的多層基片接合到另一個(gè)基片，作為選擇，后一基片也可以是多層的。當(dāng)進(jìn)行基片的接合時(shí)，最好抽空寬間隙所構(gòu)成的空間并形成氣密封口，從而形成真空容積，其中電路元件可以在沒有氣體、空氣或其他粒子污染的條件下工作。在基片接合之后，可以在接合的基片周邊加上額外的封口，以便形成氣密封口，或者在接合的基片之間設(shè)置附加的接頭。
應(yīng)該指出，對(duì)于本領(lǐng)域的技術(shù)人員，顯然可以在本質(zhì)上不背離本發(fā)明的前提下對(duì)所公開的實(shí)施例進(jìn)行許多變更和修改。所有這些變更和修改都規(guī)定為包括在如權(quán)利要求書所提出的本發(fā)明范圍內(nèi)。
權(quán)利要求
1.一種集成電路(30)，它包括具有蝕刻面和非蝕刻面的基片(10)，所述蝕刻面包含電路元件(22，24)而所述非蝕刻面包含接合面(18)，所述非蝕刻面在距離所述蝕刻面預(yù)定高度(12)處。
2.如權(quán)利要求1所述的集成電路(30)，其特征在于所述蝕刻面和所述非蝕刻面通過漸變斜面分開。
3.如權(quán)利要求1所述的集成電路(30)，其特征在于它還包括一組位于所述蝕刻面和所述非蝕刻面之間的層間連接(32)。
4.如權(quán)利要求1所述的集成電路(30)，其特征在于所述非蝕刻面具有設(shè)置在所述集成電路周邊的封口(18)。
5.如權(quán)利要求1所述的集成電路(30)，其特征在于所述蝕刻面和所述非蝕刻面之間的所述預(yù)定高度(12)在大約2微米到大約400微米之間。
6.一種集成電路(30)，它包括基片(10)，它具有包含電路元件(22，24)的第一表面和從所述第一表面經(jīng)過一段漸變斜面(28)升高的第二表面；以及一組連續(xù)的導(dǎo)電跡線(32)，它們從所述第一表面延伸到所述第二表面。
7.如權(quán)利要求6所述的集成電路(30)，其特征在于第一和第二表面平行于所述基片的<100>晶軸，而所述漸變斜面(28)是沿所述基片(10)的<111>晶軸形成的。
8.如權(quán)利要求7所述的集成電路(30)，其特征在于所述漸變斜面在與所述第二表面銜接時(shí)，至少部分地沿著實(shí)質(zhì)上所述基片(10)的<311>晶軸(26)而形成。
9.如權(quán)利要求6所述的集成電路(30)，其特征在于所述第一和第二表面之間的所述高度(12)在大約2微米到大約400微米之間。
10.如權(quán)利要求6所述的集成電路(30)，其特征在于所述電路元件包括電子發(fā)射器(24)。
11.如權(quán)利要求6所述的集成電路(30)，其特征在于它還包括設(shè)置在所述第二表面上并且密封所述集成電路(30)周邊的氣密密封環(huán)(18)。
12.如權(quán)利要求6所述的集成電路(30)，其特征在于它還包括設(shè)置在所述基片(10)與所述一組連續(xù)的導(dǎo)電跡線(16)之間的介質(zhì)層(14)。
13.一種經(jīng)過微加工的系統(tǒng)(40，42，44，46，60，90)，它包括第一基片(10，30，30，83)，它具有包含電路元件的第一表面和從所述第一表面經(jīng)過一段漸變斜面升高的第二表面，所述基片包括從所述第一表面延伸到所述第二表面的一組連續(xù)的導(dǎo)電跡線(16)。第二基片(34，36，38，54，58，86)，它具有一組導(dǎo)電跡線(16)，所述第二基片與所述第一基片接合，使得所述第一基片的所述一組導(dǎo)電跡線與所述第二基片的所述一組導(dǎo)電跡線接觸而形成電連接。
14.如權(quán)利要求13所述的經(jīng)過微加工的系統(tǒng)，其特征在于還包括密封所述接合的第一和第二基片的周邊的氣密封口(18，52，56)。
15.如權(quán)利要求14所述的經(jīng)過微加工的系統(tǒng)，其特征在于所述氣密封口是在接合所述第一和第二基片的過程中形成的。
16.如權(quán)利要求14所述的經(jīng)過微加工的系統(tǒng)，其特征在于所述第一基片的所述第一和第二表面之間的所述高度與所述第二基片形成開口區(qū)域，其中所述開口區(qū)域在形成所述氣密封口之前被抽成真空。
17.如權(quán)利要求13所述的經(jīng)過微加工的系統(tǒng)，其特征在于所述第二基片具有包含電路元件的第一表面和從所述第一表面升高的第二表面。
18.如權(quán)利要求17所述的經(jīng)過微加工的系統(tǒng)，其特征在于所述第二基片包括從所述第二基片的所述第一表面延伸到所述第二表面的一組導(dǎo)電跡線(16)。
19.如權(quán)利要求13所述的經(jīng)過微加工的系統(tǒng)，其特征在于所述第一基片(10)包括電子發(fā)射器(76)，而所述第二基片(58)是具有與所述電子發(fā)射器(76)對(duì)準(zhǔn)的磷光材料圖案(74)的玻璃基片。
20.如權(quán)利要求13所述的經(jīng)過微加工的系統(tǒng)，其特征在于還包括在所述第一基片(83)上的所述電路元件內(nèi)形成的電子發(fā)射器(100)；第三基片(84)，它與所述第二基片(86)接合并設(shè)置在所述第一基片與所述第二基片之間，所述第三基片包括能夠被寫和讀的媒體(88)，所述媒體固定在沿第一方向距所述第一基片的所述第一表面為第一距離之處；以及電子電路(98)，它位于與所述第三基片上的所述媒體耦合的所述第二基片上，其中所述媒體能夠沿第二方向和第三方向設(shè)置在所述電子發(fā)射器下方。
全文摘要
集成電路(30)包括具有蝕刻面和非蝕刻面的基片(10)。蝕刻面包含電路元件(22，24)而非蝕刻面包含接合面(18)。非蝕刻面位于與蝕刻面相距預(yù)定高度(12)之處。將此集成電路(30)與另一個(gè)基片接合，從而在基片間形成最好被抽為真空并氣密密封的寬間隙。
文檔編號(hào)H01L21/60GK1391281SQ02124308
公開日2003年1月15日 申請(qǐng)日期2002年6月11日 優(yōu)先權(quán)日2001年6月11日
發(fā)明者M·J·雷甘, J·利貝斯金德, C·C·哈盧扎克 申請(qǐng)人:惠普公司