專利名稱：使用嵌入式外殼有效減少電磁輻射的整體電容的制作方法
背景1.發(fā)明領(lǐng)域本發(fā)明涉及封裝，更特別地本發(fā)明涉及到元件封裝。
2.相關(guān)技術(shù)介紹高性能集成電路正在變的更集成化，更小并且更快。隨著時鐘頻率的提高，由封裝和中介層(interposers)引起的輻射成為嚴(yán)重的電磁干擾(EMI)或者電磁兼容性(EMC)問題。另外，由于集成器件占用面積變的更小，而分立電容尺寸趨向變大，使得分立電容不能有效的靠近粘貼在集成器件上。即使把電容集成到器件上，巨大的瞬時充電和放電電流也會引起不期望的EMI輻射。
減小EMI輻射的技術(shù)也有其不足之處。一種技術(shù)是使用金屬外殼覆蓋整個器件或包括主板在內(nèi)的整個組件上。這種技術(shù)十分昂貴而且不能有效的用于比較高的頻率。
因此，需要一種能夠在某種意義上可以降低電磁輻射的有效技術(shù)來封裝集成電路。
附圖簡述通過以下對本發(fā)明的詳細(xì)描述，本發(fā)明的特征和優(yōu)點將變的更加明顯，其中

圖1是表示一個可以實現(xiàn)本發(fā)明的一個實施例的封裝設(shè)備的簡圖。
圖2A是表示依照本發(fā)明的一個實施例，用于有機(jī)平面柵陣列的嵌入式外殼的簡圖。
圖2B是表示依照本發(fā)明的一個實施例，用于倒裝芯片針柵陣列的嵌入式外殼的簡圖。
圖3A是表示依照本發(fā)明的一個實施例的嵌入式外殼的截面視圖。
圖3B是表示依照本發(fā)明的一個實施例的嵌入式外殼的頂視圖。
圖4是表示依照本發(fā)明的一個實施例，帶有EMI觸點的嵌入式外殼的頂視圖。
圖5是表示依照本發(fā)明的一個實施例，帶有EMI外部環(huán)的嵌入式外殼的頂視圖。
圖6是表示依照本發(fā)明的一個實施例，帶有嵌入式外殼的整體電容的簡圖。
圖7是表示依照本發(fā)明的一個實施例的該整體電容的截面視圖。
說明在本發(fā)明的一個實施例中，整體電容包括一個電源層，一個接地層和一個絕緣層。電源層有一個電源面和一個電源周線。電源層把電源連接到工作在基頻的集成電路的信號上。第一接地層有一個第一接地面和第一接地周線。第一接地層把地連接到這些信號上。第一接地層和電源層之間以第一距離分開。第一接地面比電源面更大并且第一接地周線至少比電源周線擴(kuò)展第二距離。第二距離至少比第一距離大N倍。絕緣層設(shè)立在電源層和第一接地層之間。
為了說明，在以下的描述中，將闡明大量的細(xì)節(jié)以便透徹了解本發(fā)明。然而，很顯然的對一個熟悉本領(lǐng)域的人來說，并非必須這些具體描述才能實現(xiàn)本發(fā)明。在其它的場合，為了不致混淆本發(fā)明，以框圖的形式表示眾所周知的電子結(jié)構(gòu)和電路。
圖1表示可以實現(xiàn)本發(fā)明的一個實施例的封裝器件100的簡圖。該封裝器件100包括一個封裝物(encapsulant)110，一個芯片120，一個嵌入式外殼140，一組觸點145，一個插槽150和一個印刷電路板(PCB)160。
封裝物110封裝了芯片(die)120和嵌入式外殼140。封裝物110可以用塑料或者任何合適的材料制造。芯片120包括一個帶有電子電路的集成電路和連接電子電路元件的信號線路(trace)。該集成電路可以是任意類型的集成電路，如微處理器，專用集成電路(ASIC)，可編程邏輯器件(PLD)，數(shù)字信號處理器(DSP)，門陣列，存儲器器件，邏輯器件等。芯片120有一組受控的塌落芯片連接(C4)焊接球或C4突起(bump)130。該C4突起130被黏著在位于嵌入式外殼140上表面的一組金屬半導(dǎo)體焊腳或者C4突起焊腳(未表示出來)上。
在工作時，嵌入式外殼140可以為芯片120中的集成電路提供電磁干擾(EMI)屏蔽。嵌入式外殼140是封裝設(shè)備100的一部分并且無需額外成本就能使用已有的接地層，通孔，觸點(如C4突起，球柵陣列焊球和管腳)。嵌入式外殼140有助于滿足政府機(jī)構(gòu)或者專業(yè)標(biāo)準(zhǔn)組織制定的規(guī)章和要求。
該組觸點145提供了到插槽150的連接。這些觸點145可以是針柵陣列(PGA)的管腳或者焊接球。插槽150為封裝物110提供放在PCB160上的位置。插槽150有若干插槽腳170以便和PCB160上的信號、地、電源線路/層建立連接。該P(yáng)CB160是把其它電路或者封裝設(shè)備連接在一起的組件。
圖2A表示依照本發(fā)明的一個實施例用于有機(jī)平面柵陣列(OLGA)封裝的嵌入式外殼140的簡圖。該嵌入式外殼140包括一個OLGA封裝外殼210和一個中介層220。
OLGA封裝外殼120是用于OLGA封裝的模型。該OLGA封裝外殼210有一組焊接球215，該焊接球215可以是粘貼在中介層220上表面的C4突起。該中介層220帶有安裝管腳，可以把封裝設(shè)備100插入到PCB板上的針柵陣列插槽中。
圖2B是表示依照本發(fā)明的一個實施例用于倒裝芯片針柵陣列(FCPGA)的嵌入式外殼140的簡圖。該外殼140具有一個由FCPGA管腳組成的觸點陣列并且能夠被用來直接安裝到插槽上。
圖3A是表示依照本發(fā)明的一個實施例的嵌入式外殼140的截面視圖。該外殼140包括接地層310，340和360，信號層320以及電源層330和350。使用三個接地層和兩個電源層只是為了說明。可以使用任意數(shù)目的接地層和電源層。
接地層310，340和360具有大致相同的尺寸，該尺寸可以和芯片120(圖1)的尺寸相比。接地層310，340和360通過一個連接通孔鏈370連接。
信號層320為芯片120(圖1)中的集成電路提供信號線路并被放置在電源層330和接地層310之間。集成電路中的信號可以工作在基頻上?？紤]到EMI和EMC，所關(guān)心的典型的最高頻率約為基頻的10倍。比如說，基頻可以是微處理器的核心頻率。電源層330提供了連接到芯片120中集成電路的信號的電源。該電源層330有一個電源面和一個電源周線。相似的，接地層310，340和360也有各自的接地面和接地周線并且為芯片120中的集成電路提供對地連接。為了可以適當(dāng)?shù)臏p少EMI和/或者EMC，該電源層330和350以及該接地層310，340和350的距離和大小優(yōu)選地遵循不同的關(guān)系。
假定接地層和電源層之間的距離是H。接地層的接地面比電源層的電源面更大。例如，接地層340的接地面345比電源層350的電源面355更大。接地周線和電源周線之間的最小距離是S。換而言之，自頂向下，電源層被接地層覆蓋并且電源層的邊緣和接地層的邊緣之間的距離等于或者大于S。
在一個實施例中，S和H之間的距離關(guān)系為S＞20H。這就是通常所說的20-H規(guī)則。這一概念是以由漏磁通而引起電源層外邊沿的射頻(RF)電流這一事實為前提的。該射頻電流引起了電源層和接地層之間的電流的邊緣現(xiàn)象，因而把RF能量輻射到自由空間。為了使邊緣效應(yīng)最小，接地層比電源層更大(例如20-H)。在備選的實施例中，S可以比H的20倍小，可以是10H，5H甚至是1H。
圖3B是表示依照本發(fā)明的一個實施例的該嵌入式外殼的頂視圖。該頂視圖表明接地層340位于電源層350之上。
接地層340和電源層350都有各自的周線347和357。電源周線357和接地周線347之間的距離至少是S。換而言之，電源周線357和接地周線347之間的距離并不一定要一致的等于S，而是可以等于或者大于S。此外，盡管給出的周線是矩形的，實際上只要保持該距離關(guān)系，周線可以是任意形狀的，例如正方形，圓形，三角形甚至是不規(guī)則形狀。
接地層340帶有連接通孔鏈370，該通孔鏈包括若干位于第一接地周線347周圍和電源周線357外邊的通孔。這些通孔有以通孔距離d分開的相鄰?fù)住Ｔ谝粋€實施例中，通孔距離d小于所關(guān)心的最高頻率的1/4波長。從一個通孔到另一個通孔的相鄰?fù)字g的距離也許會不同，但是相鄰?fù)字g的最大間距必須小于所關(guān)心的最高頻率的1/4波長。
理想情況下，正弦信號是最佳的，因為它們只包含一個頻率上的能量，而沒有諧波能量，即基頻整數(shù)倍頻率上的能量。然而，實際中的信號不是理想的正弦波，并且會包含諧波能量。對于集成電路來說，測量典型的不同諧波輻射的能量以決定哪個諧波份量(如果有的話)具有最大的輻射能量。如果N次諧波具有最大的輻射能量就用基頻乘以值N。例如，10次諧波具有最大的輻射能量，那么就用基頻乘以10。然后，利用下式這個值被轉(zhuǎn)換成波長
c＝λ*f (1)其中c是光速，λ是波長，f是基頻。相鄰?fù)字g的間隔d小于λ/4。根據(jù)下式d＜λ/4＝c/(4*N*f)(2)比如，設(shè)N＝10，f＝1GHz，c＝3 108m/s，那么d＜3 108m/s/(4*10*1 109周/s)＝0.75cm(3)圖4是表示依照本發(fā)明的一個實施例，帶有EMI觸點的嵌入式外殼140的頂視圖。該嵌入式外殼140包括接地層340，電源層350和觸點陣列410。
觸點陣列410包括若干觸點420，這些觸點根據(jù)封裝類型不同被制作成相應(yīng)的觸點類型。例如，觸點陣列410可以包括C4突起陣列，BGA焊球(用于OLGA封裝)，或者管腳(用于FCPGA)封裝。這些觸點420可以被連接到電源層350和/或者接地層340。如圖4所示，觸點420被隨機(jī)地表示成填充了的黑色以顯示它們被連接到電源層350和未被填充的白色以顯示它們被連接到接地層340。觸點陣列410的周線大致和電源層350的周線相同。
接地層340有一組相鄰觸點420以提供EMI屏蔽。這些EMI相鄰觸點420以一個小于1/4基頻波長的觸點距離被分開。其計算和上面給出的式(1)至式(3)相同。相鄰觸點420和觸點陣列410中的觸點420類型相同。換而言之，相鄰觸點420可以是受控的塌落芯片連接(C4)突起，球柵陣列(BGA)焊球，或者倒裝芯片針柵陣列(FCPGA)管腳。
圖5是表示依照本發(fā)明的一個實施例，帶有EMI外部環(huán)的嵌入式外殼140的頂視圖。
在本實施例中，電源層350周線外面沒有相鄰觸點。而觸點陣列410包括一個內(nèi)部環(huán)510和一個外部環(huán)520。內(nèi)部環(huán)510包括至少連接到接地層340和電源層350的觸點515。外部環(huán)520提供了EMI屏蔽并且包括被連接到接地層340的同一類型觸點525。這些觸點515和525可以是C4突起，BGA焊球(用于OLGA封裝)或者管腳(用于FCPGA封裝)。
圖6是表示依照本發(fā)明的一個實施例，使用帶有嵌入式外殼的整體電容的封裝器件600的簡圖。該封裝器件600包括整體電容610和640，一個芯片620和一個封裝襯底630。使用兩個整體電容610和640只是為了說明。在一個實施例中只能使用一個整體電容。例如，封裝設(shè)備600可以包括整體電容610或整體電容640。
為了降低由高頻信號和電源波動引起的噪聲，必須設(shè)置一些旁路電阻。在此類電路中使用分立電容將占用額外的空間并增加部件和裝配的成本。整體電容610和640被集成到封裝設(shè)備600上因而提供了一種降低噪聲的有效措施。除了提供旁路電容以外，整體電容610和640也可以減小電磁輻射。整體電容610和640基本上相似。整體電容610通過一些C4突起615被粘貼在芯片620的上表面，而整體電容640通過一些C4突起645粘貼到封裝襯底630的下表面。由于整體電容610和640是相似的，因而只需描述整體電容610就足夠了。
該芯片620包含一個工作在基頻的集成電路。芯片620和圖1中所示的芯片120基本相似。在封裝襯底630的上表面上，芯片620有若干粘貼到金屬導(dǎo)電焊點的C4突起625或者C4突起焊點(未表示出來)。整體電容610和640為芯片620的集成電路提供電荷儲存。
封裝襯底630可以使用陶瓷材料或者諸如FR-4的非陶瓷材料制作。該封裝襯底630通過若干焊接球650被連接到印刷電路板(未表示出來)的焊點上。焊接球650可以是BGA焊球。
整體電容610和640使用如上所述的嵌入式外殼構(gòu)成。整體電容實質(zhì)上形成了一個嵌入的法拉第籠以減小電磁輻射。整體電容610和640通常有和芯片620可比較的尺寸、大小和形狀。在一個實施例中，其尺寸大致為1.5cm×1.5cm。電容值取決于降噪要求。典型值在10到50微法(μF)。
圖7是表示依照本發(fā)明的一個實施例的整體電容610的截面視圖。該整體電容610包括接地層710，730和750；電源層720和740；絕緣材料715和通孔鏈760。使用三個接地層710，730以及750和兩個電源層720，740只是為了說明。在備選的實施例中，整體電容610可以包括任何數(shù)目的接地層和電源層。例如，整體電容可以只包括接地層710和電源層720。
接地層和電源層遵循上述的距離關(guān)系。為了說明，僅討論接地層710和電源層720之間的距離關(guān)系。其它的接地層和電源層之間的距離關(guān)系與之類似。
絕緣層715被設(shè)立在接地層710和電源層720之間。絕緣層的材料可以是具有高介電常數(shù)的任何合適材料，如FR-4或者X7-R。
接地層710具有一個接地面和一個接地周線。電源層720有一個電源面和一個電源周線。接地面比電源面更大。假設(shè)電源周線和接地周線之間的距離是S并且接地面和電源面之間的距離是H，則S和H之間的關(guān)系為S＞20H。和該嵌入式外殼相似，備選的實施例可以遵循不同的關(guān)系S＞10H、S＞5H或者S＞1H。
通孔鏈760可以包括若干相鄰?fù)祝@些通孔和接地層710電導(dǎo)通并且和電源層720絕緣。與圖3B中的嵌入式外殼相似，相鄰?fù)滓孕∮?/4波長的距離分開。波長的計算遵循式(1)至(3)。
雖然參考示例實施例已完成對本發(fā)明的描述，但是此描述并不理解為具有限制的意義。和本發(fā)明的其它實施例相同，在本發(fā)明的精神和范圍內(nèi)可以對示例實施例進(jìn)行多種修改，這對于熟悉本發(fā)明所屬領(lǐng)域的人員是十分明顯的。
權(quán)利要求
1.一個整體電容包括一個有電源面和電源周線的電源層，該電源層把電源連接到工作在基頻的集成電路信號上；一個有第一接地面和第一接地周線的第一接地層，該第一接地層把地連接到信號上，第一接地層和電源層之間以第一距離分開，第一接地面比電源面更大并且第一接地周線從電源周線至少擴(kuò)展第二距離，第二距離至少比第一距離大N倍；和一個設(shè)立在電源層和第一接地層之間的絕緣層。
2.權(quán)利要求1中的整體電容進(jìn)一步包括一個有第二接地面和第二接地周線的第二接地層，該第二接地層和電源層之間以第三距離分開，第二接地面比電源面更大并且第二接地周線從電源周線至少擴(kuò)展第四距離，第四距離至少比第三距離大M倍，第二接地層經(jīng)由連接位于第一接地周線周圍的第一組通孔和位于第二接地周線的第二組通孔的通孔鏈連接到第一接地層，第一組通孔和第二組通孔有相鄰?fù)祝@些相鄰?fù)滓砸粋€小于1/4基頻波長的通孔距離分開。
3.權(quán)利要求2中的整體電容，其中絕緣層使用具有高介電常數(shù)的絕緣材料制造。
4.權(quán)利要求1中的整體電容，其中N是一個范圍在1到20之間的整數(shù)。
5.權(quán)利要求1中的整體電容，其中M是一個范圍在1到20之間的整數(shù)。
6.權(quán)利要求1中的整體電容，其中第一組通孔有到一組相鄰觸點的電接觸，該相鄰觸點以小于1/4基頻波長的觸點距離分開。
7.權(quán)利要求6中的整體電容，其中觸點是受控的塌落芯片連接(C4)突起，球柵陣列(BGA)焊球和倒裝芯片針柵陣列(FCPGA)管腳中的任意一種。
8.權(quán)利要求1中的整體電容進(jìn)一步包括一個至少連接第一接地層和電源層的觸點陣列。
9.權(quán)利要求8中的整體電容，其中觸點陣列可以是C4突起陣列，BGA焊球陣列和FCPGA管腳陣列中的一種。
10.權(quán)利要求9中的整體電容，其中接地層有一組相鄰觸點，這些相鄰觸點是受控的塌落芯片連接(C4)突起，球柵陣列(BGA)焊球和倒裝芯片針柵陣列(FCPGA)管腳中的任意一種并且這些觸點以一個小于1/4基頻波長的觸點距離分開。
11.一個封裝的器件包括一個包含集成電路的芯片；一組把該芯片連接到襯底的受控的塌落芯片連接(C4)突起；和一個連接到該芯片以降低噪聲的整體電容，該整體電容包括一個有電源面和電源周線的電源層，該電源層把電源連接到工作在基頻的集成電路的信號上。一個有第一接地面和第一接地周線的第一接地層，該第一接地層把這些信號接地，該第一接地層和電源層以第一距離分開，第一接地面比電源面大并且第一接地周線從電源周線至少擴(kuò)展第二距離，該第二距離至少比第一距離大N倍，和一個設(shè)立在電源層和第一接地層之間的絕緣層。
12.權(quán)利要求11中的該封裝的器件，其中整體電容進(jìn)一步包括有第二接地面和第二接地周線的第二接地層，第二接地層和電源層之間以第三距離分開，第二接地面比電源面大并且第二接地周線從電源周線至少擴(kuò)展第四距離，第四距離至少比第三距離大M倍，第二接地層經(jīng)由連接位于第一接地周線周圍的第一組通孔和位于第二接地周線周圍的第二組通孔的通孔鏈連接到第一接地層，第一組通孔和第二組通孔有相鄰?fù)?，這些相鄰?fù)滓砸粋€小于1/4基頻波長的通孔距離分開。
13.權(quán)利要求12中的該封裝的器件，其中絕緣層是由具有高介電常數(shù)的絕緣材料制造。
14.權(quán)利要求11中的封裝的器件，其中N是一個范圍在1到20之間的整數(shù)。
15.權(quán)利要求11中的封裝的器件，其中M是一個范圍在1到20之間的整數(shù)。
16.權(quán)利要求11中的封裝的器件，其中第一組通孔和一組相鄰觸點有電接觸，這些相鄰觸點以一個小于1/4基頻波長的觸點距離分開。
17.權(quán)利要求16中的封裝的器件，其中的觸點是可控塌陷芯片連接(C4)突起，球柵陣列(BGA)焊球和翻轉(zhuǎn)芯片針柵陣列(FCPGA)中的一種。
18.權(quán)利要求11中的封裝的器件，其中整體電容進(jìn)一步包括至少連接到第一接地層和電源層的觸點陣列。
19.權(quán)利要求18中的封裝的器件，其中觸點陣列是C4突起陣列，BGA焊球陣列和FCPGA管腳陣列中的一種。
20.權(quán)利要求19中的封裝的器件，其中接地層有一組相鄰觸點，這些相鄰觸點是可控塌陷芯片連接(C4)突起，球柵陣列(BGA)焊球和倒裝芯片針柵陣列(FCPGA)管腳中的一種并且這些觸點以一個小于1/4基頻波長的觸點距離分開。
21.一種方法包括使用有電源面和電源周線的電源層將電源連接到工作在基頻的集成電路信號；使用有第一接地面和第一接地周線的第一接地層將地連接到這些信號，第一接地層以第一距離和電源層分開，第一接地面比電源面大并且第一接地周線從電源周線至少擴(kuò)展第二距離，第二距離至少比第一距離大N倍；和在電源層與第一接地層之間設(shè)立絕緣層。
22.權(quán)利要求21中的方法，進(jìn)一步包括使用通孔鏈連接第二接地層和第一接地層，第二接地層有第二接地面和第二接地周線，第二接地層和電源層之間以第三距離分開，第二接地面比電源面大并且第二接地周線從電源周線至少擴(kuò)展第四距離，第四距離至少比第三距離大M倍，通孔鏈連接位于第一接地周線周圍的第一組通孔和位于第二接地周線周圍的第二組通孔，第一組和第二組通孔有相鄰?fù)?，相鄰?fù)滓孕∮?/4基頻波長的通孔距離分開。
23.權(quán)利要求22中的方法，其中絕緣層使用具有高介電常數(shù)的絕緣材料制造。
24.權(quán)利要求21中的方法，其中N是范圍在1到20之間的整數(shù)。
25.權(quán)利要求21中的方法，其中M是范圍在1到20之間的整數(shù)。
26.權(quán)利要求21中的方法，其中第一組通孔與一組相鄰觸點有電連接，這些相鄰觸點以一個小于1/4基頻波長的接觸距離分開。
27.權(quán)利要求26中的方法，其中觸點是可控制塌陷芯片連接(C4)突起，球柵陣列(BGA)焊球和倒裝芯片針柵陣列(FCPGA)管腳中的一種。
28.權(quán)利要求21中的方法，進(jìn)一步包括通過觸點陣列至少連接到第一接地層和電源層。
29.權(quán)利要求28中的方法，其中觸點陣列是C4突起陣列，BGA焊球陣列和FCPGA管腳陣列中的一種。
30.權(quán)利要求29中的方法，其中接地層有一組相鄰觸點，這些相鄰觸點是可控制塌陷芯片連接(C4)突起，球柵陣列(BGA)焊球和倒裝芯片針柵陣列(FCPGA)管腳中的一種并且這些相鄰觸點以一個小于1/4基頻波長的觸點距離分開。
全文摘要
在本發(fā)明的一個實施例中，一個整體電容包括一個電源層，一個接地層和一個絕緣層。該電源層有一個電源面和一個第一周線。該電源層把電源連接到工作在基頻的集成電路信號上。該第一接地層有一個第一接地平面和第一接地周線。該第一接地層把地連接到信號上。第一接地層和電源層之間以第一距離分開。第一接地面比電源面大并且第一接地周線從電源周線至少擴(kuò)展第二距離。第二距離至少比第一距離大N倍。絕緣層設(shè)立在該電源層和第一接地層之間。
文檔編號H01L23/498GK1478299SQ01819792
公開日2004年2月25日 申請日期2001年9月27日 優(yōu)先權(quán)日2000年9月29日
發(fā)明者Y·-L·李, Y -L 李, C·－Y·鐘, ぶ, D·G·費(fèi)格羅爾, 費(fèi)格羅爾 申請人:英特爾公司