專利名稱：用sige bicmos集成方案制造多晶－多晶電容器的方法
技術領域：
本發(fā)明涉及到BiCMOS(亦即雙極互補金屬氧化物半導體(CMOS))工藝，更確切地說是涉及到與SiGe異質(zhì)結(jié)雙極晶體管集成的多晶硅-多晶硅亦即多晶-多晶電容器的制造方法。
背景技術：
在半導體器件制造領域中，CMOS和BiCMOS技術已經(jīng)被廣泛地用來將非常復雜的模擬-數(shù)字子系統(tǒng)集成到單個芯片上。在這種子系統(tǒng)中，通常需要高精度的電容器。
目前能夠獲得幾種電容器，包括擴散-多晶電容器、多晶-多晶電容器、和金屬-金屬電容器。為了滿足當前這一代集成器件對高精度電容器的需要，越來越多地采用了多晶-多晶電容器。
盡管其精度很高，但多晶-多晶電容器由于比較容易制作并具有優(yōu)于擴散-多晶電容器但劣于金屬-金屬電容器的電學特性，因而是高的成本與理想的電容器特性之間的一種折中。然而，制造金屬-金屬電容器比制造多晶-多晶電容器困難得多。
而且，已知多晶-多晶電容器具有比MOS(亦即擴散-多晶)電容器線性更好的V-C關系。MOS電容器的介質(zhì)來自熱生長在重摻雜擴散區(qū)上的氧化物。相反，多晶-多晶電容器的介質(zhì)通常是淀積的化學汽相淀積(CVD)氧化物，且可靠性要求使得到的氧化物比熱氧化物能夠?qū)崿F(xiàn)得更厚。因此，MOS電容器的電容值一般比多晶-多晶電容器更高。
雖然已知各種各樣的制作多晶-多晶電容器的方法，但大多數(shù)現(xiàn)有技術方法不適合于用BiCMOS工藝方案來集成?？紤]到用現(xiàn)有技術方法集成BiCMOS的問題，對于開發(fā)一種采用現(xiàn)有多晶硅層和常規(guī)BiCMOS工藝中使用的掩蔽步驟的新的改進了的制造多晶-多晶電容器的方法，一直存在著需求。具體地說，若能夠開發(fā)一種電容器底部平板由MOS晶體管的柵形成，且其中電容器的頂部平板由異質(zhì)結(jié)雙極晶體管的基區(qū)形成的多晶-多晶電容器的制造方法，則是特別有益的。

發(fā)明內(nèi)容
本發(fā)明的一個目的是提供一種不復雜也不昂貴的制造CMOS或BiCMOS集成電路使用的多晶-多晶電容器的方法。
本發(fā)明的另一目的是提供一種利用現(xiàn)有多晶硅和掩蔽步驟來制造多晶-多晶電容器，從而以低的成本將多晶-多晶電容器集成到BiCMOS器件中的方法。
本發(fā)明的再一目的是提供一種利用通常BiCMOS工藝中用來制作MOS晶體管和雙極晶體管的SiGe基結(jié)構(gòu)的步驟和結(jié)構(gòu)來制造多晶-多晶電容器的方法。
利用本發(fā)明的方法，達到了這些以及其它的目的和優(yōu)點，其中，電容器的下多晶硅層在淀積CMOS柵電極的過程中被制作，而電容器的上SiGe多晶硅層在生長SiGe異質(zhì)結(jié)雙極晶體管的基區(qū)過程中被制作。廣義地說，本發(fā)明的方法于是包含在淀積CMOS晶體管的柵電極的過程中制作多晶-多晶電容器的下平板電極；以及在生長異質(zhì)結(jié)雙極晶體管的SiGe基區(qū)的過程中制作上SiGe平板電極。
具體地說，在本發(fā)明第一實施方案中，本發(fā)明的方法包含下列步驟(a)在待要制作多晶-多晶電容器的器件區(qū)中的部分隔離區(qū)上，制作第一多晶硅層；(b)在所述第一多晶硅層周圍，制作第一氮化物間隔；(c)在所述第一多晶硅層和所述第一氮化物間隔上，淀積氮化物層；(d)將第一導電類型的離子注入到所述第一多晶硅層中，以便形成所述多晶-多晶電容器的下電極；
(e)清除部分所述氮化物層，以便形成第二氮化物間隔并暴露部分所述下電極；(f)在所述下電極的至少所述暴露部分上，制作疊層膜，所述疊層膜包含氧化層、第二多晶硅層、和SiGe層；(g)將不同于所述第一導電類型的第二導電類型離子注入到所述SiGe層和所述第二多晶硅層中；(h)對至少所述SiGe層和所述第二多晶硅層進行腐蝕，以便形成所述多晶-多晶電容器的上電極；以及(i)對所述上電極的所有暴露的表面進行自對準硅化。
要指出的是，上述工藝步驟被用來制作大電容的多晶-多晶電容器。作為變通，在對結(jié)構(gòu)進行自對準硅化之前，可以在部分暴露的上電極上制作圖形化的保護性氮化物層。
根據(jù)制作高壓器件的本發(fā)明的第二實施方案，本發(fā)明的方法包含下列步驟(a)在待要制作多晶-多晶電容器的器件區(qū)中的部分隔離區(qū)上，制作第一多晶硅層；(b)在所述第一多晶硅層周圍，制作第一氮化物間隔；(c)在所述第一多晶硅層和所述第一氮化物間隔上，淀積氮化物層；(d)將第一導電類型的離子注入到所述第一多晶硅層中，以便形成所述多晶-多晶電容器的下電極；(e)在至少所述氮化物層上制作疊層膜，所述疊層膜包含氧化物層、第二多晶硅層、和SiGe層；(f)將不同于所述第一導電類型的第二導電類型離子注入到所述SiGe層和所述第二多晶硅層中；(g)對至少所述SiGe層和所述第二多晶硅層進行腐蝕，以便形成所述多晶-多晶電容器的上電極；以及(h)對所述上電極的所有暴露的表面進行自對準硅化。
如第一實施方案的情況那樣，在自對準硅化之前，可以在至少部分暴露的上電極上制作圖形化的保護性氮化物層。
此處要強調(diào)的是，摻雜的第一多晶硅層用作本發(fā)明多晶-多晶電容器的下電極，而摻雜的SiGe層與摻雜的第二多晶硅層一起用作多晶-多晶電容器的上電極。


圖1-9是本發(fā)明第一實施方案所用的各個工藝步驟中多晶-多晶電容器的剖面圖。
圖10-11示出了可選的工藝步驟，其中圖形化的保護性氮化物層被用于本發(fā)明的第一實施方案中。
圖12-19是本發(fā)明第二實施方案所用的各個工藝步驟中多晶-多晶電容器的剖面圖。
圖20-21示出了可選的工藝步驟，其中圖形化的保護性氮化物層被用于本發(fā)明的第二實施方案中。
具體實施例方式
下面參照附在本申請書中的附圖來更詳細地描述本發(fā)明，本發(fā)明提供了一種用SiGe BiCMOS工藝集成的多晶-多晶電容器的制造方法。應該指出的是，相同的和相應的元件用相同的和相應的參考號來表示。而且，在本發(fā)明的附圖中，僅僅示出了BiCMOS器件的電容器器件區(qū)。圖中未示出的CMOS和雙極器件區(qū)，被制作在鄰近圖中所示電容器器件區(qū)的區(qū)域中。
首先參照圖1-9，示出了通過本發(fā)明第一實施方案所用的各個工藝步驟中大電容多晶-多晶電容器的制作。具體地說，圖1示出了在制作于半導體襯底10中的部分隔離區(qū)12上制作第一多晶硅層14。半導體襯底10由包括但不局限于Si、Ge、SiGe、GaAs、InAs、InP和所有其它III/V族化合物半導體的常規(guī)半導體材料組成。此處還考慮了諸如Si/Si或Si/SiGe之類的層狀襯底。在這些半導體材料中，半導體襯底最好由Si組成。半導體襯底可以是p型襯底或n型襯底，取決于待要出現(xiàn)在最終BiCMOS結(jié)構(gòu)中的MOS器件的類型。
隔離區(qū)可以是LOCOS(硅的局部氧化)區(qū)或溝道隔離區(qū)，最好是圖1所示的溝道隔離區(qū)。當采用LOCOS隔離時，本技術領域熟練人員熟知的常規(guī)氧化工藝被用來形成區(qū)域12。另一方面，當隔離區(qū)12是圖1所示的溝道隔離區(qū)時，則利用常規(guī)的光刻、腐蝕、和溝道填充方法來形成隔離溝道區(qū)。由于隔離溝道的制作包括本技術領域熟練人員熟知的常規(guī)工藝，故此處不提供其詳細描述。
稍后將成為多晶-多晶電容器下電極的第一多晶硅層14，也被制作在CMOS器件區(qū)中，并將被用于CMOS器件區(qū)中作為CMOS器件的柵電極。在本發(fā)明中，用包括但不局限于化學汽相淀積(CVD)、等離子體輔助CVD、濺射、化學溶液淀積、以及其它相似的淀積工藝等常規(guī)淀積工藝，來制作第一多晶硅層14。第一多晶硅層的厚度可以變化，但第一多晶硅層的厚度通常為大約500-5000，最好是約為1000-2000。
接著，如圖2所示，在第一多晶硅層周圍制作第一氮化物間隔16。具體地說，第一氮化物間隔16被制作在先前制作的第一多晶硅層被暴露的垂直邊界上。用諸如CVD、等離子體輔助CVD和其它相似的淀積工藝之類的常規(guī)淀積工藝，來制作由Si3N4之類的常規(guī)氮化物材料組成的第一氮化物間隔，隨之以光刻和腐蝕。用來制作第一氮化物間隔16的腐蝕工藝是對于清除氮化物比清除多晶硅來說有高的選擇性的常規(guī)腐蝕工藝。
圖3示出了在圖2所示結(jié)構(gòu)上制作第二氮化物層18之后的多晶-多晶電容器結(jié)構(gòu)。具體地說，利用相同于或不同于用來制作第一氮化物間隔的常規(guī)淀積工藝，第二氮化物層被制作在第一多晶硅層14和第一氮化物間隔16上。而且，第二氮化物層可以由相同于或不同于第一氮化物間隔的含有氮化物的材料組成。要指出的是，第二氮化物層在制作多晶-多晶電容器的過程中用來保護相鄰的器件區(qū)。
隨著第二氮化物層的就位，第一導電類型(P型或N型)的離子20被注入到第一多晶硅層中，以便形成多晶-多晶電容器的下電極22，見圖4。用來形成多晶-多晶電容器的下電極的離子注入，是在能夠在常規(guī)注入劑能量下工作的常規(guī)離子注入設備中進行的。這一注入步驟中使用的雜質(zhì)離子的濃度可以改變，其數(shù)值在本技術領域熟練人員通常使用的范圍內(nèi)。而且，本發(fā)明這一步驟中采用的雜質(zhì)離子的類型僅僅取決于待要制造的器件的類型。
根據(jù)用來制造大電容多晶-多晶電容器的本發(fā)明第一實施方案，利用常規(guī)光刻對第二氮化物層進行圖形化，并隨后采用對于清除氮化物比清除摻雜的多晶硅來說有高的選擇性的腐蝕工藝，以便形成第二氮化物間隔24，見圖5。具體地說，第二氮化物層18被腐蝕，以便在第二氮化物層中形成暴露部分下方下電極的窗口21。
接著，如圖6所示，在圖5所示的結(jié)構(gòu)上制作疊層膜30。根據(jù)本發(fā)明，疊層膜30由氧化物層32、第二多晶硅層34、和SiGe層36組成。在本發(fā)明中，氧化物層32是用CVD之類的常規(guī)淀積工藝制作的，或作為變通，可以用常規(guī)熱生長工藝來制作氧化物層32。氧化物層的厚度可以變化，但疊層膜30的氧化物層32的厚度通常約為50-200。
用相同于或不同于用來制作第一多晶硅層14的淀積工藝，制作疊層膜30的多晶硅層34。多晶硅層34的厚度可以變化，但疊層膜30的第二多晶硅層34的厚度通常約為100-1000。
用包括但不局限于超高真空化學汽相淀積(UHVCVD)、分子束外延(MBE)、快速熱化學汽相淀積(RTCVD)、和等離子體增強化學汽相淀積(PECVD)的常規(guī)淀積工藝，來制作也被用來形成雙極晶體管區(qū)(未示出)的SiGe基區(qū)的疊層膜30的SiGe層36。要指出的是，SiGe的厚度可以變化，因而不局限于具體的厚度范圍。用來制作SiGe層的上述各個淀積工藝包括采用本技術領域熟練人員熟知的常規(guī)條件。這些條件可以根據(jù)用來制作SiGe層的淀積工藝的類型而變化。
在暴露的下電極上已經(jīng)制作疊層膜30之后，對SiGe層36和第二多晶硅層34進行離子注入，其中不同于第一導電類型的第二導電類型離子38，被注入到層36和34中。具體地說，在能夠在常規(guī)注入劑能量下工作的常規(guī)離子注入設備中進行上述第二離子注入步驟。這一注入步驟亦即層36和34的摻雜步驟中使用的雜質(zhì)的濃度可以變化，取決于注入到第一多晶硅層中的雜質(zhì)的類型。圖7示出了形成被摻雜層40的本發(fā)明的這一步驟。要指出的是，被摻雜層40是SiGe層36和第二多晶硅層34的組合。而且，被摻雜層40用作本發(fā)明多晶-多晶電容器的上電極。
在用第二導電類型離子對SiGe層和第二多晶硅層進行摻雜之后，對被摻雜的層40(亦即被摻雜的SiGe層和被摻雜的第二多晶硅層)進行能夠?qū)⒈粨诫s的SiGe層和第二多晶硅層圖形化成形成圖8所示結(jié)構(gòu)的上電極40的常規(guī)光刻和腐蝕工序。應該指出的是，在腐蝕被摻雜的SiGe層和第二多晶硅層的過程中，下方的某些氧化層也可能被腐蝕。
本發(fā)明的這一步驟之后，可以可選地對上電極亦即被摻雜的層40進行另一離子注入工序，其中附加的第二離子被注入到上電極中。要指出的是，這一可選的附加注入步驟形成了CMOS器件區(qū)中的源區(qū)和漏區(qū)(圖中未示出)。圖9示出了上電極暴露表面已經(jīng)經(jīng)歷了常規(guī)自對準硅化工序之后的結(jié)構(gòu)，其中形成了自對準硅化物區(qū)42。此自對準硅化工序是利用本技術領域熟練人員熟知的常規(guī)退火溫度和時間進行的。
圖10-11示出了在進行自對準硅化工序之前可以被用于本發(fā)明第一方法中的附加的工藝步驟。具體地說，圖10示出了圖9的結(jié)構(gòu)，它包括制作在多晶-多晶電容器水平表面上的圖形化保護性氮化物層44。利用常規(guī)淀積工藝，隨之以光刻和腐蝕，來制作此圖形化保護性層。圖11示出了進行上述自對準硅化工序之后的結(jié)構(gòu)。
圖12-19示出了本發(fā)明的第二實施方案，其中第二氮化物層18在所有各個工藝步驟中保留在結(jié)構(gòu)中。這就得到了高電壓多晶-多晶電容器器件。具體地說，用來制作圖12-15所示結(jié)構(gòu)的工藝步驟與上述圖1-4所示的完全相同。代替如圖5所示那樣對氮化物層進行腐蝕，在本發(fā)明的這一實施方案中，氮化物層不被腐蝕，并用上述工藝步驟在其上制作疊層膜30，以便提供圖16所示的結(jié)構(gòu)。圖17-19除了多晶-多晶電容器包括第二氮化物層18之外，與圖7-9完全相同。
圖20-21示出了本發(fā)明第二實施方案的一個可選步驟，其中使用了圖形化保護性氮化物層。
雖然已經(jīng)根據(jù)本發(fā)明的優(yōu)選實施方案對本發(fā)明進行了具體的描述，但本技術領域熟練人員可以理解的是，可以作出形式和細節(jié)方面的上述和其它的改變而不超越本發(fā)明的構(gòu)思與范圍。因此認為本發(fā)明不局限于所述的準確形式和細節(jié)，而是包含在所附權利要求的范圍內(nèi)。
權利要求
1.一種用BiCMOS工藝來制造集成的多晶-多晶電容器的方法，它包含在淀積CMOS晶體管的柵電極的過程中制作多晶-多晶電容器的下平板電極；以及在生長異質(zhì)結(jié)雙極晶體管的SiGe基區(qū)的過程中制作上SiGe平板電極。
2.權利要求1的方法，其中用下列步驟來制作所述下平板電極在待要制作多晶-多晶電容器的器件區(qū)中的部分隔離區(qū)上，制作第一多晶硅層；在所述第一多晶硅層周圍，制作第一氮化物間隔；在所述第一多晶硅層和所述第一氮化物間隔上，淀積氮化物層；以及將第一導電類型的離子注入到所述第一多晶硅層中，以便形成所述多晶-多晶電容器的所述下平板電極。
3.權利要求2的方法，其中用下列步驟來制作所述上SiGe平板電極清除部分所述氮化物層，以便形成第二氮化物間隔并暴露部分所述下平板電極；在所述下平板電極的至少所述暴露部分上，制作疊層膜，所述疊層膜包含氧化物層、第二多晶硅層和SiGe層；將不同于所述第一導電類型的第二導電類型離子注入到所述SiGe層和所述第二多晶硅層中；對至少所述SiGe層和所述第二多晶硅層進行腐蝕，以便形成所述多晶-多晶電容器的所述上平板電極；以及對所述上SiGe平板電極的所有暴露表面進行自對準硅化。
4.權利要求3的方法，其中在自對準硅化之前，在部分所述上SiGe平板電極上制作圖形化保護性氮化物層。
5.權利要求2的方法，其中用下列步驟來制作所述上SiGe平板電極在至少所述氮化物層上，制作疊層膜，所述疊層膜包含氧化物層、第二多晶硅層和SiGe層；將不同于所述第一導電類型的第二導電類型離子注入到所述SiGe層和所述第二多晶硅層中；對至少所述SiGe層和所述第二多晶硅層進行腐蝕，以便形成所述多晶-多晶電容器的所述上SiGe平板電極；以及對所述上SiGe平板電極的所有暴露表面進行自對準硅化。
6.權利要求5的方法，其中在自對準硅化之前，在部分所述上SiGe平板電極上制作圖形化保護性氮化物層。
7.一種用BiCMOS工藝來制造集成的多晶-多晶電容器的方法，它包含下列步驟(a)在待要制作多晶-多晶電容器的器件區(qū)中的部分隔離區(qū)上，制作第一多晶硅層；(b)在所述第一多晶硅層周圍，制作第一氮化物間隔；(c)在所述第一多晶硅層和所述第一氮化物間隔上，淀積氮化物層；(d)將第一導電類型的離子注入到所述第一多晶硅層中，以便形成所述多晶-多晶電容器的下電極；(e)清除部分所述氮化物層，以便形成第二氮化物間隔并暴露部分所述下電極；(f)在所述下電極的至少所述暴露部分上，制作疊層膜，所述疊層膜包含氧化層、第二多晶硅層、和SiGe層；(g)將不同于所述第一導電類型的第二導電類型離子注入到所述SiGe層和所述第二多晶硅層中；(h)對至少所述SiGe層和所述第二多晶硅層進行腐蝕，以便形成所述多晶-多晶電容器的上電極；以及(i)對所述上電極的所有暴露的表面進行自對準硅化。
8.權利要求7的方法，其中在自對準硅化之前，在部分暴露的上電極上制作圖形化保護性氮化物層。
9.權利要求7的方法，其中用選自化學汽相淀積(CVD)、等離子體輔助CVD、濺射、和化學溶液淀積中的淀積工藝來制作所述第一多晶硅層。
10.權利要求7的方法，其中用淀積和腐蝕方法來制作所述第一氮化物間隔。
11.權利要求7的方法，其中用選自CVD、等離子體輔助CVD、濺射、和化學溶液淀積中的淀積工藝來制作所述氮化物層。
12.權利要求1的方法，其中用選自超高真空化學汽相淀積(UHVCVD)、分子束外延(MBE)、快速熱化學汽相淀積(RTCVD)、和等離子體增強化學汽相淀積(PECVD)中的淀積工藝來制作步驟(f)中提供的所述SiGe層。
13.一種用BiCMOS工藝來制造集成的多晶-多晶電容器的方法，它包含下列步驟(a)在待要制作多晶-多晶電容器的器件區(qū)中的部分隔離區(qū)上，制作第一多晶硅層；(b)在所述第一多晶硅層周圍，制作第一氮化物間隔；(c)在所述第一多晶硅層和所述第一氮化物間隔上，淀積氮化物層；(d)將第一導電類型的離子注入到所述第一多晶硅層中，以便形成所述多晶-多晶電容器的下電極；(e)在至少所述氮化物層上制作疊層膜，所述疊層膜包含氧化物層、第二多晶硅層和SiGe層；(f)將不同于所述第一導電類型的第二導電類型離子注入到所述SiGe層和所述第二多晶硅層中；(g)對至少所述SiGe層和所述第二多晶硅層進行腐蝕，以便形成所述多晶-多晶電容器的上電極；以及(h)對所述上電極的所有暴露的表面進行自對準硅化。
14.權利要求13的方法，其中在自對準硅化之前，在部分暴露的上電極上制作圖形化保護性氮化物層。
15.權利要求13的方法，其中用選自化學汽相淀積(CVD)、等離子體輔助CVD、濺射、和化學溶液淀積中的淀積工藝來制作所述第一多晶硅層。
16.權利要求13的方法，其中用淀積和腐蝕方法來制作所述第一氮化物間隔。
17.權利要求13的方法，其中用選自CVD、等離子體輔助CVD、濺射、和化學溶液淀積中的淀積工藝來制作所述氮化物層。
18.權利要求13的方法，其中用選自超高真空化學汽相淀積(UHVCVD)、分子束外延(MBE)、快速熱化學汽相淀積(RTCVD)、和等離子體增強化學汽相淀積(PECVD)中的淀積工藝來制作步驟(e)中提供的所述SiGe層。
全文摘要
一種用BiCMOS工藝來制造集成的多晶－多晶電容器的方法，它包括在淀積CMOS晶體管的柵電極的過程中制作多晶－多晶電容器的下平板電極；以及在生長異質(zhì)結(jié)雙極晶體管的SiGe基區(qū)的過程中制作上SiGe平板電極。
文檔編號H01L21/70GK1427463SQ01143340
公開日2003年7月2日 申請日期2001年12月20日 優(yōu)先權日2001年12月20日
發(fā)明者道格拉斯·D·庫鮑科, 詹姆斯·S·杜恩, 斯蒂芬·A·斯特翁奇 申請人:國際商業(yè)機器公司