專利名稱：制造微電子器件的方法和微電子器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種制造微電子器件的方法，其中在基片上構(gòu)成存儲電容，并在該存儲電容上構(gòu)成一個(gè)防止氫透過的勢壘。本發(fā)明另外還涉及這類微電子器件。
背景技術(shù)：
常規(guī)的微電子半導(dǎo)體存儲器件(DRAM)主要是由選擇晶體管或開關(guān)晶體管和存儲電容組成，其中在兩個(gè)電容片之間插入一種介電材料。在大多數(shù)情況下，通常采用介電常數(shù)最大約為8的氧化物或氮化物層作為電介質(zhì)。為了縮小所述的存儲電容并制造出非易失的存儲器，需要具有很高介電常數(shù)的“新型”電容材料(鐵電物質(zhì)或順電體)。在W.Hoenlein，Phys的出版物“用于千兆比特存儲器芯片的新電介質(zhì)”中第55頁(1999)曾講述過這種材料的例子。為了制造鐵電電容器以應(yīng)用到高集成密度的非易失半導(dǎo)體存儲器件中，可以采用諸如SrBi2(Ta，Nb)2O9(SBT或SBTN)、Pb(Zr，Ti)O3(PZT)、或Bi4Ti3O12(BTO)等鐵電材料作為電容片之間的電介質(zhì)。但也可以采用諸如(Ba，Sr)TiO3(BST)等順電材料。
但采用這種新型電介質(zhì)將使半導(dǎo)體處理工藝面臨新的挑戰(zhàn)。首先，這種新型材料再也不能與傳統(tǒng)的多晶硅電極材料結(jié)合起來。因此必須使用諸如鉑金屬或其導(dǎo)電氧化物(譬如RuO2)等惰性電極材料。其原因在于，在淀積所述的鐵電物質(zhì)之后，該鐵電物質(zhì)有時(shí)還必須在550-800℃的溫度下在含氧的空氣中多次退火(“預(yù)處理”)。因此，為了避免該鐵電物質(zhì)與電極發(fā)生不理想的化學(xué)反應(yīng)，所述的電極大多都是由鉑或溫度足夠穩(wěn)定的其它惰性材料、譬如其它鉑金屬(Pd，Ir，Rh，Ru，Os)等制成。
為了集成所述的存儲電容，需要在含氫的環(huán)境下執(zhí)行一些處理步驟。于是，譬如為了對金屬敷層和晶體管進(jìn)行預(yù)處理，需要在氮?dú)浠旌蠚庵羞M(jìn)行退火，所述的氮?dú)浠旌蠚庥?5％的氮(N2)和5％的氫(H2)組成。但是，向被處理的存儲電容、也即向所述電介質(zhì)中注入氫將會因還原反應(yīng)而導(dǎo)致電介質(zhì)的氧化物陶瓷產(chǎn)生降解。另外，由于在這些層中具有較高的氫含量，所以中間金屬氧化物或氮化硅鈍化層的受等離子體支持的淀積(PECVD)將會促使所述電介質(zhì)的鐵電或順電材料產(chǎn)生還原。即便在淀積諸如鎢或鈦等耐高溫金屬導(dǎo)電材料時(shí)，也會產(chǎn)生氫。這種淀積的作用是譬如產(chǎn)生一些層或填充接觸孔。
此外，在存儲電容內(nèi)注入氫還會給結(jié)構(gòu)性能帶來負(fù)面影響。譬如可能導(dǎo)致剝落效應(yīng)。
已經(jīng)公知，可以在所述的存儲電容上鍍敷一種氮化硅層來作為防止氫注入的勢壘。譬如在約75℃時(shí)按照LPCVD(低壓化學(xué)氣相淀積)處理來淀積氮化硅。在形成該氮化硅的過程中，原材料為SiH2Cl2和NH3。但在該淀積過程中會導(dǎo)致形成氫自由基，并由此損害所述的存儲電容。
另外還已知可以用如下材料形成氫勢壘，這種材料可以在沒有氫的情況下進(jìn)行淀積。這種材料的例子有AlOx、TiOx和TiOxNy。但該氧化物材料很難腐蝕，使得在向所述的勢壘上鍍敷完普通的氧化硅之后，只有利用較大的費(fèi)用才能把接觸孔腐蝕到存儲電容的電極，以及/或者穿過所述的勢壘腐蝕至基片材料。
也已經(jīng)有人建議取消在有氫的情況下用鎢填充接觸孔，而代之以鋁。因此，如今從商業(yè)上獲得的具有鐵電介質(zhì)的產(chǎn)品在實(shí)施時(shí)是利用鋁作為金屬材料。但與利用鋁相比，利用鎢可以使填充區(qū)的可靠性變得更高。無論如何，隨著半導(dǎo)體存儲器越來越小型化和存儲密度的進(jìn)一步提高，必須放棄如今已知的采用鋁填充的方法。

發(fā)明內(nèi)容
本發(fā)明的任務(wù)在于，提供一種文章開頭所述類型的方法和微電子器件，它們允許在鍍敷有效的氫勢壘之后簡便地腐蝕接觸孔。在此，鍍敷氫勢壘不會導(dǎo)致增大對存儲電容的損害。
該任務(wù)由具有權(quán)利要求1特征部分的方法和具有權(quán)利要求12特征部分的器件來實(shí)現(xiàn)。改進(jìn)方案由從屬權(quán)利要求給出。
對于本發(fā)明的方法，其基本思想是在形成所述的勢壘時(shí)首先產(chǎn)生一種氧化硅層。對所述的存儲電容和至少一部分所述的氧化硅層進(jìn)行退火，也就是說，尤其是直接在淀積所述的氧化硅之后便緊接著引入溫度處理。譬如在溫度為500℃或更高、優(yōu)選為650℃或更高的含氧空氣中對所述存儲電容和氧化硅層進(jìn)行烘烤。
在退火后的氧化硅層上鍍敷一種防止氫透過的勢壘層。
尤其當(dāng)所述存儲電容的電極包含鉑或鉑金屬時(shí)，該氧化硅層可以奪去鉑或鉑金屬的催化作用，而在存在氫的情況下，該催化作用可能導(dǎo)致存儲電容產(chǎn)生非常嚴(yán)重的損傷。因此，在接下來存在氫的處理步驟中，所述的存儲電容只會產(chǎn)生較小或根本沒有損傷，從而優(yōu)選地把所述氧化硅層直接鍍敷在所述的電極材料上。
對所述存儲電容和至少一部分所述的氧化硅層進(jìn)行退火或烘烤的作用是，把在鍍敷所述氧化硅層時(shí)流入到所述存儲電容附近或注入到該存儲電容中的氫重新去掉。優(yōu)選地，所述的退火是在含氧的空氣中進(jìn)行的，使得氧與氫結(jié)合起來(形成水分子)。該退火已在鍍敷氫勢壘層之前對電介質(zhì)進(jìn)行了所需的預(yù)處理。
優(yōu)選地，在低溫處理、尤其是在PECVD(等離子體增強(qiáng)化學(xué)氣相淀積)處理中淀積至少一部分所述的氧化硅層。此處的溫度譬如約為350℃。該低溫處理的主要優(yōu)點(diǎn)在于，所存在的氫不會持續(xù)地對存儲電容造成損害。由于接下來優(yōu)選地在非常高的溫度下進(jìn)行退火，所以向存儲電容中注入氫是可逆的。此外在低溫下，氫不會與介電材料發(fā)生在高溫下可能發(fā)生的化學(xué)反應(yīng)。
尤其在以高于所述淀積的溫度進(jìn)行退火時(shí)，利用退火還通常可以壓縮所述的氧化硅層。由此可以輔助地防止氫的透過。
最后，在接下來的方法步驟中氧化硅層的退火將對其特性產(chǎn)生有利的影響，因?yàn)檠趸鑼釉谕嘶鹌陂g已遭受了通常會導(dǎo)致結(jié)構(gòu)變化的溫度。譬如在接下來鍍敷勢壘層期間，這種結(jié)構(gòu)變化是不希望有的，因?yàn)樗赡軙λ鰟輭緦拥慕Y(jié)構(gòu)和粘合特性產(chǎn)生不利影響。這也相應(yīng)地適用于接下來鍍敷在勢壘層上的材料，譬如嵌入在存儲電容和勢壘之中的絕緣層材料等等。
優(yōu)選地，對于氧化硅層中需鍍敷到已鍍敷的子層上的子層，其淀積是在高溫處理、尤其是在HTO(高溫氧化物)處理中進(jìn)行的。由于溫度較高，接下來無需對該子層進(jìn)行退火便能產(chǎn)生高密度的氧化硅。但還是可以優(yōu)選地在鍍敷該子層之后實(shí)行退火處理，以便治愈可能由注入的氫而給存儲電容帶來的損傷以及/或者烘干所注入的氫。
利用本發(fā)明，可以為所述的電接觸，特別是可以為置于所述絕緣層和勢壘之中的接觸孔的填充使用鎢，因?yàn)橥ㄟ^該勢壘可以有效地防止氫注入電容器。由此可以進(jìn)行進(jìn)一步小型化，并在微電子存儲器件中實(shí)現(xiàn)較高的存儲密度。
優(yōu)選地，至少一部分所述的勢壘層是在無氫的淀積處理中被鍍敷到所述已退火過的氧化硅層上。在此，該部分勢壘層的厚度可以保持得如此之小，使得在諸如金屬氧化物等很難腐蝕的材料情況下，該勢壘層可以利用合適的費(fèi)用進(jìn)行腐蝕。如果鍍敷了勢壘層的這種子層，則可以在存在氫的情況下鍍敷其它的子層，因?yàn)槭孪儒兎蟮牟糠謩輭緦右涯軌虮Ｗo(hù)存儲電容免遭氫的侵害。
如果在存在氫的情況下鍍敷或淀積至少一部分勢壘層，則可優(yōu)選地隨后對存儲電容、氧化硅層和已鍍敷的部分勢壘層進(jìn)行退火。對此也相應(yīng)地適用譬如在鍍敷勢壘層之前進(jìn)行退火。
在一種優(yōu)選實(shí)施方案中，所述勢壘層的子層-但不是所述首先鍍敷的子層-由氮化硅組成，或被鍍敷一個(gè)氮化硅層。在該情形下，事先鍍敷的、所述勢壘層的至少一個(gè)子層作用為在鍍敷氧化硅層時(shí)所存在的氫的緩存器。按照事先已鍍敷的子層的材料，該子層可以是氫的勢壘和/或存儲器。存儲氫的材料譬如為鈦及其大多數(shù)化合物。
Ti、TiN、TiOx(譬如將Ti在700℃和氧空氣中反應(yīng)性地濺蝕或氧化5分鐘)、Ta、TaN、TaOx(譬如將Ta在700℃和氧空氣中反應(yīng)性地濺蝕或氧化5分鐘)、AlOx、NbOx、ZrOx和/或SixNy。
尤其可以在LPCVD(低壓化學(xué)氣相淀積)處理中，并在600-750℃、優(yōu)選為660℃且氣壓為30Pa的情況下氣相淀積由SixNy構(gòu)成的勢壘層或子層。另外，還可以在LP(低壓)微波處理中淀積SixNy層，其中通過微波輻射激活SixNy的至少一個(gè)母體。利用這種方法可以避免在LPCVD處理中存在的、形成氫的原材料NH3。
所述的SiN層也可以通過濺蝕來制造，由此在淀積期間同樣可以避免出現(xiàn)H2。
通過以兩個(gè)或兩個(gè)以上的子層形式構(gòu)成所述的氧化硅層，并且在不同的制造過程中鍍敷所述的子層和由此使所述的子層具有不同的氧化物結(jié)構(gòu)，可以進(jìn)一步避免上文所述的對存儲電容的損害。另外，由此還可以為鍍敷原本的勢壘層打下良好的基礎(chǔ)，并降低了存儲電容的外部電極中鉑或鉑金屬的催化作用。
優(yōu)選地，所述的勢壘層具有由不同材料組成的兩個(gè)子層。特別是，靠近所述氧化硅層的子層由含金屬氧化物的材料組成，且層厚為50nm或更小，優(yōu)選約為20nm。除了已講述過的金屬外，還可以考慮所有的過渡金屬作為所述金屬氧化物的金屬。也可選擇考慮過渡金屬的所有氮化物來作為所述勢壘層子層的材料，或作為勢壘層的材料。遠(yuǎn)離所述氧化硅層的子層尤其為一種層厚優(yōu)選約為25nm的氮化硅層。


現(xiàn)在借助實(shí)施例來詳細(xì)闡述本發(fā)明。對此請參考附圖。在各附圖中圖1用剖面圖示出了按照層疊單元結(jié)構(gòu)的DRAM存儲單元和按照偏置單元結(jié)構(gòu)的DRAM存儲單元，圖2用剖面圖示出了兩種其它種類的存儲單元，圖3用剖面圖示出了第一實(shí)施方案的氫勢壘的層結(jié)構(gòu)，以及圖4用剖面圖示出了第二實(shí)施方案的氫勢壘。
具體實(shí)施例方式
圖1中的左部分示出了一種層疊單元式的存儲單元，而右部分則示出了一種偏置單元式的存儲單元，它們位于同一半導(dǎo)體基片1上。大約位于圖中心的鋸齒線所表示的意思是，該兩種不同的存儲單元在實(shí)際中通常并不是布置在同一半導(dǎo)體基片上。
在所述的半導(dǎo)體基片1上設(shè)有供兩個(gè)存儲單元共用的源極區(qū)23。此外還分別設(shè)有一個(gè)漏極區(qū)21。在漏極和源極中間分別有一個(gè)門極22，由此為兩個(gè)存儲單元各構(gòu)成一個(gè)作用為選擇晶體管的MOS晶體管2。所述的門極22被電連接在字線WL上。字線WL和MOS晶體管2被嵌入在譬如由SiO2組成的第一絕緣層7中。
附圖左部分所示出的層疊單元式存儲單元的漏極區(qū)21通過一個(gè)用鎢填充的接觸孔64而被連至置于所述第一絕緣層7上方的、存儲電容3的第一電極31上。在該第一電極31上鍍敷了一種介電常數(shù)大于8的、由鐵電材料或順電材料組成的電介質(zhì)32。在所述電介質(zhì)32上又鍍敷了第二電極33，使得所述的第一、第二電極31、33與位于其中間的電介質(zhì)32一起組成存儲電容3。
就存儲電容3的基本結(jié)構(gòu)而言，它同樣也適用于附圖右部分所示的偏置單元式存儲單元的情形。但該偏置單元與層疊單元的不同之處在于所述電容層31、32、33沿著第一絕緣層7表面的延伸、以及在于電極31、33的電接觸。正如上文所述，在層疊單元中，電極31是從下面進(jìn)行接觸的。而在偏置單元中，第一電極31是在一個(gè)既無電介質(zhì)32也無第二電極33在第一電極31上延伸的區(qū)域內(nèi)從上面進(jìn)行接觸的。對此，穿過嵌有存儲電容3的第二絕緣層5而腐蝕了一個(gè)接觸孔6，并利用鎢進(jìn)行填充。在第二種單元類型中，第二電極33的接觸是通過所述第二絕緣層5內(nèi)的一個(gè)接觸孔6從上面來實(shí)現(xiàn)的。另外，在偏置單元(附圖右部分)中，第二電極33利用沿著第二絕緣層5的表面進(jìn)行延伸的電連接62、并通過用鎢填充的接觸孔61穿過所述的第一和第二絕緣層5、7而與漏極區(qū)21電氣地相連。另一接觸孔65從源極區(qū)23出發(fā)并穿過所述第一和第二絕緣層5、7，直至在所述第二絕緣層5的表面處到達(dá)位線BL。
因此，所述的偏置單元在其電接觸和MOS晶體管2方面需要較大的構(gòu)造體積。相反，所述層疊單元在其制造過程中對精度和費(fèi)用有較高的要求。
在兩種存儲單元類型中，在所述第二電極33上均鍍敷了一種層狀的勢壘4，該勢壘可以防止存儲電容3被注入氫。特別是，存儲電容3的電介質(zhì)32由一種上文所述的氫敏感材料組成。
在圖1所示的存儲單元中，首先構(gòu)造介電層，然后再鍍敷所述的勢壘4。為了使稍后腐蝕接觸孔61、65變得更容易，如此地構(gòu)造所述的勢壘4，使得在稍后接觸孔61、65的范圍內(nèi)總是有一個(gè)寬度為Z的開口，該寬度大于所述接觸孔61、65的寬度。在構(gòu)造完勢壘4之后鍍敷所述的第二絕緣層5。隨后腐蝕和金屬化所述的接觸孔6、61、65。最后還要在第二絕緣層5的表面上或在金屬敷層上鍍敷一個(gè)覆蓋層8。
在圖2中同樣分別示出了層疊單元型和偏置單元型的存儲單元。該兩個(gè)存儲單元在勢壘4的結(jié)構(gòu)方面不同于圖1所示的存儲單元。在此，勢壘4和電介質(zhì)32是共同進(jìn)行構(gòu)造的，尤其是通過使用相同或同類的掩模。這意味著一方面簡化了制造過程，但另一方面又導(dǎo)致了介電層的邊緣不會被勢壘4覆蓋。圖2所示的偏置單元的優(yōu)點(diǎn)在于，所述的勢壘4不與第一電極31接觸。因此還可以無限制地給勢壘4使用導(dǎo)電材料。如果在圖1所示偏置單元的勢壘4中也使用這些材料，則需要采取諸如結(jié)構(gòu)變化等特殊措施，或者首先鍍敷的勢壘4的子層必須由電絕緣的材料構(gòu)成。
下面借助圖3和4來詳細(xì)說明防止氫透過的勢壘實(shí)施例，正如其在圖1和2所示的存儲單元中一樣。
圖3示出了具有二氧化硅層41和勢壘層42的四層結(jié)構(gòu)，所述的二氧化硅層41由下子層411和上子層412組成，而所述的勢壘層42則由下子層421和上子層422組成。所述二氧化硅層41的下子層411譬如被直接鍍敷在圖1和2所示存儲電容3的第二電極33上，而且被作為PECVD(等離子體增強(qiáng)化學(xué)氣相淀積)處理中的TEOS氧化物，其中燃燒一種等離子體并由此激發(fā)反應(yīng)生成SiO2。
在鍍敷第一子層411之后，將所述的存儲電容和第一子層411一起優(yōu)選地在700℃的溫度下、而且在大氣壓的氧空氣中退火30分鐘。這樣便可以尤其使陶瓷電介質(zhì)自愈(退火)，并把在制造第一子層411時(shí)所注入到存儲電容內(nèi)的氫排出，而且還可以進(jìn)行壓縮并由此給下一方法步驟提供所述的下子層411。也可以選擇在短時(shí)間內(nèi)于其它溫度下進(jìn)行退火。但如果在所述存儲電容和下子層411的溫度為500℃的情況下退火至少5分鐘，則也可以獲得較好的結(jié)果。
退火之后，在HTO(高溫氧化物)處理中利用原始?xì)怏wSiH4和N2O在約700℃和氣壓為40帕的情況下把所述的上子層412直接淀積到第一子層411的表面上。然后，尤其在與鍍敷完所述下子層411后為相同的條件下，將整個(gè)二氧化硅層41和所述的存儲電容重新退火。
通過在多個(gè)步驟中鍍敷二氧化硅層41，一方面可以避免損壞存儲電容或可利用退火治愈損傷，另一方面還可以用較高的質(zhì)量鍍敷二氧化硅層。在鍍敷所述的下子層411時(shí)，所述的溫度比較低，使得對存儲電容只有較小的損傷。尤其對于圖1和2所示存儲單元所需的、對所述位于下邊的電容層32、33進(jìn)行邊緣和邊界覆蓋而言，通過鍍敷下子層411還是不夠的。但是，尤其由于能屏蔽所存在的氫，而且電極31、33中可能存在的鉑或鉑金屬的催化作用也被減少，所以在鍍敷上子層412的高溫處理過程中，該下子層411已經(jīng)阻止了存儲電容進(jìn)一步被損害。在高溫處理過程中淀積的上子層412使位于下邊的各層具有非常好的邊緣和邊界覆蓋。
在第二次退火之后，直接在所述二氧化硅層41的上子層412上鍍敷勢壘層42的下子層421。由此所需的淀積過程是公知的，而且這要視下子層421的相應(yīng)材料而定。該下子層譬如可以由ZrOx、TiN、Ti或AlOx組成。在鍍敷所述的下子層421之后可以重新退火。
直接在所述的下子層421上鍍敷勢壘層42的上子層422。優(yōu)選地，該上子層422的材料為Si3N4，該材料可以在750℃和30Pa氣壓時(shí)的LPCVD(低壓化學(xué)氣相淀積)處理中或在PECVD處理中進(jìn)行淀積。在該過程中淀積的Si3N4針對氫的透過具有顯著的勢壘作用，而且實(shí)際上其自身不含氫。然而由于在制造Si3N4層的過程中使用了含氫氣體SiH2Cl2(SiH4)和NH3，所以事先鍍敷下子層421起到了有利作用，并防止了存儲電容遭受不可逆的損傷。所述的下子層421可以在無氫的淀積過程中進(jìn)行制造，并尤其由通常難以腐蝕的金屬氧化物組成。但是，由于所述勢壘層42的下子層421還沒有必要具有整個(gè)勢壘層42的全部勢壘作用，所以該下子層421可以具有譬如約為20nm的較小層厚，以便可以利用合適的費(fèi)用來腐蝕該層。其它子層的層厚譬如為二氧化硅層41的下子層411為20nm，二氧化硅層41的上子層412為25nm，以及勢壘層42的上子層422為25nm。
防止氫透過的另一勢壘實(shí)施例如圖4所示。在此，二氧化硅層41下子層411和上子層412尤其是用同樣的方式制造的，并象圖3所示實(shí)施例中的相應(yīng)層一樣進(jìn)行退火。但圖4所示的勢壘層42是由一種材料組成的，而且優(yōu)選地在一個(gè)連續(xù)的處理中進(jìn)行鍍敷。為了實(shí)施較好的勢壘作用，所示勢壘層42的層厚優(yōu)選為50～100nm。另外有利的是，選擇容易腐蝕的材料，尤其是TiN、TaN或過渡金屬的其它氮化物來作為其材料?？梢韵胍?，也可以采用LPCVD-SiN、PECVD-SiN、HOx或ZrOx作為所述勢壘層42的材料。
本發(fā)明并不局限于借助附圖所詳細(xì)講述的實(shí)施例。具體地講，所述的氧化硅層譬如也可以是在一個(gè)連續(xù)方法步驟中產(chǎn)生的單個(gè)層，而且/或者只有在鍍敷各子層之后才對多個(gè)子層實(shí)施退火。但在該情形下，所述的退火將導(dǎo)致改善存儲電容的性能。
符號清單1 半導(dǎo)體基片2 MOS晶體管3 存儲電容4 勢壘5 第二絕緣層
6 接觸孔7 第一絕緣層8 覆蓋層21 漏極區(qū)22 門極23 源極區(qū)24 第一電極25 電介質(zhì)26 第二電極27 二氧化硅層28 勢壘層29 接觸孔30 電連接64 接觸孔65 接觸孔411下子層412上子層413下子層414上子層
權(quán)利要求
1.制造微電子器件的方法，其中，a)在基片(1)上形成一個(gè)存儲電容(3)，所述電容包括-第一電極(31)-第二電極(32)，和-位于所述電極(31，32)之間的鐵電或順電電介質(zhì)(33)，而且a)在所述的存儲電容(3)上形成一種防止氫透過的勢壘(4)，其特征在于在形成所述的勢壘時(shí)，-首先產(chǎn)生一種氧化硅層(41)，-對所述的存儲電容(3)和至少一部分所述的氧化硅層(41)進(jìn)行退火，并且-在退火后的氧化硅層(41)上鍍敷一種防止氫透過的勢壘層(42)。
2.如權(quán)利要求1所述的方法，其特征在于至少一部分所述的勢壘層(42)是在無氫的淀積處理中鍍敷的。
3.如權(quán)利要求1或2所述的方法，其特征在于所述的勢壘層(42)由多個(gè)子層(421，422)構(gòu)成，這些子層均能防止氫透過。
4.如權(quán)利要求3所述的方法，其特征在于鍍敷所述勢壘層(42)的第一子層(421)，隨后鍍敷由氮化硅組成的第二子層(422)。
5.如權(quán)利要求4所述的方法，其特征在于所述的氮化硅層是在一種LP(低壓)微波處理中進(jìn)行淀積的，在該處理中通過微波輻射來激活所述氮化硅的至少一種母體。
6.如權(quán)利要求1～5之一所述的方法，其特征在于至少一部分所述的勢壘層(42)在其鍍敷之后被退火。
7.如權(quán)利要求1～6之一所述的方法，其特征在于所述的氧化硅層(41)由多個(gè)子層(411，412)構(gòu)成。
8.如權(quán)利要求7所述的方法，其特征在于所述的第一子層(411)是在低溫處理、尤其是在PECVD(等離子體增強(qiáng)化學(xué)氣相淀積)處理中被淀積的。
9.如權(quán)利要求7或8所述的方法，其特征在于在高溫處理、尤其是在HTO(高溫氧化物)處理中淀積下一子層(412)。
10.如權(quán)利要求7～9之一所述的方法，其特征在于在鍍敷完子層(411，412)之后，尤其是在每次鍍敷完所述子層(411，412)中的一個(gè)之后，對所述的存儲電容(3)和氧化硅層(41)實(shí)施退火。
11.如權(quán)利要求1～10之一所述的方法，其特征在于所述存儲電容(3)和氧化硅層(41)的退火是在溫度至少為500℃、優(yōu)選至少為650℃的含氧空氣中實(shí)現(xiàn)的。
12.微電子器件，具有a)一種基片(1)，b)在所述基片(1)上形成的存儲電容(3)，所述電容包括-第一電極(31)-第二電極(32)，和-位于所述電極(31，32)之間的鐵電或順電電介質(zhì)(33)，以及a)鍍敷在所述電極(31，32)上的勢壘(4)，利用該勢壘(4)來防止所述的存儲電容(3)透過氫，其特征在于所述的勢壘(4)具有-鍍敷在所述電極(31)上的、在含氧空氣中被退火過的氧化硅層(41)，以及-鍍敷在所述氧化硅層(41)上的、防止氫透過所述存儲電容(3)的勢壘層(42)。
13.如權(quán)利要求12所述的器件，其特征在于所述的存儲電容(3)和勢壘(4)被嵌入在鍍敷于所述勢壘(4)之上的絕緣層(5)中。
14.如權(quán)利要求13所述的器件，其特征在于在所述的絕緣層(5)中裝入一種用鎢填充的接觸孔(6)，以便與所述電極(31，33)之一形成電接觸。
15.如權(quán)利要求12～14之一所述的器件，其特征在于所述的氧化硅層(41)具有被退火過的、氧化物結(jié)構(gòu)不同的兩個(gè)子層(411，412)。
16.如權(quán)利要求12～15之一所述的器件，其特征在于所述的勢壘層(41)具有兩個(gè)由不同材料組成的子層(421，422)。
17.如權(quán)利要求16所述的器件，其特征在于靠近于所述氧化硅層(41)的所述子層(421)由含金屬氧化物的材料組成，并且具有50nm或更小、優(yōu)選為約20nm的層厚。
18.如權(quán)利要求16或17所述的器件，其特征在于離所述氧化硅層(41)較遠(yuǎn)的所述子層(422)為一種氮化硅層，其層厚優(yōu)選為20～30nm。
全文摘要
本發(fā)明涉及一種制造微電子器件的方法和這類微電子器件,其中在具有鐵電或順電電介質(zhì)的存儲電容上鍍敷一種防止氫透過的勢壘。在形成該勢壘的過程中,首先產(chǎn)生氧化硅層(41),然后對該氧化硅層進(jìn)行退火,繼而再鍍敷勢壘層(42)。
文檔編號H01L21/8246GK1340853SQ0112579
公開日2002年3月20日 申請日期2001年8月24日 優(yōu)先權(quán)日2000年8月24日
發(fā)明者G·欣德勒, Z·加布里克, W·哈特納 申請人:因芬尼昂技術(shù)股份公司